JP7270722B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7270722B2
JP7270722B2 JP2021509068A JP2021509068A JP7270722B2 JP 7270722 B2 JP7270722 B2 JP 7270722B2 JP 2021509068 A JP2021509068 A JP 2021509068A JP 2021509068 A JP2021509068 A JP 2021509068A JP 7270722 B2 JP7270722 B2 JP 7270722B2
Authority
JP
Japan
Prior art keywords
conductive material
hole
gas
wafer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021509068A
Other languages
English (en)
Other versions
JPWO2020195992A1 (ja
Inventor
和雄 吉備
俊武 津田
健二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2020195992A1 publication Critical patent/JPWO2020195992A1/ja
Application granted granted Critical
Publication of JP7270722B2 publication Critical patent/JP7270722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示の種々の側面および実施形態は、半導体装置の製造方法に関する。
例えば、下記特許文献１には、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体装置の製造工程において、キャパシタと拡散層とを接続するためのコンタクトプラグ上にコンタクトパッドを形成することが開示されている。コンタクトパッドは、バリア膜が積層されたコンタクトプラグ上に積層される。コンタクトパッドにより、キャパシタとコンタクトプラグとの間の位置ずれを吸収することができる。
米国特許出願公開第２０１８／００４０５６１号明細書
本開示は、コンタクトパッドの抵抗値を低減することができる半導体装置の製造方法を提供する。
本開示の一側面は、半導体装置の製造方法であって、ホール形成工程と、第１の埋込工程と、第２の埋込工程と、エッチング工程とを含む。ホール形成工程では、基板上に積層された絶縁膜の領域にホールが形成される。第１の埋込工程では、ホール内に、ホールを構成する側壁の高さよりも低い位置まで第１の導電材料が埋め込まれる。第２の埋込工程では、第１の導電材料が埋め込まれたホール内に、選択成長により第２の導電材料がさらに埋め込まれる。エッチング工程では、第２の導電材料をエッチングすることにより、ホールの上方の位置にコンタクトパッドが形成される。
本開示の種々の側面および実施形態によれば、コンタクトパッドの抵抗値を低減することができる。
図１は、本開示の一実施形態における半導体装置の製造方法の一例を示すフローチャートである。 図２Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハの一例を示す上面図である。 図２Ｂは、図２Ａに例示されたウエハのＡ－Ａ断面図である。 図３Ａは、絶縁膜が埋め込まれたウエハの一例を示す上面図である。 図３Ｂは、図３Ａに例示されたウエハのＡ－Ａ断面図である。 図４は、所定パターンのマスク膜が積層されたウエハの一例を示す上面図である。 図５は、ホールが形成されたウエハの一例を示す上面図である。 図６Ａは、ホール内にコンタクトプラグが形成されたウエハの一例を示す上面図である。 図６Ｂは、図６Ａに例示されたウエハのＡ－Ａ断面図である。 図７Ａは、ホール内に第２の導電材料が埋め込まれたウエハの一例を示す上面図である。 図７Ｂは、図７Ａに例示されたウエハのＡ－Ａ断面図である。 図８Ａは、コンタクトパッド１９が形成されたウエハの一例を示す上面図である。 図８Ｂは、図８Ａに例示されたウエハのＡ－Ａ断面図である。 図９Ａは、下地膜が形成された比較例におけるウエハの一例を示す上面図である。 図９Ｂは、図９Ａに例示されたウエハのＡ－Ａ断面図である。 図１０Ａは、バリア膜が積層された比較例におけるウエハの一例を示す上面図である。 図１０Ｂは、図１０Ａに例示されたウエハのＡ－Ａ断面図である。 図１１Ａは、第２の導電材料が埋め込まれ比較例におけるウエハの一例を示す上面図である。 図１１Ｂは、図１１Ａに例示されたウエハのＡ－Ａ断面図である。 図１２Ａは、コンタクトパッドが形成され比較例におけるウエハの一例を示す上面図である。 図１２Ｂは、図１２Ａに例示されたウエハのＡ－Ａ断面図である。 図１３は、コンタクトパッドの下部における結晶粒の大きさの一例を説明するための模式図である。
以下に、開示される半導体装置の製造方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される半導体装置の製造方法が限定されるものではない。
従来のＤＲＡＭ等の半導体装置のコンタクトパッドの製造方法では、例えば、絶縁部材に囲まれたホール内において、底部に露出したコンタクトプラグ上にコバルトシリサイド等の下地膜が形成される。そして、下地膜およびホールの側壁の上に窒化チタン等のバリア膜が積層される。そして、バリア膜で覆われたホール内に導電材料が埋め込まれることにより、コンタクトパッドが形成される。
ところで、近年の半導体装置の高密度化に伴い、コンタクトパッドの幅が狭くなり、コンタクトパッドの抵抗値が大きくなる傾向にある。コンタクトパッドの抵抗値が大きくなると、コンタクトプラグを流れる信号の遅延が増加したり、半導体装置の発熱や消費電力が増大する場合がある。
そこで、本開示は、コンタクトパッドの抵抗値を低減することができる技術を提供する。
［半導体装置の製造方法］
図１は、本開示の一実施形態における半導体装置の製造方法の一例を示すフローチャートである。本実施形態では、図１のフローチャートに示された手順により、半導体装置の製造に用いられるウエハＷが製造される。以下では、図２～図８を参照しながら、半導体装置の製造方法の一例を説明する。
まず、処理対象のウエハＷが準備される（Ｓ１０）。処理対象のウエハＷは、例えば図２Ａおよび図２Ｂに示されるような構造である。図２Ａは、本開示の一実施形態における半導体装置の製造に用いられるウエハＷの一例を示す上面図であり、図２Ｂは、そのＡ－Ａ断面図である。
例えば図２Ａおよび図２Ｂに示されたウエハＷは、例えばｐ型の不純物が導入されたシリコン等の半導体であるアクティブ領域１０と、例えばシリコン酸化物等で構成された絶縁領域２５とを有する。アクティブ領域１０および絶縁領域２５を含む部材は、基板の一例である。アクティブ領域１０および絶縁領域２５の表面には、多結晶シリコン等により構成されたコンタクト１１が形成されており、コンタクト１１上にはタングステン等の電極膜１２が積層されており、電極膜１２上には、シリコン窒化膜等の絶縁膜１３が積層されている。
コンタクト１１、電極膜１２、および絶縁膜１３の側面は、スペーサ１４によって覆われている。スペーサ１４は、例えば、シリコン酸化膜がシリコン窒化膜で挟まれた構造を有する。スペーサ１４によって覆われたコンタクト１１、電極膜１２、および絶縁膜１３を有する構造物３０は、例えば図２Ａおよび図２Ｂに示されるように、ｙ軸方向に所定の間隔をあけて配置されており、それぞれがｘ軸方向に延伸している。また、ｙ軸方向に隣接する構造物３０の間には、溝部３１が形成されている。
次に、溝部３１に絶縁膜１５が埋め込まれる（Ｓ１１）。絶縁膜１５は、例えばシリコン酸化物である。そして、余分な絶縁膜１５がＣＭＰ（Chemical Mechanical Polishing）等により除去される。これにより、ウエハＷは、例えば図３Ａおよび図３Ｂに示される状態になる。図３Ａは、絶縁膜１５が埋め込まれたウエハＷの一例を示す上面図であり、図３Ｂは、そのＡ－Ａ断面図である。
次に、マスクパターンに沿って溝部３１内の絶縁膜１５が除去され、ホール３２が形成される（Ｓ１２）。ステップＳ１２は、ホール形成工程の一例である。例えば、ウエハＷ上にマスク膜１６が積層され、フォトリソグラフィによりマスク膜１６が例えば図４に示されるように所定のパターンに加工される。図４は、所定パターンのマスク膜１６が積層されたウエハＷの一例を示す上面図である。
そして、ドライエッチング等により、マスクパターンに沿って溝部３１内の絶縁膜１５が除去され、ホール３２が形成される。そして、マスク膜１６が除去される。これにより、ウエハＷは、例えば図５のような状態となる。図５は、ホール３２が形成されたウエハＷの一例を示す上面図である。図５におけるＡ１－Ａ１断面は、図３Ｂと同様である。また、図５におけるＡ２－Ａ２断面は、図２Ｂと同様である。これにより、ウエハＷ上に、スペーサ１４および絶縁膜１５で囲まれたホール３２が形成される。
次に、ホール３２内に第１の導電材料を埋め込むことにより、ホール３２内にコンタクトプラグ１７が形成される（Ｓ１３）。ステップＳ１３は、第１の埋込工程の一例である。第１の導電材料は、例えばポリシリコンである。ステップＳ１３では、ホール３２を構成する側壁の高さよりも低い位置まで第１の導電材料が埋め込まれる。これにより、ウエハＷは、例えば図６Ａおよび図６Ｂに示される状態になる。図６Ａは、ホール３２内にコンタクトプラグ１７が形成されたウエハＷの一例を示す上面図であり、図６Ｂは、そのＡ－Ａ断面図である。
次に、第１の導電材料が埋め込まれたホール３２内に、選択成長により第２の導電材料１８が埋め込まれる（Ｓ１４）。ステップＳ１４は、第２の埋込工程の一例である。第２の導電材料１８は、例えばタングステンである。これにより、例えば図７Ａおよび図７Ｂに示されるように、ホール３２内に第２の導電材料１８が埋め込まれる。図７Ａは、ホール３２内に第２の導電材料１８が埋め込まれたウエハＷの一例を示す上面図であり、図７Ｂは、そのＡ－Ａ断面図である。
ステップＳ１４では、選択成長によりホール３２内に第２の導電材料１８が積層される。選択成長では、ポリシリコン等で構成されたコンタクトプラグ１７上にタングステン等の第２の導電材料１８が成長するが、シリコン窒化膜等の絶縁膜１３、および、シリコン酸化膜およびシリコン窒化膜を含むスペーサ１４上には第２の導電材料１８が成長しない。第２の導電材料１８がホール３２内に埋め込まれたのち、第２の導電材料１８は、ホール３２の上方では平面方向にも成長し、例えば図７Ａおよび図７Ｂに示されるようにホール３２の外側の領域である絶縁膜１３やスペーサ１４と重畳する領域においても形成される。絶縁膜１３やスペーサ１４と重畳する領域における第２の導電材料１８の膜厚は、ホール３２と重畳する領域における第２の導電材料１８の膜厚よりも小さい。
また、選択成長では、絶縁膜１３およびスペーサ１４上では第２の導電材料１８が成長しないため、第２の導電材料１８内のタングステン原子が絶縁膜１３およびスペーサ１４に到達しない。これにより、タングステン原子が絶縁膜１３およびスペーサ１４内に侵入する金属汚染が防止される。そのため、タングステン原子による金属汚染を防止するためのバリア膜を、第２の導電材料１８とスペーサ１４との間に介在させる必要がない。
第２の導電材料１８は、例えばＣＶＤ（Chemical Vapor Deposition）とプラズマを用いたドライエッチングとを交互に繰り返す方法によって、ホール３２内に選択的に積層される。ＣＶＤでは、例えばタングステン含有ガスがウエハＷの表面に供給されることにより、ホール３２内を含むウエハＷの表面にタングステンが積層される。ドライエッチングでは、例えば水素含有ガスのプラズマがウエハＷの表面に供給されることにより、ウエハＷの表面に積層されたタングステンの一部がエッチングされる。
例えば、ウエハＷの温度が４５０℃～５５０℃に制御され、ＷＣｌ５ガスを用いたＣＶＤが所定時間実行され、その後にＨ２ガスのプラズマを用いたドライエッチングが所定時間実行される。ＣＶＤにおけるＷＣｌ５ガスの供給量は、例えば５０～５００ｍｇ／ｍｉｎである。また、ドライエッチングにおけるＨ２ガスの流量は、例えば１０００～９０００ｓｃｃｍである。１回のＣＶＤと１回のドライエッチングを含む１サイクルの長さは、例えば０．２秒～１０秒である。１サイクルにおけるＣＶＤの期間とドライエッチングの期間の比は、例えば１対１である。本実施形態の第２の導電材料１８の積層において、１回のＣＶＤと１回のドライエッチングを含むサイクルは、例えば数百回程度繰り返される。
なお、ＣＶＤにおける原料ガスは、ＷＣｌ５ガスに代えて、ＷＣｌ６ガスやＷＦ６ガス等を用いることもできる。また、ドライエッチングにおけるエッチングガスは、Ｈ２ガスに代えて、ＳｉＨ４ガス等を用いることもできる。また、ドライエッチングにおけるプラズマ源としては、例えば、容量結合型プラズマ（ＣＣＰ）、誘導結合プラズマ（ＩＣＰ）、マイクロ波励起表面波プラズマ（ＳＷＰ）、電子サイクロトン共鳴プラズマ（ＥＣＲＰ）、またはヘリコン波励起プラズマ（ＨＷＰ）等を用いることができる。
次に、ホール３２上の第２の導電材料１８がドライエッチング等により加工されることにより、ホール３２の上方の位置にコンタクトパッド１９が形成される（Ｓ１５）。これにより、ウエハＷは、例えば図８Ａおよび図８Ｂに示される状態になる。図８Ａは、コンタクトパッド１９が形成されたウエハＷの一例を示す上面図であり、図８Ｂは、そのＡ－Ａ断面図である。
［比較例］
ここで、比較例における半導体装置の製造手順について、図９～図１２を参照しながら説明する。比較例における半導体装置の製造手順では、上記した実施形態において説明されたステップＳ１０からＳ１３までと同様の処理が行われる。即ち、図６Ａおよび図６Ｂに示された状態までは、比較例における半導体装置の製造手順は、実施形態における半導体装置の製造手順と同様である。
比較例では、次に、ホール３２内に下地膜２０が形成される。下地膜２０は、例えばコバルトシリサイドである。これにより、ウエハＷは、例えば図９Ａおよび図９Ｂに示される状態になる。図９Ａは、下地膜２０が形成された比較例におけるウエハＷ’の一例を示す上面図であり、図９Ｂは、そのＡ－Ａ断面図である。
次に、ウエハＷ全体にバリア膜２１が積層される。バリア膜２１は、例えば窒化チタンである。これにより、ウエハＷは、例えば図１０Ａおよび図１０Ｂに示される状態になる。図１０Ａは、バリア膜２１が積層された比較例におけるウエハＷ’の一例を示す上面図であり、図１０Ｂは、そのＡ－Ａ断面図である。
次に、ホール３２内に第２の導電材料１８が埋め込まれる。第２の導電材料１８は、例えばタングステンである。比較例では、ＣＶＤやＡＬＤ（Atomic Layer Deposition）によりホール３２内に第２の導電材料１８が積層される。これにより、ウエハＷは、例えば図１１Ａおよび図１１Ｂに示される状態になる。れる。図１１Ａは、第２の導電材料１８が埋め込まれた比較例におけるウエハＷ’の一例を示す上面図であり、図１１Ｂは、そのＡ－Ａ断面図である。
次に、ホール３２上の第２の導電材料１８がドライエッチング等により加工されることにより、コンタクトパッド１９’が形成される。これにより、ウエハＷは、例えば図１２Ａおよび図１２Ｂに示される状態になる。図１２Ａは、コンタクトパッド１９’が形成された比較例におけるウエハＷ’の一例を示す上面図であり、図１２Ｂは、そのＡ－Ａ断面図である。
ここで、異なる金属同士が接触する界面の抵抗値は、１つのバルク金属の抵抗値よりも大きい。比較例において、コンタクトプラグ１７とコンタクトパッド１９’との間には、例えば図１２Ｂに示されるように、下地膜２０およびバリア膜２１が介在する。そのため、コンタクトプラグ１７と下地膜２０との間の界面、下地膜２０とバリア膜２１との間の界面、および、バリア膜２１とコンタクトパッド１９’との間の界面において、それぞれ界面抵抗が存在する。これにより、比較例では、コンタクトプラグ１７とコンタクトパッド１９’との間の抵抗値が大きくなる。コンタクトプラグ１７とコンタクトパッド１９’との間の抵抗値が大きくなると、コンタクトプラグを流れる信号の遅延が増加したり、半導体装置の発熱や消費電力が増大する場合がある。
これに対し、本実施形態では、例えば図８Ｂに示されるように、コンタクトプラグ１７上にコンタクトパッド１９となる第２の導電材料１８が積層される。そのため、コンタクトプラグ１７とコンタクトパッド１９との間の界面には、界面抵抗が存在する。しかし、コンタクトプラグ１７とコンタクトパッド１９との間に介在する界面の数は、比較例よりも少ない。そのため、本実施形態では、コンタクトプラグ１７とコンタクトパッド１９との間の抵抗値を低減することができる。
また、比較例において、ホール３２内におけるコンタクトパッド１９’の幅は、例えば図１２Ｂに示されるように、ホール３２の幅よりもバリア膜２１の厚さ分少ないＬ２である。一方、本実施形態において、ホール３２内におけるコンタクトパッド１９の幅は、例えば図８Ｂに示されるように、ホール３２の幅とほぼ同じＬ１である。このように、本実施形態では、バリア膜２１が設けられていないため、ホール３２内のコンタクトパッド１９の幅が比較例におけるコンタクトパッド１９’の幅よりも大きい。従って、本実施形態のコンタクトパッド１９の抵抗値は、比較例におけるコンタクトパッド１９’の抵抗値よりも低くなる。
［導電材料における結晶粒の大きさ］
図１３は、コンタクトパッドの下部における結晶粒１８０の大きさの一例を説明するための模式図である。図１３（ａ）は、比較例における結晶粒１８０の大きさの一例を示し、図１３（ｂ）は、本実施形態における結晶粒１８０の大きさの一例を示す。
比較例において、ホール３２の底部から成長した結晶粒１８０は、例えば図１３（ａ）に示されるように、ホール３２の幅Ｌ２の範囲で成長する。一方、本実施形態において、ホール３２の底部から成長した結晶粒１８０は、例えば図１３（ｂ）に示されるように、ホール３２の幅Ｌ１の範囲で成長する。そのため、本実施形態の結晶粒１８０の方が、比較例の結晶粒１８０よりも大きく成長することができる。
また、比較例では、ＣＶＤやＡＬＤにより第２の導電材料１８が積層されるため、バリア膜２１上に第２の導電材料１８の核が形成され、その核が成長して結晶粒１８０となる。第２の導電材料１８の核は、ホール３２の底面のバリア膜２１上だけでなく、ホール３２の側壁のバリア膜２１上にも形成され、結晶粒１８０は、ホール３２の側壁でも成長する。対向するホール３２の側壁から成長した結晶粒１８０は、例えば図１３（ａ）に示されるように、ホール３２の中央で成長が止まる。そのため、比較例においてホール３２の側壁から成長した結晶粒１８０は、ホール３２の幅Ｌ２の約半分の幅Ｌ３の範囲でしか成長できない。
これに対し本実施形態では、選択成長によりホール３２内に第２の導電材料１８が積層されるため、ホール３２の側壁を構成するスペーサ１４上では第２の導電材料１８の核は成長しない。そのため、第２の導電材料１８の結晶粒１８０は、ホール３２の底部から、ホール３２の幅Ｌ１の範囲で成長することができる。これにより、本実施形態における結晶粒１８０は、比較例における結晶粒１８０よりも大きく成長することができる。
ここで、隣接する結晶粒１８０間の界面１８１では、抵抗値が大きくなる。そのため、抵抗値を下げるには、結晶粒１８０を大きくして界面１８１を少なくすることが好ましい。本実施形態では、比較例に比べて、結晶粒１８０を大きく成長させることができる。従って、本実施形態では、比較例に比べて、コンタクトパッド１９の抵抗値を下げることができる。
以上、一実施形態について説明した。上記したように、本実施形態における半導体装置の製造方法は、ホール形成工程と、第１の埋込工程と、第２の埋込工程と、エッチング工程とを含む。ホール形成工程では、基板上に積層された絶縁膜１５の領域にホール３２が形成される。第１の埋込工程では、ホール３２内に、ホール３２を構成する側壁の高さよりも低い位置まで第１の導電材料が埋め込まれる。第２の埋込工程では、第１の導電材料が埋め込まれたホール３２内に、選択成長により第２の導電材料１８がさらに埋め込まれる。エッチング工程では、ホール３２をエッチングすることにより、ホール３２の上方の位置にコンタクトパッド１９が形成される。これにより、コンタクトパッド１９の抵抗値を低減することができる。
また、上記した実施形態において、第１の導電材料は、ポリシリコンであり、第２の導電材料１８は、タングステンである。これにより、第２の導電材料１８上にコンタクトパッドを形成することができる。
また、上記した実施形態において、第２の埋込工程では、タングステン含有ガスを基板の表面に供給する工程と、水素含有ガスのプラズマを基板の表面に供給する工程とが交互に繰り返される。これにより、コンタクトプラグ１７上にコンタクトパッド１９を容易に形成することができる。
また、上記した実施形態において、タングステン含有ガスは、ＷＣｌ５ガス、ＷＣｌ６ガス、またはＷＦ６ガスであり、水素含有ガスは、Ｈ２ガスまたはＳｉＨ４ガスである。これにより、コンタクトプラグ１７上に第２の導電材料１８を選択的に成長させることができる。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｗ ウエハ
１０ アクティブ領域
１１ コンタクト
１２ 電極膜
１３ 絶縁膜
１４ スペーサ
１５ 絶縁膜
１６ マスク膜
１７ コンタクトプラグ
１８ 第２の導電材料
１８０ 結晶粒
１８１ 界面
１９ コンタクトパッド
２０ 下地膜
２１ バリア膜
３０ 構造物
３１ 溝部
３２ ホール

Claims (4)

  1. 基板上に積層された絶縁膜の領域にホールを形成するホール形成工程と、
    前記ホール内に、前記ホールを構成する側壁の高さよりも低い位置まで第１の導電材料を埋め込む第１の埋込工程と、
    前記第１の導電材料が埋め込まれた前記ホール内に、選択成長により第２の導電材料をさらに埋め込む第２の埋込工程と、
    前記第２の導電材料をエッチングすることにより、前記ホールの上方の位置にコンタクトパッドを形成するエッチング工程と
    を含み、
    前記第２の埋込工程では、タングステン含有ガスを前記基板の表面に供給する工程と、水素含有ガスのプラズマを前記基板の表面に供給する工程とが交互に繰り返される半導体装置の製造方法。
  2. 基板上に形成されたスペーサ間の溝部を絶縁膜で埋め込み、
    前記絶縁膜の一部を除去して、前記スペーサと前記絶縁膜で囲まれたホールを形成し、
    前記ホール内に、前記ホールを構成する側壁の高さよりも低い位置まで第１の導電材料を形成し、
    前記第１の導電材料上に第２の導電材料を形成し、
    前記第２の導電材料の一部を除去して、前記ホールの上方にコンタクトパッドを形成し、
    前記第２の導電材料は、タングステン含有ガスを前記基板の表面に供給する工程と、水素含有ガスのプラズマを前記基板の表面に供給する工程とを交互に繰り返し、前記第１の導電材料の上方で前記ホールを埋め込むまでは前記絶縁膜上及び前記スペーサ上に形成されず、前記ホールが埋め込まれた後で、前記絶縁膜上及び前記スペーサ上に形成される、ことを含む半導体装置の製造方法。
  3. 前記第１の導電材料は、ポリシリコンであり、
    前記第２の導電材料は、タングステンである請求項１または２に記載の半導体装置の製造方法。
  4. 前記タングステン含有ガスは、ＷＣｌ５ガス、ＷＣｌ６ガス、またはＷＦ６ガスであり、
    前記水素含有ガスは、Ｈ２ガスまたはＳｉＨ４ガスである請求項１または２に記載の半導体装置の製造方法。
JP2021509068A 2019-03-28 2020-03-16 半導体装置の製造方法 Active JP7270722B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019063800 2019-03-28
JP2019063800 2019-03-28
PCT/JP2020/011323 WO2020195992A1 (ja) 2019-03-28 2020-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020195992A1 JPWO2020195992A1 (ja) 2020-10-01
JP7270722B2 true JP7270722B2 (ja) 2023-05-10

Family

ID=72608679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021509068A Active JP7270722B2 (ja) 2019-03-28 2020-03-16 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220013404A1 (ja)
JP (1) JP7270722B2 (ja)
KR (1) KR20210144776A (ja)
CN (1) CN113316840A (ja)
WO (1) WO2020195992A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118998A (ja) 1999-10-19 2001-04-27 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2008047720A (ja) 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置の製造方法
JP2014216409A (ja) 2013-04-24 2014-11-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
US20180040561A1 (en) 2016-08-08 2018-02-08 Samsung Electronics Co., Ltd. Semiconductor memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937657A (en) * 1987-08-27 1990-06-26 Signetics Corporation Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JPH04361568A (ja) * 1991-06-10 1992-12-15 Hitachi Ltd 半導体記憶装置及びその製造方法
JP3219909B2 (ja) * 1993-07-09 2001-10-15 株式会社東芝 半導体装置の製造方法
KR970007819B1 (en) * 1993-10-21 1997-05-17 Hyundai Electronics Ind Contact forming method of semiconductor device
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
JP3180760B2 (ja) * 1998-05-13 2001-06-25 日本電気株式会社 半導体装置の製造方法
JP4307592B2 (ja) * 1998-07-07 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体素子における配線形成方法
JP2015177006A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
JP6437324B2 (ja) * 2014-03-25 2018-12-12 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法
JP6297884B2 (ja) * 2014-03-28 2018-03-20 東京エレクトロン株式会社 タングステン膜の成膜方法
US9564359B2 (en) * 2014-07-17 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive structure and method of forming the same
JP6416679B2 (ja) * 2015-03-27 2018-10-31 東京エレクトロン株式会社 タングステン膜の成膜方法
US9754883B1 (en) * 2016-03-04 2017-09-05 International Business Machines Corporation Hybrid metal interconnects with a bamboo grain microstructure
CN110678972B (zh) * 2017-06-05 2023-06-20 应用材料公司 降低字线电阻的方法
US10923393B2 (en) * 2018-09-24 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts and interconnect structures in field-effect transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118998A (ja) 1999-10-19 2001-04-27 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2008047720A (ja) 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置の製造方法
JP2014216409A (ja) 2013-04-24 2014-11-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
US20180040561A1 (en) 2016-08-08 2018-02-08 Samsung Electronics Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
CN113316840A (zh) 2021-08-27
JPWO2020195992A1 (ja) 2020-10-01
WO2020195992A1 (ja) 2020-10-01
US20220013404A1 (en) 2022-01-13
KR20210144776A (ko) 2021-11-30

Similar Documents

Publication Publication Date Title
US8900999B1 (en) Low temperature high pressure high H2/WF6 ratio W process for 3D NAND application
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
US7452783B2 (en) Capacitor for a semiconductor device and method of forming the same
US20110244673A1 (en) Method for fabricating semiconductor device with buried gates
US20080286957A1 (en) Method forming epitaxial silicon structure
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
US20150371991A1 (en) Semiconductor device and method for manufacturing same
US20160181159A1 (en) Method for fabricating semiconductor device
JP2004080011A (ja) シリコンオキシド層を含む半導体素子の製造方法
US20080054400A1 (en) Capacitor and method of manufacturing the same
KR101046727B1 (ko) 반도체장치의 매립게이트 제조 방법
JP7270722B2 (ja) 半導体装置の製造方法
US7935634B2 (en) Integrated circuits, micromechanical devices, and method of making same
US11296089B2 (en) Semiconductor devices including a silicon liner on an active pattern and method of manufacturing the same
CN113496954B (zh) 存储器的形成方法及存储器
KR100289407B1 (ko) 반도체소자의커패시터제조방법
TWI831915B (zh) 半導體裝置之製造方法
WO2024077703A1 (zh) 半导体结构及其制作方法
KR100395906B1 (ko) 반도체소자의 금속층 형성 방법
KR100927394B1 (ko) 선택적 에피택셜 성장 방식을 이용한 반도체소자 및 그제조 방법
WO2024098567A1 (zh) 存储器、半导体结构及其制备方法
US20230170216A1 (en) Hard mask film including graphene layer intercalated structure and manufacturing method thereof
US7855113B2 (en) Method for fabricating semiconductor memory device
KR101052930B1 (ko) 반도체 소자의 매몰 게이트 및 형성 방법
CN114883245A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

R150 Certificate of patent or registration of utility model

Ref document number: 7270722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150