JP4307592B2 - 半導体素子における配線形成方法 - Google Patents
半導体素子における配線形成方法 Download PDFInfo
- Publication number
- JP4307592B2 JP4307592B2 JP19146598A JP19146598A JP4307592B2 JP 4307592 B2 JP4307592 B2 JP 4307592B2 JP 19146598 A JP19146598 A JP 19146598A JP 19146598 A JP19146598 A JP 19146598A JP 4307592 B2 JP4307592 B2 JP 4307592B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- wiring
- groove
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子における配線形成方法に関するものである。
【0002】
【従来の技術】
Al配線に代わる次世代配線材料としてCuが注目されている。1.69μΩcmの低い抵抗を有することもさることながら、優れたエレクトロマイグレーション(EM)耐性が得られるためである。しかしながら、配線の微細化による電流密度の増加に対して、高い信頼性を確保するためには、Cu自身の強化が必要になる。Cu膜のEM耐性向上のためには、Cu膜の結晶性を改良する方法が、一つには考えられる。そのため、〈111〉に高配向したTiN膜の下地の使用が有効である。〈111〉に高配向したTiN膜上では、Cu膜も〈111〉に強く配向するためである(参考文献:Extend Abstracts of the 1997 International Conference on Solid Stare Devices and Materials,1997.pp.298−299)。
【0003】
近年、絶縁膜の平坦化技術として導入されている化学的機械的研磨(CMP:Chemical Mechanical Polishing)技術が、ダマシンCu配線の形成にも使われ始めている背景がある。ダマシン配線の適用は、反応性イオンエッチング(RIE)による微細な配線形成がCuでは困難であるという問題を解消し、層間膜の優れた段差被覆性を不要にする利点がある。
【0004】
【発明が解決しようとする課題】
しかしながら、ダマシン法により加工した配線は従来のRIE加工の配線とは異なり、Cu配線の下部だけではなく、側壁部においても下地膜からの結晶的な影響を受けると考えられる。そのため、側壁に接するCuグレインをエッジ領域(Edge region)、それ以外のCuグレインを中央領域(Center region)と分類分けを行い、それぞれのグレインの配向性を解析した。その解析を行った配線の幅は5μmであり、Cuの平均グレインサイズは0.9μmである。
【0005】
その結果、エッジ領域は中央領域に比べ、〈111〉配向したCuグレインが減少することがわかった。このことは、上記の考え方を支持する。また、配線幅が狭くなるにつれ、前記の下地膜の利用によるCu膜の結晶性改善効果が小さくなることもわかっている。
【0006】
本発明は、上記問題点を除去し、微細ダマシンCu配線に対する下地膜からの結晶的な影響を抑制することにより、EM耐性に優れた半導体素子における配線形成方法を提供することを目的としている。
【0007】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕半導体素子における配線形成方法において、半導体基板(213)上に中間絶縁膜(215)を形成する工程と、前記中間絶縁膜(215)に形成したいパターンに応じた溝(217)を形成する工程と、Cuの結晶性を向上させる役割を担う下地として、Ti膜(219)及びTiN膜(221)を成膜し、次に、SiN膜(223)を形成する工程と、前記SiN膜(223)の形成が済んだ下地基板に対して溝側壁部以外のSiN膜(223)を除去する工程と、Cu膜(227)を堆積する工程と、前記Cu膜(227)の形成が済んだ下地基板に対して熱処理を行い、前記溝(217)をCuで埋め込む工程と、前記溝部以外の不要なCu膜(227)、TiN膜(221)、Ti膜(219)を除去する工程とを施し、Cu配線(229)を形成するようにしたものである。
【0008】
〔2〕半導体素子における配線形成方法において、半導体基板(313)上に中間絶縁膜(315)を形成する工程と、前記中間絶縁膜(315)に形成したいパターンに応じた溝を形成する工程と、Cuの結晶性を向上させる役割を担う下地として、Ti膜(319)及びTiN膜(321)を成膜する工程と、Bイオン注入することによって、TiN/Ti積層膜の最表面層のみ非晶質化し、非晶質層(323)を形成する工程と、Cu下地層の非晶質化が済んだ下地に対して、溝側壁部以外の非晶質層(323)を除去する工程と、Cu膜を堆積する工程と、前記Cu膜の形成が済んだ下地基板に対して熱処理を行い、前記溝をCuで埋め込む工程と、前記溝部以外の不要なCu膜、TiN膜(321)、Ti膜(319)を除去する工程とを施し、Cu配線(327)を形成するようにしたものである。
【0009】
〔3〕半導体素子における配線形成方法において、半導体基板(413)上に中間絶縁膜(415)を形成する工程と、前記中間絶縁膜(415)に形成したいパターンに応じた溝を形成する工程と、Cuの結晶性を向上させる役割を担う下地として、Ti膜(419)及びTiN膜(421)を成膜する工程と、レジスト(423)を塗布する工程と、前記レジスト(423)のエッチバックを行い、このエッチバックにより前記溝の中にレジスト(423)を残す工程と、前記溝の外及び側壁部のTiN/Ti積層膜を除去する工程と、前記溝の中のレジスト(423)をアッシング除去した後に、Cu膜を堆積し、前記溝部以外の不要なCu膜、TiN膜(421)、Ti膜(419)を除去する工程とを施し、Cu配線(431)を形成するとともに、このCu配線(431)の底部には、Ti膜(427)とTiN膜(429)が残されるようにしたものである。
【0010】
〔4〕半導体素子における配線形成方法において、半導体基板(513)上に中間絶縁膜(515)を形成する工程と、前記中間絶縁膜(515)を研磨する工程と、Cuの結晶性を向上させる役割を担う下地として、Ti膜(517)及びTiN膜(519)を成膜する工程と、前記Ti膜(517)及びTiN膜(519)をパターニングする工程と、層間絶縁膜(521)を成膜し、形成したいパターンに応じた配置で溝(523)を形成し、この溝(523)の底部にはパターニングされたTiN膜(519)が露出するように形成する工程と、Cu膜を堆積する工程と、前記Cu膜の形成が済んだ下地基板に対して、熱処理を行い、前記溝(523)をCuで埋め込む工程とを施し、Cu配線(525)を形成するようにしたものである。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について、詳細に説明する。
【0012】
図1は本発明の参考例を示す半導体素子における配線形成工程断面図である。
【0013】
(1)まず、図1(A)に示すように、配線を形成したい下地基板111として半導体基板113上に中間絶縁膜115を備えたものを用いる。
【0014】
(2)次に、図1(B)に示すように、セル部と周辺部のグローバルな平坦化のためにCMPにより所定量中間絶縁膜115の研磨を行う。その後、形成したいパターンに応じた配置で溝117を、公知のリソグラフィー技術及びエッチング技術により形成する。
【0015】
(3)次に、図1(C)に示すように、Cuの結晶性を向上させる役割を担う下地として、ここでは、IMP(Ionized Metal Plasuma)スパッタ、コリメートスパッタ、ロングスロースパッタ等の指向性を高めた成膜法により、100Åの膜厚を有するTi膜119及び400Åの膜厚を有するTiN膜121を、真空中で連続して成膜する。
【0016】
例えば、Ti膜119はArガスを流しながら、DCパワー3〜5kW、RFパワー2〜4kW、成膜圧力10〜50mTorrの条件で、TiN膜121はN2 ガスを流しながら、DCパワー4〜8kW、RFパワー1.5〜4kW、成膜圧力25〜40mTorrの条件でIMPスパッタにより形成する。この時、Ti膜119及びTiN膜121を指向性を高めたスパッタ方法で堆積することにより溝の側壁への堆積を抑制する。
【0017】
(4)次に、図1(D)に示すように、薄膜としてCu膜123を7000Åの膜厚で、スパッタ法により堆積する。
【0018】
スパッタ時のパワーは8kW、Ar圧力は0.8mTorrとしている。Cu膜123の形成が済んだ下地に対して、スパッタ装置の成膜室から出すことなく、超高真空中(ここでは10-10 Torr程度の真空)で熱処理を行う。この熱処理によりCuがリフローし、溝117をCuで埋め込むことができる。
【0019】
(5)次いで、図1(E)に示すように、溝部以外の不要なCu膜、TiN膜を化学的機械研磨法(CMP)により除去する。使用するスラリーはAl2 O3 ベースのものであり、スラリーとH2 O2 を3:1の割合で混合する。キャリアのダウンフォースは3psi(ポンド・スケア・インチ)、キャリア及びテーブルスピードはそれぞれ30rpmとする。不要なCu膜、TiN膜の除去が済むと、所望のCu配線125が得られる。
【0020】
この参考例では、Cuの結晶性を向上させる下地として、TiN/Ti積層膜を用いたが、Tiの直接窒化膜(例えば、Ti膜を760℃、30secでN2 雰囲気で熱処理をして形成)を用いても良い。また、ここでは、配線材料にCuを用いているが、アルミニウムあるいはアルミニウム合金を用いても良い。
【0021】
本発明によれば、指向性を高めた下地膜の成膜により、溝底部におけるCu下地膜の堆積膜厚は極薄膜になる。そのため、溝側壁に接するCuグレインの側壁下地層からの結晶的な影響を抑制でき、主に溝底部の下地膜によりCuの結晶性が改善されるため、ダマシンCu配線において優れたEM耐性を実現できる。本参考例は、工程数は以下に述べる実施例に比べて最も少ない。
【0022】
次に、本発明の第1実施例について説明する。
【0023】
図2は本発明の第1実施例を示す半導体素子における配線形成工程断面図である。
【0024】
(1)まず、図2(A)に示すように、配線を形成したい下地基板211として、この実施例では半導体基板213上に中間絶縁膜215を備えたものを用いる。
【0025】
(2)次に、図2(B)に示すように、セル部と周辺部のグローバルな平坦化のためにCMPにより所定量中間絶縁膜215の研磨を行う。その後、形成したいパターンに応じた配置で溝217を、公知のリソグラフィー技術及びエッチング技術により形成する。
【0026】
(3)次に、図2(C)に示すように、Cuの結晶性を向上させる役割を担う下地として、ここでは、スパッタ法を用いて100Åの膜厚を有するTi膜219及び400Åの膜厚を有するTiN膜221を、真空中で連続して成膜する。例えば、Ti膜219はArガスを流しながら、パワー1kW、成膜圧力2mTorrの条件で、TiN膜221はN2 ガスを流しながら、パワー5kW、成膜圧力9mTorrの条件で形成する。次に、SiN膜223を化学的気相成長法(Chemical Vapor Deposition:CVD)により形成する。
【0027】
この実施例では、成膜温度420℃、チャンバー圧力4Torr、RFパワー500Wの成膜条件にてSiH4 、NH3 、N2 ガスを用いて、SiN膜223を500Å堆積する。
【0028】
(4)次に、図2(D)に示すように、SiN膜223の形成が済んだ下地基板に対して、溝側壁部以外のSiN膜223を異方性エッチングにより除去する。ここでは、RFパワー1300W、チャンバー圧力40mTorrの条件にて、CHF3 、COガスを用いてエッチングを行う。
【0029】
(5)次いで、図2(E)に示すように、薄膜としてCu膜227を7000Å、スパッタ法により堆積する。ここで、スパッタ時のパワーは8kW、Ar圧力は0.8mTorrとしている。次いで、Cu膜227の形成が済んだ下地基板に対して、スパッタ装置の成膜室から出すことなく、超高真空中(ここでは10-10 Torr程度の真空)で熱処理を行う。この熱処理により、Cuがリフローし、溝217をCuで埋め込むことができる。
【0030】
(6)次に、図2(F)に示すように、溝部以外の不要なCu膜227、SiN膜223、TiN膜221、Ti膜219を化学的機械研磨法(CMP)により除去する。使用するスラリーはAl2 O3 ベースのものであり、スラリーとH2 O2 を3:1の割合で混合する。キャリアのダウンフォースは3psi、キャリア及びテーブルスピードはそれぞれ30rpmとする。不要なCu膜227、SiN膜223、TiN膜221、Ti膜219の除去が済むと、所望のCu配線229が得られる。
【0031】
この実施例によれば、Cu配線229は溝底部の下地膜のみに接触するため、溝底部からの結晶情報を引き継ぐことができる。したがって、溝側壁に接するCuグレインの側壁下地層からの結晶的な影響を制御でき、ダマシンCu配線において優れたEM耐性を実現できる。
【0032】
次に、本発明の第2実施例について説明する。
【0033】
図3は本発明の第2実施例を示す半導体素子における配線形成工程断面図である。
【0034】
(1)上記第1実施例で示した図2(A)〜図2(B)までと同じ工程(説明は省略する)を経た後に、図3(A)に示すように、Cuの結晶性を向上させる役割を担う下地として、スパッタ法を用いて100Åの膜厚を有するTi膜319及び400Åの膜厚を有するTiN膜321を、真空中で連続して成膜する。なお、ここでは、配線を形成したい下地基板311として半導体基板313上に中間絶縁膜315を備えたものを用いる。
【0035】
(2)次に、図3(B)に示すように、例えば加速電圧10keV、ドーズ量1×1015cm-2の条件にてBイオン注入することによって、TiN/Ti積層膜の最表面層のみ非晶質化し、非晶質層323を形成する。
【0036】
この時、ArスパッタによるTiN/Ti積層膜表面層の非晶質化を行っても構わない。
【0037】
(3)次に、図3(C)に示すように、Cu下地層の非晶質化が済んだ下地に対して、溝側壁部以外の非晶質層を異方性エッチングにより除去する。例えば、RFパワー70W、マイクロ波400mA、チャンバー圧力5mTorrでBCl3 及びCl2 ガスを導入した条件でエッチングを行う。
【0038】
(4)次いで、図3(D)に示すように、図2(E)以降に示した工程を同様に施すことにより、所望のCu配線327が得られる。
【0039】
この実施例によれば、イオン注入あるいはArによるスパッタによりCuの下地層の結晶性を変質させることにより、溝側壁に接するCuグレインの側壁下地層からの結晶的な影響を抑制できるため、第1実施例に比べて工程数を減らすことができる。ダマシンCu配線のEM耐性の向上もさることながら、第1実施例に比べ低抵抗なCuの断面積をより大きくすることができ、配線抵抗も下げられる。つまり、TiN膜の表面が非晶質化されるので、下地層の厚みは、実質的には、TiN/Ti積層膜の厚みにすぎない。
【0040】
次に、本発明の第3実施例について説明する。
【0041】
図4は本発明の第3実施例を示す半導体素子における配線形成工程断面図である。
【0042】
(1)第1実施例で示した図2(B)までと同じ工程(説明は省略する)を経た後に、図4(A)に示すように、Cuの結晶性を向上させる役割を担う下地として、スパッタ法を用いて100Åの膜厚を有するTi膜419及び400Åの膜厚を有するTiN膜421を、真空中で連続して成膜する。なお、ここでは、配線を形成したい下地基板411として半導体基板413上に中間絶縁膜415を備えたものを用いる。
【0043】
(2)次に、図4(B)に示すように、レジスト423を塗布する。
【0044】
(3)次に、図4(C)に示すように、レジスト423のエッチバックを行う。このエッチバックにより、溝の中にレジスト423を残す。
【0045】
(4)続いて、図4(D)に示すように、溝の外及び側壁部のTiN/Ti積層膜を異方性エッチングにより除去する。例えば、RFパワー80W、マイクロ波300mA、チャンバー圧力10mTorrで100%C12 ガスを導入した条件でエッチングを行う。このとき、レジスト:TiNのエッチレートは1:2程度が得られる。溝の中のレジストをアッシング除去した後に、図2(E)以降に示した工程を同様に施すことにより、所望のCu配線431が得られる。なお、Cu配線427の底部には、Ti膜427とTiN膜429が残される。
【0046】
この実施例によれば、優れたEM耐性を有するダマシンCu配線を実現しつつ、溝側壁部におけるCuの下地膜を除去することにより、Cuの断面積をより大きくすることが可能であり、第1乃至第2実施例よりも配線抵抗を下げることができる。
【0047】
次に、本発明の第4実施例について説明する。
【0048】
図5は本発明の第4実施例を示す半導体素子における配線形成工程断面図である。
【0049】
(1)図2(A)と同じ工程(説明は省略する)を経た後に、CMPにより中間絶縁膜を研磨する。次に、図5(A)に示すように、Cuの結晶性を向上させる役割を担う下地として、スパッタ法を用いてTi膜517及びTiN膜519を、真空中で連続して成膜する。Ti膜517及びTiN膜519の堆積膜厚は、それぞれ100Å及び400Åとする。このTi膜517及びTiN膜519を公知のリソグラフィー技術及びエッチング技術によりパターニングする。なお、ここでは、配線を形成したい下地基板511として半導体基板513上に中間絶縁膜515を備えたものを用いる。
【0050】
(2)次に、図5(B)に示すように、層間絶縁膜521を成膜し、形成したいパターンに応じた配置で溝523を形成する。この時、溝底部にはパターニングされたTiN膜519が露出している。
【0051】
(3)続いて、図5(C)に示すように、第1実施例で示した図2(E)以降に示した工程を同様に施すことにより、所望のCu配線525が得られる。
【0052】
この実施例によれば、Cuの下地膜を予めパターニングしておくことにより、溝の中をCuのみで埋めることを可能にする。そのため、第1乃至第3実施例に比べ、Cu配線の断面積は最も大きくなるため、この実施例によれば、さらに配線抵抗を低減することができる。
【0053】
また、Cuの結晶性は溝底部の下地膜の部分の影響だけを受けるために、優れたEM耐性を有するダマシンCu配線も実現できる。第1実施例のように溝の中にCuの下地層が形成されていないため、下地層の厚さをさらに厚くすることにより、ダマシンCu配線の結晶性の一層の向上も可能にする。
【0054】
なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【0055】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
【0056】
(A)請求項1記載の発明によれば、配線は溝底部の下地膜のみに接触するため、溝底部からの結晶情報を引き継ぐ。したがって、溝側壁に接する配線グレインの側壁下地層からの結晶的な影響を制御でき、ダマシン配線において優れたEM耐性を実現できる。
【0057】
(B)請求項2記載の発明によれば、イオン注入あるいはArによるスパッタにより配線の下地層の結晶性を変質させることにより、溝側壁に接する配線グレインの側壁下地層からの結晶的な影響を抑制できるため、上記(A)に比べて工程数が減らせる。ダマシン配線のEM耐性の向上もさることながら、上記(A)に比べ低抵抗な配線の断面積をより大きくすることができ、配線抵抗も下げられる。
【0058】
(C)請求項3記載の発明によれば、優れたEM耐性を有するダマシン配線を実現しつつ、溝側壁部における配線の下地膜を除去することにより、配線の断面積をより大きくすることが可能であり、上記(A)乃至(B)よりも配線抵抗を下げることができる。
【0059】
(D)請求項4記載の発明によれば、配線の下地膜を予めパターニングしておくことにより、溝の中を配線のみで埋めることを可能にする。そのため、上記(A)乃至(C)に比べ、配線の断面積は最も大きくなるため、さらに配線抵抗を低減することができる。
【図面の簡単な説明】
【図1】 本発明の参考例を示す半導体素子における配線形成工程断面図である。
【図2】 本発明の第1実施例を示す半導体素子における配線形成工程断面図である。
【図3】 本発明の第2実施例を示す半導体素子における配線形成工程断面図である。
【図4】 本発明の第3実施例を示す半導体素子における配線形成工程断面図である。
【図5】 本発明の第4実施例を示す半導体素子における配線形成工程断面図である。
【符号の説明】
111,211,311,411,511 下地基板
113,213,313,413,513 半導体基板
115,215,315,415,515 中間絶縁膜
117,217,523 溝
119,219,319,419,427,517 Ti膜
121,221,321,421,429,519 TiN膜
123,227 Cu膜
125,229,327,431,525 Cu配線
223 SiN膜
323 非晶質層
423 レジスト
521 層間絶縁膜
Claims (4)
- (a)半導体基板上に中間絶縁膜を形成する工程と、
(b)前記中間絶縁膜に形成したいパターンに応じた溝を形成する工程と、
(c)Cuの結晶性を向上させる役割を担う下地として、Ti膜及びTiN膜を成膜し、次に、SiN膜を形成する工程と、
(d)前記SiN膜の形成が済んだ下地基板に対して溝側壁部以外のSiN膜を除去する工程と、
(e)Cu膜を堆積する工程と、
(f)前記Cu膜の形成が済んだ下地基板に対して熱処理を行い、前記溝をCuで埋め込む工程と、
(g)前記溝部以外の不要なCu膜、TiN膜、Ti膜を除去する工程とを施し、Cu配線を形成することを特徴とする半導体素子における配線形成方法。 - (a)半導体基板上に中間絶縁膜を形成する工程と、
(b)前記中間絶縁膜に形成したいパターンに応じた溝を形成する工程と、
(c)Cuの結晶性を向上させる役割を担う下地として、Ti膜及びTiN膜を成膜する工程と、
(d)Bイオン注入することによって、TiN/Ti積層膜の最表面層のみ非晶質化し、非晶質層を形成する工程と、
(e)Cu下地層の非晶質化が済んだ下地に対して、溝側壁部以外の非晶質層を除去する工程と、
(f)Cu膜を堆積する工程と、
(g)前記Cu膜の形成が済んだ下地基板に対して熱処理を行い、前記溝をCuで埋め込む工程と、
(h)前記溝部以外の不要なCu膜、TiN膜、Ti膜を除去する工程とを施し、Cu配線を形成することを特徴とする半導体素子における配線形成方法。 - (a)半導体基板上に中間絶縁膜を形成する工程と、
(b)前記中間絶縁膜に形成したいパターンに応じた溝を形成する工程と、
(c)Cuの結晶性を向上させる役割を担う下地として、Ti膜及びTiN膜を成膜する工程と、
(d)レジストを塗布する工程と、
(e)前記レジストのエッチバックを行い、このエッチバックにより前記溝の中にレジストを残す工程と、
(f)前記溝の外及び側壁部のTiN/Ti積層膜を除去する工程と、
(g)前記溝の中のレジストをアッシング除去した後に、Cu膜を堆積し、前記溝部以外の不要なCu膜、TiN膜、Ti膜を除去する工程とを施し、Cu配線を形成するとともに、該Cu配線の底部には、Ti膜とTiN膜が残されるようにしたことを特徴とする半導体素子における配線形成方法。 - (a)半導体基板上に中間絶縁膜を形成する工程と、
(b)前記中間絶縁膜を研磨する工程と、
(c)Cuの結晶性を向上させる役割を担う下地として、Ti膜及びTiN膜を成膜する工程と、
(d)前記Ti膜及びTiN膜をパターニングする工程と、
(e)層間絶縁膜を成膜し、形成したいパターンに応じた配置で溝を形成し、該溝の底部にはパターニングされたTiN膜が露出するように形成する工程と、
(f)Cu膜を堆積する工程と、
(g)前記Cu膜の形成が済んだ下地基板に対して、熱処理を行い、前記溝をCuで埋め込む工程とを施し、Cu配線を形成することを特徴とする半導体素子における配線形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19146598A JP4307592B2 (ja) | 1998-07-07 | 1998-07-07 | 半導体素子における配線形成方法 |
US09/346,943 US6103618A (en) | 1998-07-07 | 1999-07-02 | Method for forming an interconnection in a semiconductor element |
US09/609,930 US6514848B1 (en) | 1998-07-07 | 2000-07-05 | Method for forming an interconnection in a semiconductor element |
US10/320,582 US6903008B2 (en) | 1998-07-07 | 2002-12-17 | Method for forming an interconnection in a semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19146598A JP4307592B2 (ja) | 1998-07-07 | 1998-07-07 | 半導体素子における配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000021884A JP2000021884A (ja) | 2000-01-21 |
JP4307592B2 true JP4307592B2 (ja) | 2009-08-05 |
Family
ID=16275113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19146598A Expired - Fee Related JP4307592B2 (ja) | 1998-07-07 | 1998-07-07 | 半導体素子における配線形成方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6103618A (ja) |
JP (1) | JP4307592B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4307592B2 (ja) * | 1998-07-07 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体素子における配線形成方法 |
JP3358587B2 (ja) * | 1999-05-26 | 2002-12-24 | 日本電気株式会社 | 半導体装置の製造方法 |
US6569751B1 (en) * | 2000-07-17 | 2003-05-27 | Lsi Logic Corporation | Low via resistance system |
US7540935B2 (en) * | 2003-03-14 | 2009-06-02 | Lam Research Corporation | Plasma oxidation and removal of oxidized material |
KR100555514B1 (ko) * | 2003-08-22 | 2006-03-03 | 삼성전자주식회사 | 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법 |
JP2005244178A (ja) * | 2004-01-26 | 2005-09-08 | Toshiba Corp | 半導体装置の製造方法 |
US7067409B2 (en) * | 2004-05-10 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance |
US7378744B2 (en) * | 2004-05-10 | 2008-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance |
JP4518973B2 (ja) * | 2005-02-16 | 2010-08-04 | シャープ株式会社 | 太陽電池およびその製造方法 |
US7449409B2 (en) * | 2005-03-14 | 2008-11-11 | Infineon Technologies Ag | Barrier layer for conductive features |
US7713866B2 (en) * | 2006-11-21 | 2010-05-11 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
JP2009298042A (ja) * | 2008-06-13 | 2009-12-24 | Sharp Corp | インクジェットヘッドおよびその製造方法 |
US9184134B2 (en) * | 2014-01-23 | 2015-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device structure |
CN113316840A (zh) * | 2019-03-28 | 2021-08-27 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
CN113871344A (zh) * | 2020-06-30 | 2021-12-31 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
JP3346794B2 (ja) * | 1991-07-24 | 2002-11-18 | 株式会社東芝 | 半導体装置及びその形成方法 |
US5723382A (en) * | 1992-06-12 | 1998-03-03 | Sandhu; Gurtej S. | Method of making a low-resistance contact to silicon having a titanium silicide interface, an amorphous titanium nitride barrier layer and a conductive plug |
JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH06268083A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 半導体装置の配線 |
KR960011865B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체 장치의 금속층 형성방법 |
US5442235A (en) * | 1993-12-23 | 1995-08-15 | Motorola Inc. | Semiconductor device having an improved metal interconnect structure |
JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
JPH09116015A (ja) * | 1995-09-15 | 1997-05-02 | Korea Electron Telecommun | 接触ホール埋立方法 |
TW310461B (ja) * | 1995-11-10 | 1997-07-11 | Matsushita Electric Ind Co Ltd | |
EP0841690B1 (en) * | 1996-11-12 | 2006-03-01 | Samsung Electronics Co., Ltd. | Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method |
JP3147072B2 (ja) * | 1998-02-26 | 2001-03-19 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4307592B2 (ja) * | 1998-07-07 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体素子における配線形成方法 |
-
1998
- 1998-07-07 JP JP19146598A patent/JP4307592B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-02 US US09/346,943 patent/US6103618A/en not_active Expired - Fee Related
-
2000
- 2000-07-05 US US09/609,930 patent/US6514848B1/en not_active Expired - Lifetime
-
2002
- 2002-12-17 US US10/320,582 patent/US6903008B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030087490A1 (en) | 2003-05-08 |
US6903008B2 (en) | 2005-06-07 |
US6514848B1 (en) | 2003-02-04 |
JP2000021884A (ja) | 2000-01-21 |
US6103618A (en) | 2000-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4307592B2 (ja) | 半導体素子における配線形成方法 | |
US6500762B2 (en) | Method of depositing a copper seed layer which promotes improved feature surface coverage | |
US6642146B1 (en) | Method of depositing copper seed on semiconductor substrates | |
US6217721B1 (en) | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer | |
KR100365643B1 (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
US6967157B2 (en) | Method of forming buried wiring in semiconductor device | |
US6013574A (en) | Method of forming low resistance contact structures in vias arranged between two levels of interconnect lines | |
US11404311B2 (en) | Metallic interconnect structures with wrap around capping layers | |
TWI827553B (zh) | 用於內連線的釕金屬特徵部填補 | |
EP0799903A2 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
US6548415B2 (en) | Method for the etchback of a conductive material | |
JP2004513502A (ja) | 金属相互接続の成形方法 | |
JP2002517903A (ja) | 他の場所でコンタクトを充填するためのプラズマ処理 | |
JP3048567B1 (ja) | 半導体装置の製造方法 | |
JPH09120991A (ja) | 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成 | |
US6337274B1 (en) | Methods of forming buried bit line memory circuitry | |
US5985758A (en) | Method for forming metal lines of semiconductor devices | |
KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
JPH10144790A (ja) | 半導体装置における配線形成方法 | |
TW202324735A (zh) | 使用錳及石墨烯之用於敷金屬的阻障方案 | |
JP3120513B2 (ja) | ドライエッチング方法 | |
JPH08203900A (ja) | 多層配線形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |