JP3048567B1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3048567B1
JP3048567B1 JP11040220A JP4022099A JP3048567B1 JP 3048567 B1 JP3048567 B1 JP 3048567B1 JP 11040220 A JP11040220 A JP 11040220A JP 4022099 A JP4022099 A JP 4022099A JP 3048567 B1 JP3048567 B1 JP 3048567B1
Authority
JP
Japan
Prior art keywords
film
wiring
contact hole
copper
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11040220A
Other languages
English (en)
Other versions
JP2000243830A (ja
Inventor
一英 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11040220A priority Critical patent/JP3048567B1/ja
Priority to US09/431,181 priority patent/US6455430B2/en
Application granted granted Critical
Publication of JP3048567B1 publication Critical patent/JP3048567B1/ja
Publication of JP2000243830A publication Critical patent/JP2000243830A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【要約】 【目的】 銅の化学的機械的研磨におけるエッチングス
トッパ膜として炭素膜を用いることにより、コンタクト
孔の銅配線の埋め込みを高選択比でおこなう。 【構成】 絶縁膜上に炭素膜を形成し、パターニングに
よりコンタクト孔を形成する。コンタクト孔を含む全面
に銅を形成し、化学的機械的研磨法により研磨をおこな
い炭素膜をエッチングストッパとして銅の研磨を終了さ
せ、コンタクト孔のみに銅を残存させ銅の埋め込み配線
を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体素子における配
線形成方法に関するものであリ、特にＣｕ（銅）の埋め
込み配線の形成方法に関する。
【０００２】
【従来の技術】Ａｌ（アルミニウム）配線に代わる次世
代配線材料としてＣｕが注目されている。1.69xl0‐6oh
mcmの低い抵抗を有することもさることながら、優れた
エレクトロマイグレーション（ＥＭ）耐性が得られるた
めである。Ｃｕ配線を形成するには化学的機械的研磨
（Chemical Mechanical Polishing：ＣＭＰ）あるいは
リアクティブイオンエッチング（ＲＩＥ）の2通りの加
工方法が考えられるが、従来のＲＩＥ法の適用はＣｕハ
ロゲン化物の蒸気圧が低く困難であるため、現在でばＣ
ＭＰを用いたダマシン配線の形成が主流となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、Ｃｕの
ＣＭＰでは、l）研磨液中の酸化剤による配線部のケミ
カルエッチングによる凹み、2）ディッシングと呼ばれ
る絶縁膜の削れにより発生する配線の薄膜化等の発生が
大きな問題になっている。１）についてはスラリーと酸
化剤の混合比の最適化、２）については最適研磨布の選
定により改善可能である。ただし、３）については、ウ
エハ面内でのＣｕの研磨速度が不均一であるために、あ
る部分ではＣｕ及び層間絶縁膜をオーバー研磨しなけれ
ばならないことに起因しており、問題の解決が困難であ
った。
【０００４】
【課題を解決するための手段】本発明は、Ｃｕと高択比
を有するＣ（炭素）膜を層間絶縁膜上に堆積した後コン
タクト孔を形成し、コンタクト孔を含む全面にＣｕを形
成し、ＣＭＰ法による研磨を行いＣ膜のストッパ膜によ
りＣｕの研磨を終了させ、コンタクト孔に埋め込み配線
を形成する。
【０００５】
【作用】本発明は、Ｃｕと高択比を有する材料を層間絶
縁膜上に堆積することにより、ＣｕのＣＭＰ時のシンニ
ングの発生を抑制し、高い精度で加工されたダマシンＣ
ｕ配線を堤供することを目的としている。
【０００６】
【実施例】まず第１の実施例を図１で説明する。半導体
基板１０１上に中問絶縁膜１０２を形成し（図１
（Ａ））、セル部と周辺部のグローバルな平垣化のため
にＣＭＰにより所定量中問絶縁膜１０２の研磨を行う。
形成したいパターンに応じた配置でコンタクト孔１０３
を、公知のリソグラフィー技術及びエッチング技術によ
り形成する（図１（Ｂ））。
【０００７】続いて、指向性を高めたスパッタにより７
００Åの膜厚を有するＴｉ（チタン）膜１０４および５
００Åの膜厚を有するＴｉＮ（窒化チタン）膜１０５
を、真空中で連続して成膜する。例えば、Ｔｉ膜はＡｒ
（アルゴン）ガスを流しながら、パワー１kW、成膜圧力
２mTorrの条件で、ＴｉＮ膜はN2(窒素）ガスを流しなが
ら、パワー５kW、成膜圧力９mTorrの条件で形成する。
ＴｉＮ膜１０５を６５０℃３０秒の短時間窒化（Ｒapid
Themal Nitridation：RTN）した後、ＣＶＤ法により
Ｗ（タングステン）膜１０６を６０００Å堆積する。次
に、コンタクト孔１０３以外の不要なＷをエッチバック
により除去し、Ｗプラグを形成する（図１（Ｃ））。
【０００８】Ｗプラグの形成が済んだ後、ＣＶＤ法によ
り７０００Åの厚さの層間絶縁膜１０７とスパッタ法に
より２００Åの厚さのＣ膜１０８を堆積する。スパッタ
Ｃ（カーボン）膜は、パワー３kW、成膜圧力５mTorrの
条件でＡｒガスを流しながら形成する。層間絶縁膜１０
７とＣ膜１０８の形成が済んだ下地に対して公知のリソ
グラフィー技術及びエッチング技術により、形成したい
パターンに応じた配置で溝１０９を形成する（図１
（Ｄ））。但し、エッチング後のレジスト除去工程では
アッシングを用いることなく有機剥離液等によりレジス
トを除去する。アッシングにより、レジストと一緒にＣ
膜１０８が除去されるのを防ぐためである。
【０００９】次に、３００Åの絶縁膜１１０をＣＶＤ法
にて成膜し、溝の側壁部のみに絶縁膜１１０を残すた
め、エッチバック処理をする。バルクＣは比抵抗が4〜7
xl0−5ohmcmであるため、バルクＣを残す場合には絶縁
膜のサイドウオールにより、後に形成される配線を隣の
配線と絶縁する必要がある。続いて、スパッタ法を用い
て１００Åの膜厚を有するＴｉ膜１１１および４００Å
の膜厚を有するＴｉＮ膜１１２を、真空中で連続して成
膜する。
【００１０】次に、薄膜としてＣｕ膜１１３を６０００
Å、スパッタ法により堆積する。スパッタ時のパワーは
８KW、Ａｒ圧力は０.８mTorrとしている。Ｃｕ薄膜１１
３の形成が済んだ下地に対して、スバッタ装置の成膜室
から出すことなく、超高真空中（ここでば1xl0−10torr
程度の真空）で熱処理を行う。この熱処理によりＣｕが
リフローし、溝１０９をＣｕで埋め込むことができる
（図１（Ｅ））。
【００１１】次に、溝部以外の不要なＣｕ膜、ＴｉＮ
膜、Ｔｉ膜をＣＭＰにより除去する。使用するスラリー
はＡｌ２０３ベースのものであり、スラリ一とＨ２Ｏ２
を３：１の割合で混合する。キャリアのダウンフォース
は３psi、キャリア及びテーブルスピードはそれぞれ３
０rpmとする。この時、1分間の研磨でＣｕ膜は４０００
Å程度削れるのに対して、Ｃ膜は数Åしか削れない。し
たがって、ＣｕとCの研磨選択比はl００0以上になり、
従来のＣｕと層間絶縁膜の研磨選択比１００と比較する
と、１０倍以上の改善が認められる。不要なＣｕ膜、Ｔ
ｉＮ膜、Ｔｉ膜の除去が済むと、所望のＣｕ配線１１４
が得られる（図１（Ｆ））。以上、第１の実施例によれ
ばオーバ研磨を行ってもＣ膜がストッパとして働くため
に高精度のＣｕ配線の形成ができる。
【００１２】次に第２の実施例について図２を用いて説
明する。図２（Ａ）では、図１（Ｃ）までと同じ工程
（説明は省略する）を経た後に、下層よりＣＶＤ法によ
り７０００Åの厚さの層間絶縁膜２０１とスパッタ法に
より２００Åの厚さのＣ膜２０２を堆積する。層間絶縁
膜２０１とＣ膜２０２の形成が済んだ下地に対して公知
のリソグラフィー技術及びエッチング技術により、形成
したいパターンに応じた配置で溝２０３を形成する（図
２（Ｂ））。但し、エッチング後のレジスト除去工程で
はアッシングを用いることなく有機剥離液等によりレジ
ストを除去する。アッシングにより、レジストと一緒に
Ｃ膜２０２が除去されるのを防ぐためである。
【００１３】続いて、図１（Ｄ）〜図１（Ｆ）に示した
工程を同様に施すことにより、所望のＣｕ配線２０４が
得られる。次に、バルクのＣは比抵抗が4〜7xl0-5ohmcm
であるため、Ｃ膜２０２はダウンフローアッシングによ
り除去する（図２（Ｃ））、そのダウンフローアッシシ
グと超音波洗浄を組み合わせることにより、Ｃｕ配線２
０４の抵抗上昇は抑制できる。以上、第２の実施例によ
ればオーバ研磨を行ってもＣ膜がストッパとして働くた
めに高精度のＣｕ配線の形成ができ、さらに溝側壁の露
出したＣ膜を絶縁膜で覆う必要がなく、工程が簡単にな
る。
【００１４】次に第３の実施例を図３を用いて説明す
る。図３（Ａ）では、図１（Ｃ）までと同じ工程（説明
は省略する）を経た後に、下層から層間絶縁膜３０１を
７０００Å、Ｃ膜３０２を２００Å，ＴｉＮ膜３０３を
１５０Å堆積する。層間絶縁膜３０１、Ｃ膜３０２、Ｔ
ｉＮ膜３０３の積層膜の形成が済んだ下地に対して公知
のリソグラフィー技術及びエッチング技術により、形成
したいパターンに応じた配置で溝３０４を形成する（図
３（Ｂ））。
【００１５】本実施例の構造においては、Ｃ膜表面はＴ
ｉＮ膜３０３により覆われているため、アッシング時の
酸素プラズマから保護される。そのため、エッチング後
のレジスト除去工程に従来通りアッシングを用いること
が可能になる。次に、図１（Ｄ）〜図１（Ｆ）に示した
工程を同様に施すことにより、所望のＣｕ配線３０５が
得られる。続いて、ダウンフローアッシングによりＣ膜
３０２を除去した後、超音波による表面洗浄を行う（図
３（Ｃ））。
【００１６】以上、第３の実施例によればオーバ研磨を
行ってもＣ膜がストッパとして働くために高精度のＣｕ
配線の形成ができ、さらにＴｉＮ膜／Ｃ膜の積層構造を
用いることにより、レジスト除去工程従来のエッチング
工程を用いることができ、熱的に変成したレジストやエ
ッチング時のデポ膜の除去が可能となる。
【００１７】次に第４の実施例を図４を用いて説明す
る。図４（Ａ）では、図１（Ｃ）までと同じ工程を経た
後に、下層から層間絶縁膜４０１を７０００Å、Ｃ膜４
０２を２００Å、ＴｉＮ膜４０３を１５０Å堆積する。
その後、ホトリソグラフィー技術を用いて、形成した溝
パターンに応じてレジストを露光する。次に、ＴｉＮ膜
４０３をエッチングし、さらにＣ膜４０２を公知のエッ
チングガス、例えば、ＣＨＦ3／ＣＦ4／Ａｒガスを用い
る等方性エッチングによりＣ膜４０２の側壁を凹ませ、
そして層間絶縁膜４０１をエッチングすることにより溝
４０４を形成する（図４（Ｂ））。
【００１８】次に、図１（Ｄ）〜図１（Ｆ）に示した工
程と同様にすることにより、所望のＣｕ配線４０５が得
られる（図４（Ｃ））。続いて、ダウンフローアッシン
グによりＣ膜４０２を除去した後、超音波による表面洗
浄を行う。以上、本実施例によれば、ＴｉＮ膜／Ｃ膜の
積層構造においてＣ膜を凹ませることにより、ダマシン
Ｃｕ配線とＣ膜の接触が起きず、次に堆積される層間絶
縁膜により両者は絶縁されるため、Ｃ膜除去工程が省略
できる。また、上記第１乃至第４の実施例のおけるC膜
はＣＮやＢＣ等の炭素化合物でもあってもよい。
【００１９】
【発明の効果】以上述べたように本発明によれば、層間
絶縁膜上にC膜を堆積することによりＣｕとCの高研磨選
択比が実現でき、オーバー研磨を行ってもC膜がストッ
パーとして働くため、シンニングの無いダマシンＣｕ配
線が形成出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す工程図。
【図２】本発明の第２の実施例を示す工程図。
【図３】本発明の第３の実施例を示す工程図。
【図４】本発明の第４の実施例を示す工程図。
【符号の説明】
１０１ 半導体基板 １０２ 中間絶縁膜 １０３ コンタクト孔 １０４、１１１ Ｔｉ膜 １０５、１１２、３０３、４０３ ＴｉＮ膜 １０６ Ｗ膜 １０７、２０１、３０１、４０１ 層間絶縁膜 １０８、２０２、３０２、４０２ Ｃ膜 １０９、２０３、３０４、４０４ 溝 １１０ 絶縁膜 １１３ Ｃｕ膜 １１４、２０４、３０５、４０５ Ｃｕ配線

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 プラグコンタクト孔を有する下地上に絶
    縁膜を形成する工程と、全面にストッパ膜及び保護膜を
    順次形成する工程と、前記保護膜、前記ストッパ膜及び
    前記絶縁膜をエッチングし前記プラグコンタクト孔に達
    するコンタクト孔を形成する工程と、前記ストッパ膜の
    みをサイドエッチングする工程と、全面に銅を形成し前
    記コンタクト孔を埋め込む工程と、化学的機械的研磨法
    により前記銅を研磨し前記ストッパ膜により研磨を終了
    させる工程と含むことを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 前記ストッパ膜はＣ，ＢＣ，ＣＮより選
    ばれる膜である請求項１に記載の半導体装置の製造方
    法。
JP11040220A 1999-02-18 1999-02-18 半導体装置の製造方法 Expired - Lifetime JP3048567B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11040220A JP3048567B1 (ja) 1999-02-18 1999-02-18 半導体装置の製造方法
US09/431,181 US6455430B2 (en) 1999-02-18 1999-11-01 Method of embedding contact hole by damascene method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11040220A JP3048567B1 (ja) 1999-02-18 1999-02-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP3048567B1 true JP3048567B1 (ja) 2000-06-05
JP2000243830A JP2000243830A (ja) 2000-09-08

Family

ID=12574693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11040220A Expired - Lifetime JP3048567B1 (ja) 1999-02-18 1999-02-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6455430B2 (ja)
JP (1) JP3048567B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042932C2 (de) * 2000-08-31 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Metallkontaktes in einem Dielektrikum
JP2003077917A (ja) * 2001-09-04 2003-03-14 Sony Corp 配線の形成方法
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
DE10251647B4 (de) * 2002-10-30 2016-09-15 Xylem Ip Holdings Llc Elektromotor
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
KR100973130B1 (ko) * 2003-06-30 2010-07-30 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법
DE102005024912A1 (de) * 2005-05-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
US7531384B2 (en) * 2006-10-11 2009-05-12 International Business Machines Corporation Enhanced interconnect structure
FR2938701A1 (fr) * 2008-11-20 2010-05-21 Commissariat Energie Atomique Procede d'amincissement d'un bloc reporte sur un substrat
US9755030B2 (en) 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5633207A (en) * 1994-10-14 1997-05-27 Kabushiki Kaisha Toshiba Method of forming a wiring layer for a semiconductor device
TW290731B (ja) * 1995-03-30 1996-11-11 Siemens Ag
US5686354A (en) 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US5614765A (en) 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
JPH0964034A (ja) 1995-08-18 1997-03-07 Toshiba Corp 半導体装置およびその製造方法
US5712759A (en) * 1995-12-22 1998-01-27 International Business Machines Corporation Sidewall capacitor with L-shaped dielectric
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
US6103625A (en) * 1997-12-31 2000-08-15 Intel Corporation Use of a polish stop layer in the formation of metal structures
US6025259A (en) * 1998-07-02 2000-02-15 Advanced Micro Devices, Inc. Dual damascene process using high selectivity boundary layers
TW430946B (en) * 1998-07-22 2001-04-21 United Microelectronics Corp Dual damascene process
US6150272A (en) * 1998-11-16 2000-11-21 Taiwan Semiconductor Manufacturing Company Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage

Also Published As

Publication number Publication date
US20020013057A1 (en) 2002-01-31
US6455430B2 (en) 2002-09-24
JP2000243830A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
US7115517B2 (en) Method of fabricating a dual damascene interconnect structure
US7727888B2 (en) Interconnect structure and method for forming the same
JP5220398B2 (ja) 電子構造の製造方法
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
TWI326903B (en) Method of manufacturing semiconductor device
US6235633B1 (en) Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
US6037258A (en) Method of forming a smooth copper seed layer for a copper damascene structure
JP4492947B2 (ja) 半導体装置の製造方法
US7435685B2 (en) Method of forming a low-K dual damascene interconnect structure
US6554914B1 (en) Passivation of copper in dual damascene metalization
US20070026665A1 (en) Method of fabricating a dual damascene interconnect structure
US5854140A (en) Method of making an aluminum contact
US6221775B1 (en) Combined chemical mechanical polishing and reactive ion etching process
KR20010051368A (ko) 금속화후 화학적 기계적 폴리싱 유전체 에칭
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
JP3048567B1 (ja) 半導体装置の製造方法
US6548415B2 (en) Method for the etchback of a conductive material
JP2003179136A (ja) デュアルダマシン半導体製造のためのマスク層及び相互接続構造
JP2000021884A (ja) 半導体素子における配線形成方法
US20080318414A1 (en) Method of manufacturing semiconductor device
KR100414746B1 (ko) 반도체소자의금속배선형성방법
US20020142582A1 (en) Method for forming copper lines for semiconductor devices
US6867142B2 (en) Method to prevent electrical shorts between tungsten interconnects
US20040005783A1 (en) Method of reworking tungsten particle contaminated semiconductor wafers
US6784107B1 (en) Method for planarizing a copper interconnect structure

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080324

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 13