KR100446300B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100446300B1
KR100446300B1 KR10-2002-0030294A KR20020030294A KR100446300B1 KR 100446300 B1 KR100446300 B1 KR 100446300B1 KR 20020030294 A KR20020030294 A KR 20020030294A KR 100446300 B1 KR100446300 B1 KR 100446300B1
Authority
KR
South Korea
Prior art keywords
film
metal film
metal
barrier metal
forming
Prior art date
Application number
KR10-2002-0030294A
Other languages
English (en)
Other versions
KR20030092583A (ko
Inventor
윤주영
최길현
김병희
이종명
양승길
서정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0030294A priority Critical patent/KR100446300B1/ko
Priority to US10/373,368 priority patent/US6955983B2/en
Publication of KR20030092583A publication Critical patent/KR20030092583A/ko
Application granted granted Critical
Publication of KR100446300B1 publication Critical patent/KR100446300B1/ko
Priority to US11/095,006 priority patent/US7384866B2/en
Priority to US11/800,996 priority patent/US20080070405A1/en

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/328—Applying electric currents by contact electrodes alternating or intermittent currents for improving the appearance of the skin, e.g. facial toning or wrinkle treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M21/00—Other devices or methods to cause a change in the state of consciousness; Devices for producing or ending sleep by mechanical, optical, or acoustical means, e.g. for hypnosis
    • A61M21/02—Other devices or methods to cause a change in the state of consciousness; Devices for producing or ending sleep by mechanical, optical, or acoustical means, e.g. for hypnosis for inducing sleep or relaxation, e.g. by direct nerve stimulation, hypnosis, analgesia
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/0404—Electrodes for external use
    • A61N1/0408—Use-related aspects
    • A61N1/0452—Specially adapted for transcutaneous muscle stimulation [TMS]
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/20—Applying electric currents by contact electrodes continuous direct currents
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36014—External stimulators, e.g. with patch electrodes
    • A61N1/3603—Control systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M21/00—Other devices or methods to cause a change in the state of consciousness; Devices for producing or ending sleep by mechanical, optical, or acoustical means, e.g. for hypnosis
    • A61M2021/0005—Other devices or methods to cause a change in the state of consciousness; Devices for producing or ending sleep by mechanical, optical, or acoustical means, e.g. for hypnosis by the use of a particular sense, or stimulus
    • A61M2021/0027—Other devices or methods to cause a change in the state of consciousness; Devices for producing or ending sleep by mechanical, optical, or acoustical means, e.g. for hypnosis by the use of a particular sense, or stimulus by the hearing sense
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Abstract

PMD 공정에 따라 금속 배선을 형성하는 데 있어서, 금속 증착 방지막의 불균일한 증착으로 인해 노출된 장벽 금속막의 표면에서 금속의 이상 성장을 억제하기 위한 반도체 소자의 금속 배선 형성 방법에 관하여 개시한다. 본 발명에 따른 금속 배선 형성 방법에서는 반도체 기판상에 홀 영역을 한정하는 층간절연막 패턴을 형성한다. 상기 홀 영역의 저면과, 층간절연막 패턴의 측벽 및 상면에 장벽 금속막을 형성한다. 상기 장벽 금속막의 노출 표면을 산화시킨다. 상기 장벽 금속막상에 상기 홀 영역 내부의 장벽 금속막을 노출시키는 절연성 금속 증착 방지막을 선택적으로 형성한다. 상기 홀 영역 내에서 노출된 장벽 금속막에 의하여 한정되는 영역을 채우는 제1 금속막을 선택적으로 형성한다. 상기 금속 증착 방지막 및 제1 금속막 위에 제2 금속막을 형성한다. 상기 제2 금속막을 열처리하여 리플로우시킨다.

Description

반도체 소자의 금속 배선 형성 방법{Method for forming metal interconnections of semiconductor device}
본 발명은 다층 금속 배선 구조를 구비한 반도체 집적 회로의 제조 방법에 관한 것으로, 특히 서브미크론(submicron) 디자인 룰에 따라 작은 피쳐 사이즈를 가지는 고속 집적 회로에 필요한 금속 배선 형성 방법에 관한 것이다.
회로의 선폭이 좁아짐에 따라, 알루미늄과 같은 배선 재료를 사용하는 반도체 소자의 제조 공정에 있어서 배선 형성을 위한 증착 공정으로서 종래의 기술을 그대로 적용하기에는 기술적 한계가 있다. 그에 따라, 하층의 도전층과 상층의 알루미늄 배선과의 접속부인 콘택홀(contact hole), 또는 하층의 알루미늄 배선과 상층의 알루미늄 배선과의 접속부인 비아홀(via hole) 내부를 배선 물질로 완전히 매립하는 기술이 이들 사이의 전기적 접속을 가능하게 하기 위하여 매우 중요한 기술로 강조되고 있다.
콘택홀 또는 비아홀(이하, 단지 "콘택홀"이라 약칭함)을 알루미늄으로 매립하는 데 있어서, 보다 우수한 전기적 특성 및 보다 완벽한 매립 특성을 얻기 위하여, 다양한 공정 기술이 개발되고 있다. 차세대급 기억 소자 제조에 있어서, 회로의 선폭이 0.25㎛ 이하인 금속 배선 형성을 위한 증착 공정에서는 콘택홀의 아스펙트 비(aspect ratio)가 크기 때문에, 스퍼터링 방식과 같은 PVD(physical vapor deposition) 방법에만 의존하는 것은 부적절하다. 이와 같은 점을 극복하기 위하여, PVD 방법에 비하여 스텝 커버리지(step coverage) 특성이 우수한 CVD(chemical vapor deposition) 방법을 이용하여 알루미늄 배선을 형성하는 공정에 관한 다양한 연구가 진행되어 왔다. 그 중에서도 특히, 콘택홀 내부에만 선택적으로 알루미늄 박막을 CVD 방법에 의해 미리 형성하고, 상기 콘택홀의 외부에는 PVD 방법으로 알루미늄막을 증착하는 PMD(preferential metal deposition) 공정이 연구되고 있다.
도 1a 및 도 1b는 종래 기술에 따라 PMD 공정을 적용하여 반도체 소자의 금속 배선을 형성하는 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 종래 기술에서는 PMD 공정을 적용하여 금속 배선을 형성하기 위하여, 먼저 반도체 기판(2)상에 상기 콘택홀(4)을 한정하는 층간절연막 패턴(8)을 형성하고, 그 위에 저항성 금속막(12) 및 장벽 금속막(14)을 차례로 형성한다. 그 후, 상기 층간절연막 패턴(8)의 상면에 금속 증착 방지막(16)을 형성하여 상기 콘택홀(4)의 내부에 형성된 장벽 금속막(14)만을 노출시킨 후, 상기 노출된 콘택홀(4)의 내부에만 선택적으로 알루미늄 박막(18)을 CVD 방법으로 형성한다. 상기와 같은 방법으로 콘택홀(4) 내부에 알루미늄 박막(18)을 형성하면, 콘택홀(4)의 외부에서는 알루미늄 전구체의 소모가 거의 없으므로 콘택홀(4) 내부로 충분한 양의 알루미늄 전구체가 공급되어, 알루미늄을 전면 증착(blanket deposition)하는 경우에 비하여 높은 스텝 커버리지(step coverage) 특성을 얻을 수 있다. 따라서, PMD 공정은 깊고 작은 사이즈의 콘택홀을 알루미늄으로 매립하여야 하는 공정에 유리하게 적용될 수 있다.
그러나, 상기 콘택홀(4) 내에 상기 알루미늄 박막(18)을 형성하기 위한 선택적 CVD 공정시, 식각 공정, 증착 공정 등 다양한 공정을 거치면서 필연적으로 발생되는 파티클(20) 주위, 또는 상기 콘택홀(4)의 입구 근방에서와 같이 상기 금속 증착 방지막(16)의 증착 상태가 불량하여 상기 장벽 금속막(14)을 완전하게 덮고 있지 않은 부분에서는 알루미늄의 이상 성장(abnormal growth)에 의한 단결정 성장부(22)가 형성된다. 이와 같은 알루미늄의 이상 성장은 파티클(20)의 주위 또는 콘택홀(4)의 입구 등에서와 같이 금속 증착 방지막(16)이 균일하게 덮여있지 않아 장벽 금속막(14)이 노출되어 있는 부분에서 발생된다. 이는 상기 장벽 금속막(14)과 상기 금속 증착 방지막(16)과의 선택적 알루미늄 성장 특성 차이에기인하는 것으로 판단된다. 즉, 상기 금속 증착 방지막(16)에 비하여 알루미늄의 선택적 성장 특성이 매우 우수한 상기 장벽 금속막(14)상에서 알루미늄이 한 방향으로만 단결정 성장되어 상기 설명한 바와 같은 단결정 성장부(22)가 형성되는 것으로 판단된다. 이와 같이 단결정 성장부(22)가 형성된 상태에서 후속 공정인 PVD 방법에 의한 알루미늄의 전면 증착 공정을 행한 후에는 도 1b에 도시한 바와 같이 상기 전면 증착된 알루미늄 배선층(24)상에 알루미늄 이상 성장(26) 부분이 존재하여, 다층 금속 배선 구조에서 브릿징(bridging) 등이 유발되는 문제가 있다.
본 발명의 목적은 상기한 바와 같은 종래 기술에서의 문제점을 해결하고자 하는 것으로, PMD 공정을 적용하여 금속 배선층을 형성하는 데 있어서 파티클의 주위 또는 콘택홀의 입구에서와 같이 금속 증착 방지막이 균일하게 덮여있지 않아 장벽 금속막이 노출되어 있는 부분이 존재하는 경우에도 노출된 장벽 금속막상에서 금속이 이상 성장되는 현상을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다.
도 1a 및 도 1b는 종래 기술에 따라 PMD 공정을 적용하여 반도체 소자의 금속 배선을 형성하는 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판, 112: 도전 영역, 120: 층간절연막 패턴, 132: 저항성 금속막, 134: 장벽 금속막, 140: 금속 증착 방지막, 142: 제1 금속막, 150: 제2 금속막, 150a: 평탄화된 상면을 가지는 금속막.
상기 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 반도체 소자의 금속 배선 형성 방법에서는 반도체 기판상에 홀 영역을 한정하는 층간절연막 패턴을 형성한다. 상기 홀 영역의 저면과, 층간절연막 패턴의 측벽 및 상면에 장벽 금속막을 형성한다. 상기 장벽 금속막의 노출 표면을 산화시킨다. 상기 장벽 금속막상에 상기 홀 영역 내부의 장벽 금속막을 노출시키는 절연성 금속 증착 방지막을 선택적으로 형성한다. 상기 홀 영역 내에서 노출된 장벽 금속막에 의하여 한정되는 영역을 채우는 제1 금속막을 선택적으로 형성한다. 상기 금속 증착 방지막 및 제1 금속막 위에 제2 금속막을 형성한다. 상기 제2 금속막을 열처리하여 리플로우시킨다.
상기 홀 영역은 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀(contact hole), 비아홀(via hole), 또는 상기 층간절연막 패턴의 두께보다 작은 깊이를 가지는 그루브(groove)를 구성할 수 있다. 바람직하게는, 상기 홀 영역은 상기 반도체 기판상의 소스/드레인 영역 또는 도전층을 노출시키는 콘택홀이다.
상기 장벽 금속막은 TiN, TaN, TiAlN, TiSiN, TaAlN, TaSiN 또는 WN으로 이루어질 수 있다.
본 발명의 제1 양태에 따른 반도체 소자의 금속 배선 형성 방법에서는 상기 장벽 금속막을 형성하는 단계 전에, 상기 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막을 형성하는 단계를 더 포함할 수 있다. 상기 저항성 금속막은 Ti 또는 Ta로 이루어진다.
상기 장벽 금속막의 노출 표면을 산화시키기 위하여 상기 장벽 금속막의 노출 표면을 미량의 산소가 포함된 질소 분위기로 어닐링 또는 RTN(rapid thermal nitrification) 처리한다. 상기 어닐링 또는 RTN 처리는 상압(常壓)하에서 N2또는 NH3분위기로 행한다. 상기 어닐링은 100 ∼ 600℃의 온도로 10분 ∼ 2시간 동안 행하고, 상기 RTN 처리는 100 ∼ 800℃의 온도로 10 ∼ 180초 동안 행한다.
상기 금속 증착 방지막은 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막 또는 실리콘 탄화막(SiC)으로 이루어질 수 있다.
상기 금속 증착 방지막을 형성하기 위하여, 먼저 상기 장벽 금속막상에 상기 홀 영역 내부의 장벽 금속막을 노출시키는 금속 박막을 선택적으로 형성한다. 그 후, 상기 금속 박막을 산화 또는 질화시킨다.
상기 금속 박막은 Al, Zr, Ti, Ta, Sr, Mg, Ba, Ca, Ce 또는 Y로 이루어질 수 있다. 상기 금속 박막은 직류 마그네트론 스퍼터링(DC magnetron sputtering) 공정으로 형성된다.
상기 금속 박막을 산화시키는 경우, 상기 금속 박막을 O2가스 분위기 하에서 산화시킨다. 상기 금속 박막을 산화시키는 단계는 산소 함유 가스 및 불활성 가스의 혼합 가스 분위기하에서 행하는 것도 가능하다. 상기 산소 함유 가스는 O2, O3또는 N2O를 포함하여 구성된다. 또는, 상기 금속 박막을 산화시키기 위하여 상기 금속 박막을 대기중에 노출시키거나 산소 플라즈마에 노출시키는 방법을 이용할 수도 있다.
상기 금속 증착 방지막을 형성하기 위하여 상기 장벽 금속막상에 형성된 금속 박막을 질화시키는 경우, 상기 금속 박막을 질화시키기 위하여 상기 금속 박막을 질소 플라즈마에 노출시키거나 상기 금속 박막을 암모니아 가스 분위기에서 급속 열처리한다.
상기 제1 금속막은 DMAH(dimethylaluminum hydride), DMEAA(dimethylethylamine alane) 또는 MPA(methylpyrrolidine alane) 전구체를 사용하는 선택적 MOCVD (selective metal organic CVD) 방법에 의하여 형성될 수 있다.
상기 제2 금속막은 Al 또는 Al 합금으로 이루어질 수 있다. 상기 제2 금속막은 직류 마그네트론 스퍼터링 방법에 의하여 형성된다.
상기 제2 금속막을 리플로우시키는 단계에서는 상기 제2 금속막을 350 ∼ 500℃의 온도로 열처리한다.
또한 상기 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 반도체 소자의 금속 배선 형성 방법에서는, 반도체 기판상에 장벽 금속막을 형성한다. 상기 장벽 금속막의 표면을 상압하에서 질소 분위기로 열처리한다. 상기 장벽 금속막 위에 상기 장벽 금속막의 일부를 노출시키는 절연성 금속 증착 방지막을 형성한다. 상기 장벽 금속막의 노출된 일부에만 선택적으로 제1 금속막을 형성한다. 상기 금속 증착 방지막 및 제1 금속막 위에 제2 금속막을 형성한다.
상기 반도체 기판은 도전 영역을 노출시키는 홀 영역을 포함하고, 상기 장벽 금속막은 상기 홀 영역을 포함하는 상기 반도체 기판 전면에 형성된다. 상기 금속 증착 방지막은 상기 장벽 금속막상에서 상기 홀 영역을 제외한 부분에 형성된다. 상기 제1 금속막은 상기 홀 영역을 채우도록 형성된다.
또한 상기 목적을 달성하기 위하여, 본 발명의 제3 양태에 따른 반도체 소자의 금속 배선 형성 방법에서는, 콘택홀과 상기 콘택홀을 한정하는 절연막 패턴이 형성되어 있는 반도체 기판상에 상기 콘택홀의 저면과, 상기 절연막 패턴의 측벽 및 상면을 덮는 장벽 금속막을 형성하는 단계와, 상기 절연막 패턴의 상부에서 상기 장벽 금속막 위에 금속 증착 방지막을 형성하는 단계와, 상기 콘택홀의 내부에 금속막을 성장시키는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법에 있어서, 상기 콘택홀의 입구 및 절연막 패턴의 상부에서 상기 장벽 금속막과 상기 금속 증착 방지막과의 사이에 존재하는 선택적 금속 성장 특성 차이를 제거하기 위하여, 상기 장벽 금속막 형성 후 상기 장벽 금속막의 표면을 상압하에서 열처리하는 단계를 포함한다.
본 발명에 의하면, PMD 공정을 적용하여 반도체 소자의 금속 배선층을 형성하는 데 있어서, 장벽 금속막 형성 후 금속 증착 방지막 형성 전에 상기 장벽 금속막의 표면을 상압하에서 질소 분위기로 열처리함으로써 상기 장벽 금속막의 표면을 산화시켜 상기 장벽 금속막과 금속 증착 방지막과의 사이에 존재하는 선택적 금속 성장 특성 차이를 제거한다. 따라서, 파티클의 주위 또는 콘택홀의 입구에서와 같이 금속 증착 방지막이 균일하게 덮여있지 않아 장벽 금속막이 노출되어 있는 부분이 존재하는 경우에도, 선택적 CVD 방법에 의하여 콘택홀 내에 금속막을 형성하는 동안 상기 금속 증착 방지막을 통하여 노출되어 있는 장벽 금속막상에서 금속이 이상 성장되는 것을 방지할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다. 또한, 본 명세서 전반에 걸쳐서 사용되는 용어 "층간절연막"은 반도체 기판의 바로 위에 형성된 게이트 전극 등과 같은 도전 패턴 위에 형성된 절연층, 또는 반도체 기판 표면 위에 형성되지만 반도체 기판의 바로 위에 형성되는 것은 아닌 금속 라인 위의 도전성 라인 위에 형성되는 절연층을 의미하는 것이다. 따라서, 다음의 실시예에서 단지 층간 절연막으로만 기재되어 있어도 이는 금속층간절연막에도 동일하게 적용될 수 있는 것이다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a를 참조하면, 상면에 도전 영역(112)이 노출된 반도체 기판(100)상에 층간절연막을 형성한 후, 상기 층간절연막중 홀 영역에 대응되는 부분을 식각하여 상기 도전 영역(112)을 노출시키는 콘택홀(122)을 한정하는 층간절연막 패턴(120)을 형성한다.
상기 도전 영역(112)은 소스/드레인 영역, 또는 상기 반도체 기판(100)상에 형성되어 있는 트랜지스터 등을 구성하는 도전층일 수 있다. 또는, 상기 도전 영역(112)은 금속 배선층일 수 있다. 이 경우, 상기 콘택홀(122)은 비아홀(via hole)을 구성한다. 도 2a에서는 상기 콘택홀(122)을 통하여 상기 도전 영역(112)이노출되는 것으로 도시하였으나, 상기 콘택홀(122)은 다마신(damascene) 구조의 배선 형성을 위한 그루브(groove)를 구성할 수도 있다. 이 경우, 상기 그루브는 상기 층간절연막 패턴(120)의 두께보다 작은 깊이를 가지며, 상기 도전 영역(112)은 상기 그루브를 통하여 노출되지 않는다.
상기 층간절연막 패턴(120)이 형성된 결과물 전면에 저항성 금속막(132) 및 장벽 금속막(134)을 차례로 형성한다. 상기 저항성 금속막(132)은 Ti 또는 Ta, 바람직하게는 Ti로 이루어진다. 또한, 상기 장벽 금속막(134)은 TiN, TaN, TiAlN, TiSiN, TaAlN, TaSiN 또는 WN, 바람직하게는 TiN으로 이루어진다.
도 2b를 참조하면, 상기 장벽 금속막(134)이 노출 표면을 미량의 산소가 포함된 질소 분위기로 열처리한다. 질소 분위기를 조성하기 위하여 N2또는 NH3가스를 사용할 수 있다. 상기 장벽 금속막(134)을 열처리하는 데 있어서, 상압(常壓)하에서 열처리를 행하면 산소를 따로 공급하지 않아도 질소 분위기중에 미량의 산소를 함유하게 되어 질소 분위기에서의 열처리 중에 상기 장벽 금속막(134)의 표면이 산화된다.
상기 장벽 금속막(134)의 열처리를 위하여 상압하에서 질소 분위기로 약 100 ∼ 600℃의 온도로 약 10분 ∼ 2시간 동안 어닐링하는 방법을 이용할 수 있다. 바람직하게는, 상기 장벽 금속막(134)을 약 300 ∼ 600℃의 온도로 약 10 ∼ 30분 동안 어닐링한다.
상기 장벽 금속막(134)을 열처리하기 위한 다른 방법으로서, 상기 장벽 금속막(134)을 상압하에서 질소 분위기로 약 100 ∼ 800℃의 온도로 약 10 ∼ 180초 동안 RTN(rapid thermal nitrification) 처리하는 방법을 이용할 수 있다. 바람직하게는, 상기 장벽 금속막(134)을 약 400 ∼ 800℃의 온도로 약 10 ∼ 60초 동안 RTN 처리한다.
상기 설명한 바와 같이 상기 장벽 금속막(134)의 표면을 미량의 산소가 포함된 질소 분위기로 산화시키면 상기 장벽 금속막(134)의 표면에 산화막이 형성되어, 후속 공정에서 상기 장벽 금속막(134) 위에 금속 증착 방지용 절연막을 형성하였을 때 불균일한 증착으로 인하여 상기 장벽 금속막(134)이 일부 노출되는 경우에도 상기 장벽 금속막(134)의 표면과 금속 증착 방지용 절연막과의 사이에 선택적 금속 성장 특성의 차이가 현저히 감소되고, 그 결과 상기 절연막을 통하여 노출된 장벽 금속막(134) 표면에서 금속이 이상 성장되는 현상을 막을 수 있다.
도 2c를 참조하면, 상기 콘택홀(122)의 내부에서 상기 장벽 금속막(134)이 노출되도록 상기 층간절연막 패턴(120)의 상부에서 상기 장벽 금속막(134)상에 금속 증착 방지막(140)을 형성한다. 상기 금속 증착 방지막(140)은 예를 들면 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막, 실리콘 탄화막(SiC) 등과 같은 절연막으로 이루어질 수 있다. 바람직하게는, 상기 금속 증착 방지막(140)은 알루미늄 산화막으로 이루어진다.
상기 금속 증착 방지막(140)을 형성하기 위한 예시적인 방법으로서, 먼저 상기 장벽 금속막(134)이 형성된 결과물상에서 상기 층간절연막 패턴(120)의 상부에 있는 상기 장벽 금속막(134)상에 스퍼터링 방법과 같은 PVD 방법으로 20 ∼ 300Å 두께를 갖는 금속 박막을 형성한 후, 상기 금속 박막을 산화시킨다. 상기 금속 박막은 Si보다 산화성이 큰 물질로 형성한다. 예를 들면, 상기 금속 박막은 Al, Zr, Ti, Ta, Sr, Mg, Ba, Ca, Ce 또는 Y로 이루어질 수 있다. 이 때, 상기 금속 박막을 형성하는 데 있어서 콜리메이터(collimator)가 장착되지 않은 직류 마그네트론 스퍼터(DC magnetron sputter)를 사용하는 것이 바람직하다. 상기 금속 박막을 형성하기 위한 직류 마그네트론 스퍼터링 공정은 10 ∼ 30℃의 저온 및 3 ∼ 10mTorr, 바람직하게는 5 ∼ 10mTorr의 압력하에서 행할 수 있다. 콜리메이터가 장착되지 않은 직류 마그네트론 스퍼터를 사용하여 상기한 바와 같은 공정 조건 하에서 상기 금속 박막을 형성하면, 스퍼터되는 금속 원자들의 직진성이 상실되어, 상기 콘택홀(122) 내부에 상기 금속 박막이 형성되는 것을 방지할 수 있다. 따라서, 상기 금속 박막은 상기 장벽 금속막(134)중 상기 층간절연막 패턴(120)의 상부에 형성된 부분에만 형성되고, 상기 콘택홀(122)의 내부에서는 상기 장벽 금속막(134)이 노출되어 있게 된다.
상기 금속 증착 방지막(140)을 형성하기 위하여 상기 금속 박막을 산화시키는 방법으로서 여러가지 방법을 이용할 수 있다. 예를 들면, 상기 금속 박막을 대기압보다 낮은 압력으로 유지되는 밀폐 공간 내에서 O2가스 분위기하에서 산화시키는 방법을 이용할 수 있다. 다른 방법으로서, 상기 금속 박막을 대기압보다 낮은 압력으로 유지되는 밀폐 공간 내에서 산소 함유 가스 및 불활성 가스의 혼합 가스 분위기하에서 산화시키는 방법을 이용할 수 있다. 상기 산소 함유 가스는 O2, O3또는 N2O로 이루어질 수 있다. 또 다른 방법으로서, 상기 금속 박막을 대기중에 노출시키거나 산소 플라즈마에 노출시키는 방법을 이용할 수도 있다.
상기 금속 증착 방지막(140)을 형성하기 위한 다른 예시적인 방법으로서, 상기 설명한 바와 같은 방법으로 상기 금속 박막을 형성한 후, 상기 금속 박막을 질화시킨다. 예를 들면, 상기 금속 박막이 Al 박막인 경우, 상기 Al 박막이 형성된 결과물을 질소 플라즈마에 노출시키거나 암모니아 가스 분위기에서 급속 열처리하여 상기 Al 박막을 질화시킨다.
도 2d를 참조하면, 선택적 CVD(chemical vapor deposition) 방법을 이용하여 상기 금속 증착 방지막(140)을 통하여 노출되어 있는 상기 콘택홀(122) 내측의 장벽 금속막(134) 위에만 제1 금속막(142)을 형성함으로써 상기 콘택홀(122) 내에서 노출된 장벽 금속막(134)에 의하여 한정되는 영역을 상기 제1 금속막(142)으로 채운다.
상기 제1 금속막(142)은 예를 들면 Al로 이루어진다. 상기 제1 금속막(142)을 형성하기 위하여 선택적 MOCVD 방법을 이용할 수 있다. Al로 이루어지는 상기 제1 금속막(142) 형성을 위한 선택적 MOCVD 공정은 DMAH(dimethylaluminum hydride), DMEAA(dimethylethylamine alane) 또는 MPA(methylpyrrolidine alane)과 같은 유기금속 화합물(organometallic compound)로 이루어지는 전구체를 알루미늄 소스로 사용하여 100 ∼ 150℃, 바람직하게는 120℃의 증착 온도, 0.5 ∼ 5 torr, 바람직하게는 1 torr의 압력하에서 행해진다. 이 때, 상기 전구체를 CVD 챔버로 공급하기 위하여, 버블러(bubbler) 타입, 기상 유량 콘트롤러(vapor flow controller) 타입, 또는 액상 운송 시스템(liquid delivery system) 타입과 같은원료 전달 장치를 사용할 수 있다. 캐리어 가스로서 Ar 또는 Ne으로 이루어지는 불활성 가스를 사용한다.
상기 제1 금속막(142)을 상기 콘택홀(122) 내에만 형성하기 위하여 상기 설명한 바와 같은 선택적 MPCVD 공정을 진행하는 데 있어서, 상기 장벽 금속막(134)의 표면은 도 2b를 참조하여 설명한 바와 같이 미리 미량의 산소가 포함된 질소 분위기로 열처리되어 산화되었으므로, 설혹 상기 장벽 금속막(134) 위에 형성된 상기 금속 증착 방지막(140)이 파티클 등에 의하여, 또는 상기 콘택홀(122)의 입구 근방에서 불균일한 상태로 증착되어 상기 장벽 금속막(134)을 노출시키는 경우에도 상기 장벽 금속막(134)의 노출된 표면에서와 상기 금속 증착 방지막(140)에서의 선택적 금속 성장 특성 차이가 현저히 줄어들어, 상기 장벽 금속막(134)중 파티클에 의하여 노출된 부분, 또는 상기 콘택홀(122)의 입구 근방에서 금속막이 이상 성장되는 현상이 발생되지 않는다.
도 2e를 참조하면, 상기 제1 금속막(142)이 형성된 결과물상에 제2 금속막(150)을 형성한다. 상기 제2 금속막(150)은 PVD(physical vapor deposition) 방법을 이용하여 형성된다. 상기 제2 금속막(150)은 Al 또는 Al 합금으로 이루어지는 것이 바람직하다.
상기 제2 금속막(150)을 PVD 방법으로 형성하기 위하여, 예를 들면 직류 스퍼터링(DC sputtering), 직류 마그네트론 스퍼터링(DC magnetron sputtering), 교류 스퍼터링(AC sputtering) 또는 교류 마그네트론 스퍼터링(AC magnetron sputtering) 방법을 이용할 수 있다. 바람직하게는, 상기 제2 금속막(150)은 직류마그네트론 스퍼터링 방법으로 형성된다. 상기 제2 금속막(150) 형성 단계는 일체형 클러스터 툴 타입의 장비를 이용하여 상기 제1 금속막(142) 형성 단계 후 연속적으로 진공 분위기를 유지하는 상태에서 행해질 수 있다.
도 2f를 참조하면, 상기 제2 금속막(150)이 형성된 결과물을 진공 분위기 하에서 열처리하여 리플로우(reflow)시킨다. 이를 위하여, 상기 제2 금속막(150)이 형성된 결과물을 진공 분위기하에서 아르곤과 같은 불활성 가스 분위기로 수 초 ∼ 수 분, 바람직하게는 30 ∼ 180초 동안 350 ∼ 500℃로 열처리한다. 상기 리플로우를 위한 열처리 공정은 상기 제2 금속막(150)의 표면 산화를 최대한 억제시킨 상태에서 진행되어야 한다. 따라서, 상기 열처리시에는 1 torr 이하의 압력, 바람직하게는 10-6torr 이하의 고진공 상태에서 행하는 것이 바람직하다.
상기와 같은 조건하에서 상기 제2 금속막(150)이 형성된 결과물을 열처리한 결과, 리플로우에 의하여 금속막들이 이동하여 상기 콘택홀(122) 내부의 완전한 매립이 이루어지고, 평탄화된 상면을 가지는 금속막(150a)이 형성된다.
상기 설명한 바와 같은 본 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 의하면, 상기 제1 금속막(142) 형성을 위한 선택적 MOCVD 공정시 상기 금속 증착 방지막(140)이 형성된 층간절연막 패턴(120)의 상부에서 파티클 등으로 인하여 상기 금속 증착 방지막(140)을 통해 노출되어 있는 장벽 금속막(134)의 표면으로부터 금속이 이상 성장되는 현상을 방지할 수 있으며, 그 결과 다층 금속 배선을 완성하였을 때 브리징 등과 같은 문제가 발생될 염려가 없다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법에서는 PMD 공정을 적용하여 금속 배선층을 형성한다. 여기서, 콘택홀의 내부 및 층간절연막 패턴의 상부에 장벽 금속막을 형성한 후 상기 층간절연막 패턴의 상부에 금속 증착 방지막 형성 전에, 상기 장벽 금속막의 표면을 상압하에서 질소 분위기로 열처리함으로써 상기 장벽 금속막의 표면을 산화시켜 상기 장벽 금속막과 금속 증착 방지막과의 사이에 존재하는 선택적 금속 성장 특성 차이를 제거한다. 따라서, 파티클의 주위 또는 콘택홀의 입구에서와 같이 금속 증착 방지막이 균일하게 덮여있지 않아 장벽 금속막이 노출되어 있는 부분이 존재하는 경우에도, 선택적 CVD 방법에 의하여 콘택홀 내에 금속막을 형성하는 동안 상기 금속 증착 방지막을 통하여 노출되어 있는 장벽 금속막상에서 금속이 이상 성장되는 것을 방지할 수 있으며, 따라서, PVD 방법에 의하여 금속막을 전면 증착한 후에도 금속 배선층상에 금속 이상 성장 부분이 존재하지 않는 원활한 표면을 얻을 수 있다. 따라서, 디자인 룰이 작은 고집적 반도체 소자의 금속 배선 구조에서 금속의 이상 성장으로 인한 금속 배선에서의 브리징 현상 등 소자 특성에 악영향을 미치는 원인을 제거할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (66)

  1. 반도체 기판상에 홀 영역을 한정하는 층간절연막 패턴을 형성하는 단계와,
    상기 홀 영역의 저면과, 층간절연막 패턴의 측벽 및 상면에 장벽 금속막을 형성하는 단계와,
    상기 장벽 금속막의 노출 표면을 상압(常壓)하에서 N2또는 NH3분위기로 산화시키는 단계와,
    상기 장벽 금속막상에 상기 홀 영역 내부의 장벽 금속막을 노출시키는 절연성 금속 증착 방지막을 형성하는 단계와,
    상기 홀 영역 내에서 노출된 장벽 금속막에 의하여 한정되는 영역을 채우는 제1 금속막을 형성하는 단계와,
    상기 금속 증착 방지막 및 제1 금속막 위에 제2 금속막을 형성하는 단계와,
    상기 제2 금속막이 형성된 상기 반도체 기판을 열처리하여 리플로우시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 홀 영역은 상기 반도체 기판의 도전 영역을 노출시키는 콘택홀(contact hole), 비아홀(via hole), 또는 상기 층간절연막 패턴의 두께보다 작은 깊이를 가지는 그루브(groove)인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제1항에 있어서, 상기 홀 영역은 상기 반도체 기판상의 소스/드레인 영역 또는 도전층을 노출시키는 콘택홀인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제1항에 있어서, 상기 장벽 금속막은 TiN, TaN, TiAlN, TiSiN, TaAlN, TaSiN 또는 WN으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제1항에 있어서,
    상기 장벽 금속막을 형성하는 단계 전에, 상기 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제5항에 있어서, 상기 저항성 금속막은 Ti 또는 Ta로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제1항에 있어서, 상기 장벽 금속막의 노출 표면을 산화시키기 위하여 상기 장벽 금속막의 노출 표면을 100 ∼ 600℃의 온도로 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서, 상기 어닐링 단계는 10분 ∼ 2시간 동안 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  11. 제1항에 있어서, 상기 장벽 금속막의 노출 표면을 산화시키기 위하여 상기 장벽 금속막의 노출 표면을 RTN(rapid thermal nitrification) 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  12. 삭제
  13. 제11항에 있어서, 상기 RTN 처리 단계는 100 ∼ 800℃의 온도로 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  14. 제11항에 있어서, 상기 RTN 처리 단계는 10 ∼ 180초 동안 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  15. 제1항에 있어서, 상기 금속 증착 방지막은 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막 또는 실리콘 탄화막(SiC)으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  16. 제1항에 있어서, 상기 금속 증착 방지막을 형성하는 단계는
    상기 장벽 금속막상에 상기 홀 영역 내부의 장벽 금속막을 노출시키는 금속 박막을 형성하는 단계와,
    상기 금속 박막을 산화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  17. 제16항에 있어서, 상기 금속 박막은 Al, Zr, Ti, Ta, Sr, Mg, Ba, Ca, Ce 또는 Y로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  18. 제16항에 있어서, 상기 금속 박막은 직류 마그네트론 스퍼터링(DC magnetron sputtering) 공정으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  19. 제16항에 있어서, 상기 금속 박막을 산화시키는 단계는 O2가스 분위기 하에서 행해지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 제1항에 있어서,
    상기 금속 증착 방지막을 형성하는 단계는
    상기 장벽 금속막상에 상기 홀 영역 내부의 장벽 금속막을 노출시키는 금속 박막을 선택적으로 형성하는 단계와,
    상기 금속 박막을 질화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  25. 제24항에 있어서, 상기 금속 박막은 Al로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  26. 제24항에 있어서, 상기 금속 박막은 직류 마그네트론 스퍼터링 방법으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  27. 삭제
  28. 삭제
  29. 제1항에 있어서, 상기 제1 금속막은 Al로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  30. 제1항에 있어서, 상기 제1 금속막은 DMAH(dimethylaluminum hydride), DMEAA(dimethylethylamine alane) 또는 MPA(methylpyrrolidine alane) 전구체를 사용하는 선택적 MOCVD (selective metal organic CVD) 방법에 의하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  31. 제1항에 있어서, 상기 제2 금속막은 Al 또는 Al 합금으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  32. 제1항에 있어서, 상기 제2 금속막은 직류 마그네트론 스퍼터링 방법에 의하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  33. 제1항에 있어서, 상기 제2 금속막을 리플로우시키는 단계에서는 상기 제2 금속막을 350 ∼ 500℃의 온도로 열처리하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  34. 반도체 기판상에 장벽 금속막을 형성하는 단계와,
    상기 장벽 금속막의 표면을 상압하에서 N2또는 NH3분위기로 열처리하는 단계와,
    상기 장벽 금속막 위에 상기 장벽 금속막의 일부를 노출시키는 절연성 금속 증착 방지막을 형성하는 단계와,
    상기 장벽 금속막의 노출된 부분에 제1 금속막을 형성하는 단계와,
    상기 금속 증착 방지막 및 제1 금속막 위에 제2 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  35. 제34항에 있어서, 상기 장벽 금속막은 TiN, TaN, TiAlN, TiSiN, TaAlN, TaSiN 또는 WN으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  36. 삭제
  37. 제34항에 있어서, 상기 장벽 금속막의 표면을 열처리하는 단계에서는 상기 장벽 금속막의 표면을 100 ∼ 600℃의 온도로 어닐링하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  38. 제37항에 있어서, 상기 어닐링은 10분 ∼ 2시간 동안 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  39. 제34항에 있어서, 상기 장벽 금속막의 표면을 열처리하는 단계에서는 상기 장벽 금속막의 표면을 RTN(rapid thermal nitrification) 처리하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  40. 제39항에 있어서, 상기 RTN 처리는 100 ∼ 800℃의 온도로 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  41. 제39항에 있어서, 상기 RTN 처리는 10 ∼ 180초 동안 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  42. 제34항에 있어서, 상기 금속 증착 방지막은 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막 또는 실리콘 탄화막(SiC)으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  43. 제34항에 있어서, 상기 금속 증착 방지막을 형성하는 단계는
    상기 장벽 금속막상에 상기 홀 영역 내부의 장벽 금속막을 노출시키는 알루미늄 박막을 형성하는 단계와,
    상기 알루미늄 박막을 산화시켜 알루미늄 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  44. 제43항에 있어서, 상기 알루미늄 박막은 직류 마그네트론 스퍼터링(DC magnetron sputtering) 공정으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  45. 제43항에 있어서, 상기 알루미늄 박막을 산화시키는 단계는 O2가스 분위기하에서 행해지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 제34항에 있어서, 상기 제1 금속막은 Al로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  51. 제34항에 있어서, 상기 제1 금속막은 DMAH, DMEAA 또는 MPA 전구체를 사용하는 선택적 MOCVD 방법에 의하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  52. 제34항에 있어서, 상기 제2 금속막은 Al 또는 Al 합금으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  53. 제34항에 있어서, 상기 제2 금속막은 직류 마그네트론 스퍼터링 방법에 의하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  54. 제34항에 있어서,
    상기 반도체 기판은 도전 영역을 노출시키는 홀 영역을 포함하고,
    상기 장벽 금속막은 상기 홀 영역을 포함하는 상기 반도체 기판 전면에 형성되고,
    상기 금속 증착 방지막은 상기 장벽 금속막상에서 상기 홀 영역을 제외한 부분에 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  55. 제54항에 있어서, 상기 제1 금속막은 상기 홀 영역을 채우도록 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  56. 제34항에 있어서, 상기 제2 금속막을 리플로우시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  57. 제56항에 있어서, 상기 제2 금속막을 리플로우시키기 위하여 상기 제2 금속막을 350 ∼ 500℃의 온도로 열처리하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  58. 콘택홀과 상기 콘택홀을 한정하는 절연막 패턴이 형성되어 있는 반도체 기판상에 상기 콘택홀의 저면과, 상기 절연막 패턴의 측벽 및 상면을 덮는 장벽 금속막을 형성하는 단계와, 상기 절연막 패턴의 상부에서 상기 장벽 금속막 위에 금속 증착 방지막을 형성하는 단계와, 상기 콘택홀의 내부에 금속막을 성장시키는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법에 있어서,
    상기 장벽 금속막 형성 후 상기 장벽 금속막의 표면을 상압하에서 N2또는 NH3분위기로 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  59. 삭제
  60. 삭제
  61. 제58항에 있어서, 상기 장벽 금속막의 표면을 열처리하는 단계에서는 상기 장벽 금속막의 표면을 100 ∼ 600℃의 온도로 어닐링하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  62. 제61항에 있어서, 상기 어닐링은 10분 ∼ 2시간 동안 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  63. 제58항에 있어서, 상기 장벽 금속막의 표면을 열처리하는 단계에서는 상기 장벽 금속막의 표면을 100 ∼ 800℃의 온도로 RTN(rapid thermal nitrification) 처리하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  64. 제63항에 있어서, 상기 RTN 처리는 10 ∼ 180초 동안 행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  65. 제58항에 있어서, 상기 장벽 금속막은 TiN으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  66. 제58항에 있어서, 상기 금속 증착 방지막은 알루미늄 산화막으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR10-2002-0030294A 2002-05-30 2002-05-30 반도체 소자의 금속 배선 형성 방법 KR100446300B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0030294A KR100446300B1 (ko) 2002-05-30 2002-05-30 반도체 소자의 금속 배선 형성 방법
US10/373,368 US6955983B2 (en) 2002-05-30 2003-02-24 Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US11/095,006 US7384866B2 (en) 2002-05-30 2005-03-31 Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US11/800,996 US20080070405A1 (en) 2002-05-30 2007-05-08 Methods of forming metal wiring layers for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030294A KR100446300B1 (ko) 2002-05-30 2002-05-30 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030092583A KR20030092583A (ko) 2003-12-06
KR100446300B1 true KR100446300B1 (ko) 2004-08-30

Family

ID=29578188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030294A KR100446300B1 (ko) 2002-05-30 2002-05-30 반도체 소자의 금속 배선 형성 방법

Country Status (2)

Country Link
US (2) US6955983B2 (ko)
KR (1) KR100446300B1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100710188B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 고전압용 반도체소자의 제조방법
KR100780766B1 (ko) * 2005-12-29 2007-11-30 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US20070259523A1 (en) * 2006-05-04 2007-11-08 Yechuri Sitaramarao S Method of fabricating high speed integrated circuits
KR100771549B1 (ko) * 2006-06-30 2007-10-31 주식회사 하이닉스반도체 반도체 소자의 금속컨택 형성방법
KR100780245B1 (ko) * 2006-08-28 2007-11-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100745360B1 (ko) * 2006-08-30 2007-08-02 동부일렉트로닉스 주식회사 박막들 사이의 부착력 향상 방법
KR100859380B1 (ko) * 2006-12-13 2008-09-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100850075B1 (ko) * 2006-12-21 2008-08-04 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US20080160749A1 (en) * 2006-12-27 2008-07-03 Texas Instruments Incorporated Semiconductor device and method of forming thereof
US20080265377A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Air gap with selective pinchoff using an anti-nucleation layer
US8183145B2 (en) * 2007-10-11 2012-05-22 International Business Machines Corporation Structure and methods of forming contact structures
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US20120228773A1 (en) * 2011-03-08 2012-09-13 International Business Machines Corporation Large-grain, low-resistivity tungsten on a conductive compound
WO2013148444A1 (en) * 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) * 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
KR20150110965A (ko) * 2014-03-21 2015-10-05 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9646876B2 (en) * 2015-02-27 2017-05-09 Applied Materials, Inc. Aluminum nitride barrier layer
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
CN108496260B (zh) 2015-10-26 2020-05-19 Oti照明公司 用于图案化表面上覆层的方法和包括图案化覆层的装置
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US10403575B2 (en) * 2017-01-13 2019-09-03 Micron Technology, Inc. Interconnect structure with nitrided barrier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950005259A (ko) * 1993-08-11 1995-03-20 배순훈 로울러식 저면 흡입구를 갖는 진공청소기
KR19980041043A (ko) * 1996-11-30 1998-08-17 문정환 반도체 배선 형성방법
KR100214273B1 (ko) * 1996-06-29 1999-08-02 김영환 반도체 소자의 금속배선 형성방법
KR19990070771A (ko) * 1998-02-24 1999-09-15 윤종용 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법
KR20000012027A (ko) * 1998-07-28 2000-02-25 가네꼬 히사시 반도체장치의제조방법
KR20020002085A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 소자의 구리 배선 형성 방법

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921282A (en) * 1971-02-16 1975-11-25 Texas Instruments Inc Insulated gate field effect transistor circuits and their method of fabrication
US4820393A (en) * 1987-05-11 1989-04-11 Tosoh Smd, Inc. Titanium nitride sputter targets
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US5070036A (en) * 1989-01-04 1991-12-03 Quality Microcircuits Corporation Process for contacting and interconnecting semiconductor devices within an integrated circuit
US5254872A (en) * 1989-03-14 1993-10-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US5955983A (en) * 1993-02-17 1999-09-21 Li; Ming-Chiang Optical fiber based radars
JPH05121356A (ja) * 1991-09-12 1993-05-18 Sony Corp 配線形成方法
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
JPH0661359A (ja) * 1992-08-06 1994-03-04 Sony Corp 半導体装置の配線接続部及びその形成方法
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
KR960008556B1 (en) 1993-04-30 1996-06-28 Hyundai Electronics Ind Contact forming method
JP2897631B2 (ja) * 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
US5736192A (en) * 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US6284591B1 (en) * 1995-11-02 2001-09-04 Samsung Electromics Co., Ltd. Formation method of interconnection in semiconductor device
KR100225946B1 (ko) * 1996-06-27 1999-10-15 김영환 반도체 소자의 금속 배선 형성방법
JP3418066B2 (ja) * 1996-07-03 2003-06-16 日立金属株式会社 アルミナ被覆工具とその製造方法
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
JP3399798B2 (ja) 1997-09-04 2003-04-21 富士通株式会社 半導体装置の製造方法
KR100274603B1 (ko) * 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US6136690A (en) * 1998-02-13 2000-10-24 Micron Technology, Inc. In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
US6391769B1 (en) * 1998-08-19 2002-05-21 Samsung Electronics Co., Ltd. Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
JP2000235978A (ja) 1999-02-15 2000-08-29 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP3048567B1 (ja) * 1999-02-18 2000-06-05 沖電気工業株式会社 半導体装置の製造方法
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
US6218256B1 (en) * 1999-04-13 2001-04-17 Micron Technology, Inc. Electrode and capacitor structure for a semiconductor device and associated methods of manufacture
KR100428521B1 (ko) 1999-04-20 2004-04-29 도쿄 엘렉트론 가부시키가이샤 ＩＣ 제조에서의 ＰＥＣＶＤ－Ｔｉ 및 ＣＶＤ－ＴｉＮ 막의 단일 챔버 처리 방법
JP3876401B2 (ja) 1999-08-09 2007-01-31 富士通株式会社 半導体装置の製造方法
US6316132B1 (en) * 1999-09-02 2001-11-13 Xilinx, Inc. Structure and method for preventing barrier failure
US6352938B2 (en) * 1999-12-09 2002-03-05 United Microelectronics Corp. Method of removing photoresist and reducing native oxide in dual damascene copper process
JP2001210606A (ja) 2000-01-24 2001-08-03 Oki Electric Ind Co Ltd 半導体装置の製造方法
TW490718B (en) * 2000-01-25 2002-06-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
US6602782B2 (en) * 2000-05-31 2003-08-05 Samsung Electronics Co., Ltd. Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
KR100402389B1 (ko) * 2001-03-23 2003-10-17 삼성전자주식회사 금속 게이트 형성 방법
US6810236B2 (en) 2001-05-14 2004-10-26 Interdigital Technology Corporation Dynamic channel quality measurement procedure for adaptive modulation and coding techniques
JP2003022985A (ja) 2001-07-10 2003-01-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびその製造装置
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6677197B2 (en) * 2001-12-31 2004-01-13 Infineon Technologies Ag High aspect ratio PBL SiN barrier formation
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2004172541A (ja) * 2002-11-22 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
KR102002833B1 (ko) 2019-01-22 2019-07-23 박정애 기능성 캔 홀더

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950005259A (ko) * 1993-08-11 1995-03-20 배순훈 로울러식 저면 흡입구를 갖는 진공청소기
KR100214273B1 (ko) * 1996-06-29 1999-08-02 김영환 반도체 소자의 금속배선 형성방법
KR19980041043A (ko) * 1996-11-30 1998-08-17 문정환 반도체 배선 형성방법
KR19990070771A (ko) * 1998-02-24 1999-09-15 윤종용 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법
KR20000012027A (ko) * 1998-07-28 2000-02-25 가네꼬 히사시 반도체장치의제조방법
KR20020002085A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 소자의 구리 배선 형성 방법

Also Published As

Publication number Publication date
US6955983B2 (en) 2005-10-18
KR20030092583A (ko) 2003-12-06
US7384866B2 (en) 2008-06-10
US20030222346A1 (en) 2003-12-04
US20050179141A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100269878B1 (ko) 반도체소자의금속배선형성방법
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
KR100546943B1 (ko) 반도체장치형성방법
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
US6040240A (en) Method for forming interconnection structure
US20070155164A1 (en) Metal seed layer deposition
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
KR100874442B1 (ko) 반도체 소자 및 그 형성방법, 반도체 클러스터 장비
US7279416B2 (en) Methods of forming a conductive structure in an integrated circuit device
KR100450738B1 (ko) 알루미늄 금속 배선 형성방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100363086B1 (ko) 반도체소자의 금속배선 형성방법 및 그에 의해 제조된콘택 구조체
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
US7524749B2 (en) Metallization method of semiconductor device
KR100735524B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100459945B1 (ko) 반도체 소자의 제조 방법
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
KR20040059836A (ko) 반도체 소자의 콘택 형성방법
JPH09213695A (ja) 半導体装置及びその製造方法
KR20030056600A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 15