KR100745360B1 - 박막들 사이의 부착력 향상 방법 - Google Patents

박막들 사이의 부착력 향상 방법 Download PDF

Info

Publication number
KR100745360B1
KR100745360B1 KR1020060083183A KR20060083183A KR100745360B1 KR 100745360 B1 KR100745360 B1 KR 100745360B1 KR 1020060083183 A KR1020060083183 A KR 1020060083183A KR 20060083183 A KR20060083183 A KR 20060083183A KR 100745360 B1 KR100745360 B1 KR 100745360B1
Authority
KR
South Korea
Prior art keywords
film
hdp
forming
thin film
cvd
Prior art date
Application number
KR1020060083183A
Other languages
English (en)
Inventor
이태영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083183A priority Critical patent/KR100745360B1/ko
Application granted granted Critical
Publication of KR100745360B1 publication Critical patent/KR100745360B1/ko
Priority to US11/846,639 priority patent/US20080057736A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

박막들 사이의 부착력 향상 방법이 개시되어 있다. 박막들 사이의 부착력을 향상시키기 위한 방법으로 HDP-CVD 박막 및 질화막 사이의 부착력을 향상시키는 위해 하부 구조물에 압축 응력을 제공하기 위해 260℃ 내지 360℃의 온도에서 HDP CVD 방법으로 상기 HDP-CVD 박막을 형성하는 단계 및 상기 HDP-CVD 박막상에 상기 압축 응력을 상쇄하는 인장 응력을 발생하는 상기 질화막을 형성하는 단계를 포함한다. 이로써, 박막들간 부착력을 향상시키기 위해서는 박막들 사이에 발생된 응력을 최소화하기 위하여 박막의 공정 온도를 정밀하게 조절하거나, 박막에 포함된 실리콘과 화학적으로 OH 결합하는 박막을 사용하여 박막간 부착력을 크게 향상시킬 수 있다.

Description

박막들 사이의 부착력 향상 방법{METHOD OF IMPROVING ADHESION FORCE BETWEEN LAYERS}
도 1 및 도 2는 종래 박막들 사이의 휨을 도시한 단면도이다.
도 3은 본 발명에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
도 4는 본 발명의 제2 실시예에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
도 5는 본 발명의 제3 실시예에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
도 6은 본 발명의 제4 실시예에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
본 발명은 박막들 사이의 부착력 향상 방법에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라서, 보다 미세한 구조를 갖는 반도체 소자의 기술 개발이 급속히 진행되고 있다.
일반적으로, 반도체 소자들은 복수개의 박막으로 이루어진다. 특히, 반도체 소자 내의 박막들 사이의 접착력은 제품, 제조 공정에 큰 영향을 미치는 요소 중 하나이다.
우수한 동작 특성을 갖는 회로 및 고집적 반도체 소자를 제조하기 위해서 반도체 소자를 이루는 박막들 사이의 접착력은 매우 중요하다.
반도체 소자를 이루는 박막들 사이의 접착력이 약해질 경우, 박막들이 상호 박리되거나 찢어지고 이로 인해 반도체 소자의 특성은 크게 저하된다.
도 1 및 도 2는 종래 박막들 사이의 휨을 도시한 단면도이다.
도 1 및 도 2들을 참조하면, 제1 박막(1)상에 제2 박막(2)을 형성할 경우, 제1 박막(1) 및 제2 박막(2) 사이의 열팽창 계수의 차이에 의하여 응력(stress)이발생된다. 응력은 제1 박막(1) 및 제2 박막(2) 사이의 열팽창 계수에 따라서, 인장 응력 또는 압축 응력을 발생한다. 예를 들어, 제2 박막(2)의 열 팽창 계수가 제1 박막(1)의 열팽창 계수보다 클 경우, 도 1과 같은 방향으로 제1 및 제2 박막(1,2)들은 휘게 된다. 반대로, 제2 박막(2)의 열팽창 계수가 제1 박막(1)의 열팽창 계수보다 작을 경우, 도 2와 같은 방향은 제1 및 제2 박막(1,2)들은 휘게 된다.
이로 인해, 제1 박막(1) 및/또는 제2 박막(2)에 가해진 응력에 의하여 제1 박막(1) 및 제2 박막(2)에는 크랙, 보이드 및 파손이 발생되는 문제점을 갖는다.
본 발명의 목적은 공정 조건을 개선하여 박막, 예를 들어, HDP-CVD 공정에 의하여 제조된 박막들 사이의 응력을 감소시켜 박막들 사이의 접착력을 보다 향상 시킨 박막들 사이의 부착력 향상 방법에 관한 것이다.
이와 같은 본 발명의 하나의 목적을 구현하기 위한 HDP-CVD 박막 및 질화막 사이의 부착력을 향상시키는 방법은 하부 구조물에 압축 응력을 제공하기 위해 260℃ 내지 360℃의 온도에서 HDP CVD 방법으로 상기 HDP-CVD 박막을 형성하는 단계 및 상기 HDP-CVD 박막상에 상기 압축 응력을 상쇄하는 인장 응력을 발생하는 상기 질화막을 형성하는 단계를 포함한다.
이와 다르게, 금속 배선을 덮는 라이너막 및 상기 라이너막을 덮는 HDP FSG 박막 사이의 부착력을 향상시키는 방법은 상기 금속 배선을 덮는 라이너막이 하부 구조물에 압축 응력을 가하기 위해 260℃ 내지 360℃의 온도에서 상기 라이너막을 형성하는 단계 및 상기 라이너막 상에 상기 압축 응력을 상쇄하는 인장응력을 발생하는 HDP-FSG 박막을 형성하는 단계를 포함한다.
이와 다르게, 메탈 패턴 및 절연층이 교대로 배치된 구조물에서 상기 구조물의 가운데 배치된 상기 절연층의 부착력을 향상시키는 방법은 상기 메탈 패턴 및 적어도 2 개의 상기 절연층들을 교대로 형성하는 단계를 포함하며, 상기 절연층들중 최상층에 배치된 절연층을 260℃ 내지 360℃의 온도에서 형성하는 단계를 포함한다.
이와 다르게, 박막들 사이의 부착력을 향상시키는 방법은 메탈 패턴을 형성하는 단계, 상기 메탈 패턴 상에 HDP CVD 방법에 의하여 층간 절연막을 형성하는 단계 및 상기 층간 절연막 상에 상기 층간 절연막과 Si-OH 결합하여 상기 층간절연 막에 대하여 부착력을 향상시키기 위해 PECVD 방법에 의하여 형성된 TEOS막을 형성하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 박막들 사이의 부착력 향상 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
실시예 1
도 3은 본 발명에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
도 3을 참조하면, 기판(10), 예를 들면, 실리콘 기판의 상면에는 실리콘 기판(10)을 향하는 방향으로 압축 응력(Fc)을 제공하기 위해 약 260℃ 내지 약 360℃의 온도에서 HDP CVD 방법으로 형성된 HDP-CVD 박막(20)을 형성하고, HDP-CVD 박막(20)상에 압축 응력을 상쇄하는 방향으로 작용하는 인장 응력(Ft)을 발생하는 질화막(30)을 형성한다.
본 실시예에서, HDP-CVD 박막(20)의 형성 온도는 HDP-CVD 박막(20)의 상면에 형성된 질화막(30)의 박리와 밀접한 관계를 갖는다. 본 실시예에서, HDP-CVD 박막(20)을 형성할 때, HDP-CVD 박막(20)의 압축응력(Fc)은 HDP-CVD 박막(20)의 공정 온도와 밀접한 관계를 갖는다.
즉, HDP-CVD 박막(20)의 압축응력(Fc)은 HDP-CVD 박막(20)의 공정 온도와 비 례한다. 따라서, HDP-CVD 박막(20)의 공정 온도가 약 260℃ 이하일 경우, HDP-CVD 박막(20)의 압축응력(Fc)이 작아지게 되고 이로 인해 질화막(30)의 인장응력(Ft)이 압축응력(Fc)보다 크게 되어 HDP-CVD 박막(20) 및 질화막(30) 사이에는 큰 응력이 발생되어, 질화막(30)은 HDP-CVD 박막(20)으로부터 박리될 수 있다.
이와 다르게, HDP-CVD 박막(20)의 공정 온도가 약 360℃ 이상일 경우, HDP-CVD 박막(20)의 압축응력(Fc)이 증가 되고 이로 인해 질화막(30)의 인장응력(Ft)이 압축응력(Fc)보다 작게 되어 HDP-CVD 박막(20) 및 질화막(30) 사이에는 큰 응력이 발생되어, 질화막(30)은 HDP-CVD 박막(20)으로부터 박리될 수 있다.
이로써, 본 실시예에서는 HDP-CVD 박막(20)을 약 약 260℃ 내지 약 360℃의 온도에서 형성함으로써, HDP-CVD 박막(20)의 압축응력(Fc) 및 질화막(30)의 인장응력(Ft)은 상호 상쇄되고, 이로 인해 HDP-CVD 박막(20) 및 질화막(30)의 사이의 접합력을 보다 향상시킬 수 있다.
실시예 2
도 4는 본 발명의 제2 실시예에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
도 4를 참조하면, 기판(10), 예를 들면, 실리콘 기판 상에는 금속 배선(15)이 형성되고, 금속 배선(15) 상에는 라이너막(40)이 형성되고, 라이너막(40) 상에는 HDP-CVD 공정에 의하여 형성된 HDP-FSG막(50)이 형성된다.
라이너막(40)은 HDP-FSG막(50)에 포함된 불소(F)가 금속 배선(15)으로 침투 하는 것을 방지하는 이온 블록킹막으로서 역할한다.
이때, 라이너막(40)은 하부 구조물인 기판(10)에 압축 응력(Fc)을 가하기 위해 약 260℃ 내지 약 360℃의 온도에서 형성되고, 라이너막(40) 상에 배치된 HDP-FSG막(50)은 상기 압축 응력을 상쇄하는 인장 응력을 발생하여 라이너막(40) 및 HDP-FSG막(50)의 접착력을 보다 향상시킨다.
본 실시예에서, 라이너막(40)의 형성 온도는 HDP-FSG막(50)의 박리와 밀접한 관계를 갖는다. 본 실시예에서, 라이너막(40)을 형성할 때, 라이너막(40)의 압축응력(Fc)은 라이너막(40)의 공정 온도와 밀접한 관계를 갖는다.
즉, 라이너막(40)의 압축응력(Fc)은 라이너막(40)의 공정 온도와 비례한다. 따라서, 라이너막(40)의 공정 온도가 약 260℃ 이하일 경우, 라이너막(40)의 압축응력(Fc)은 작아지게 되고 이로 인해 HDP-FSG막(50)의 인장응력(Ft)이 압축응력(Fc)보다 크게 되어 라이너막(40) 및 HDP-FSG막(50) 사이에는 큰 응력이 발생되어, 라이너막(40)은 HDP-FSG막(50)으로부터 박리될 수 있다.
이와 다르게, 라이너막(40)의 공정 온도가 약 360℃ 이상일 경우, 라이너막(40)의 압축응력(Fc)이 과도하게 증가 되고 이로 인해 HDP-FSG막(50)의 인장응력(Ft)이 라이너막(40)의 압축응력(Fc)보다 작게 되어 라이너막(40) 및 HDP-FSG막(50) 사이에는 큰 응력이 발생되어, 라이너막(40)은 HDP-FSG막(50)으로부터 박리될 수 있다.
실시예 3
도 5는 본 발명의 제3 실시예에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
도 5를 참조하면, 반도체 소자를 이루는 박막들 중에는 복수개의 금속 배선을 포함하며, 도 5에는, 예를 들어, 5개의 금속 배선(M1, M2, M3, M4, M5)가 배치되고, 5개의 금속 배선(M1, M2, M3, M4, M5)의 사이에는 각각 층간 절연막(IMD1, IMD2, IMD3, IMD4, IMD5)가 배치된다. 본 실시에에서, 금속 배선 및 층간 절연막은, 예를 들어, 교대로 배치된다.
이들 층간 절연막들 중 가운데 배치된 층간 절연막(IMD2)는 인접한 금속 배선(M3)으로부터 박리되는데, 본 실시예에서는 이를 방지하기 위하여, 상층 층간 절연막(IMD4 또는 IMD5)은 약 260℃ 내지 약 360℃의 온도에서 형성함으로써 상층 층간 절연막(IMD4 또는 IMD5)의 압축응력을 향상시켜 가운데 층간 절연막(IMD2)가 박리되는 것을 방지할 수 있다.
실시예 4
도 6은 본 발명의 제4 실시예에 의한 박막들 사이의 부착력 향상 방법을 도시한 단면도이다.
도 6을 참조하면, 기판(10), 예를 들면, 실리콘 기판의 상면에는, 예를 들어, 금속 배선(60)이 형성되고, 금속 배선 상에는 HDP-CVD 방법에 의하여 형성된 층간 절연막(70)이 형성되고, 층간 절연막(70) 상에는 PETEOS막(80)이 형성된다.
본 실시예에서, 층간 절연막(70) 상에는 PETEOS막(80)이 형성되거나, 캡 사 일랜막(Cap SiH4)막이 형성될 수 있다. 본 실시예에서, 층간 절연막(70) 및 PETEOS막은 상호 화학적으로 실라놀(silanol, Si-OH) 결합하고, 층간 절연막(70) 및 캡 사일랜막은 화학적으로 Si-H 결합된다. 본 실시예에서, 층간 절연막(70) 및 PETEOS막(80)의 결합은 Si-O-H 결합 구조를 갖고, 층간 절연막(70) 및 캡 사일랜막은 Si-H 결합 구조를 갖는다. 이때, 실리콘-산소-수소의 결합력은 실리콘-수소의 결합력보다 우수하기 때문에 층간 절연막(70) 및 PETEOS막(80)의 부착력은 층간 절연막(70) 및 캡 사일랜막의 결합력보다 아주 우수하다.
따라서, 기판(10)상에 금속 배선(60)을 형성하고, HDP-CVD 방법에 의하여 금속 배선(60)을 덮는 층간 절연막(70)을 형성한 후, 캡 사일랜막 대신 PETEOS막(80)을 형성함으로써 층간 절연막(70)과 PETEOS막(80)의 부착력을 크게 향상시킬 수 있다.
이상에서 상세하게 설명한 바에 의하면, 박막들간 부착력을 향상시키기 위해서는 박막들 사이에 발생된 응력을 최소화하기 위하여 박막의 공정 온도를 정밀하게 조절하거나, 박막에 포함된 실리콘과 화학적으로 OH 결합하는 박막을 사용하여 박막간 부착력을 크게 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이 해할 수 있을 것이다.

Claims (5)

  1. HDP-CVD 박막 및 질화막 사이의 부착력을 향상시키는 방법에서,
    하부 구조물에 압축 응력을 제공하기 위해 260℃ 내지 360℃의 온도에서 HDP CVD 방법으로 상기 HDP-CVD 박막을 형성하는 단계; 및
    상기 HDP-CVD 박막상에 상기 압축 응력을 상쇄하는 인장 응력을 발생하는 상기 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막들 사이의 부착력 향상 방법.
  2. 금속 배선을 덮는 라이너막 및 상기 라이너막을 덮는 HDP FSG 박막 사이의 부착력을 향상시키는 방법에서,
    상기 금속 배선을 덮는 라이너막이 하부 구조물에 압축 응력을 가하기 위해 260℃ 내지 360℃의 온도에서 상기 라이너막을 형성하는 단계; 및
    상기 라이너막 상에 상기 압축 응력을 상쇄하는 인장응력을 발생하는 HDP-FSG 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막들 사이의 부착력 향상 방법.
  3. 제2항에 있어서, 상기 라이너막을 형성하는 단계에서, 상기 하부 구조물은 260℃ 내지 360℃의 온도에서 약 30초 내지 60초 동안 가열되는 것을 특징으로 하는 박막들 사이의 부착력 향상 방법.
  4. 메탈 패턴 및 절연층이 교대로 배치된 구조물에서 상기 구조물의 가운데 배치된 상기 절연층의 부착력을 향상시키는 방법에서,
    상기 메탈 패턴 및 적어도 2 개의 상기 절연층들을 교대로 형성하는 단계를 포함하며,
    상기 절연층들중 최상층에 배치된 절연층을 260℃ 내지 360℃의 온도에서 형성하는 단계를 포함하는 박막들 사이의 부착력 향상 방법.
  5. 박막들 사이의 부착력을 향상시키는 방법에 있어서,
    메탈 패턴을 형성하는 단계;
    상기 메탈 패턴 상에 HDP CVD 방법에 의하여 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막 상에 상기 층간 절연막과 Si-OH 결합하여 상기 층간절연막에 대하여 부착력을 향상시키기 위해 PECVD 방법에 의하여 형성된 TEOS막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막들 사이의 부착력 향상 방법.
KR1020060083183A 2006-08-30 2006-08-30 박막들 사이의 부착력 향상 방법 KR100745360B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060083183A KR100745360B1 (ko) 2006-08-30 2006-08-30 박막들 사이의 부착력 향상 방법
US11/846,639 US20080057736A1 (en) 2006-08-30 2007-08-29 Method for improving adhesion force between thin films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083183A KR100745360B1 (ko) 2006-08-30 2006-08-30 박막들 사이의 부착력 향상 방법

Publications (1)

Publication Number Publication Date
KR100745360B1 true KR100745360B1 (ko) 2007-08-02

Family

ID=38601672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083183A KR100745360B1 (ko) 2006-08-30 2006-08-30 박막들 사이의 부착력 향상 방법

Country Status (2)

Country Link
US (1) US20080057736A1 (ko)
KR (1) KR100745360B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996188B1 (ko) 2008-12-31 2010-11-24 주식회사 하이닉스반도체 반도체 장치 제조방법
KR20120028147A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 3차원 반도체 장치의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100079960A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 플래시 메모리 소자의 제조방법
US8487410B2 (en) * 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049567A (ko) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
KR20030092583A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR20040098840A (ko) * 2003-05-16 2004-11-26 주식회사 하이닉스반도체 반도체소자 제조시의 크랙 억제방법
KR20050002520A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410457B1 (en) * 1999-09-01 2002-06-25 Applied Materials, Inc. Method for improving barrier layer adhesion to HDP-FSG thin films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049567A (ko) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
KR20030092583A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR20040098840A (ko) * 2003-05-16 2004-11-26 주식회사 하이닉스반도체 반도체소자 제조시의 크랙 억제방법
KR20050002520A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996188B1 (ko) 2008-12-31 2010-11-24 주식회사 하이닉스반도체 반도체 장치 제조방법
KR20120028147A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 3차원 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20080057736A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP2640174B2 (ja) 半導体装置およびその製造方法
JP2008109043A (ja) 半導体装置の製造方法および半導体装置
CN101872739A (zh) 沟槽的填充方法
KR100745360B1 (ko) 박막들 사이의 부착력 향상 방법
KR100761361B1 (ko) 반도체 소자 및 그 제조방법
US20070190742A1 (en) Semiconductor device including shallow trench isolator and method of forming same
US7662712B2 (en) UV blocking and crack protecting passivation layer fabricating method
US20070117387A1 (en) Semiconductor device and manufacturing method thereof
CN111095526B (zh) 用于制造半导体器件的方法以及半导体器件
CN101471312A (zh) 半导体器件及其制造方法
US6657299B2 (en) Semiconductor with a stress reduction layer and manufacturing method therefor
US20060246686A1 (en) Multiple etch-stop layer deposition scheme and materials
CN100546031C (zh) 集成电路芯片的钝化层及其制造方法
JP2003203970A (ja) 半導体装置およびその製造方法
KR100945500B1 (ko) 반도체 소자의 제조방법
JPH05166802A (ja) 半導体装置
JPH05102326A (ja) 半導体装置
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
JPH08148485A (ja) 半導体装置の製造方法
JP2003309169A (ja) 半導体装置の製造方法
US20050255704A1 (en) Stacked dielectric layer suppressing electrostatic charge buildup and method of fabricating the same
KR100241536B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR101133513B1 (ko) 메탈 레이어간 절연층 형성 방법
US20070148957A1 (en) Method of manufacturing metal insulating layer in semiconductor device
JP2000091338A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee