KR20030049567A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR20030049567A
KR20030049567A KR1020010079809A KR20010079809A KR20030049567A KR 20030049567 A KR20030049567 A KR 20030049567A KR 1020010079809 A KR1020010079809 A KR 1020010079809A KR 20010079809 A KR20010079809 A KR 20010079809A KR 20030049567 A KR20030049567 A KR 20030049567A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
film
metal wiring
thin film
Prior art date
Application number
KR1020010079809A
Other languages
English (en)
Inventor
이병석
박계순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010079809A priority Critical patent/KR20030049567A/ko
Publication of KR20030049567A publication Critical patent/KR20030049567A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀 형성시 SOG막의 굽는 프로파일(bowing profile) 개선 및 콘택 저항을 개선할 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것으로, 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막상에 선택적으로 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선상에 제 1 절연막을 형성하고, 상기 제 1 절연막상에 SOG 박막을 증착한 후, 제 1 차 경화공정을 실시하는 단계와, 상기 제 1 차 경화된 SOG 박막에 O2플라즈마를 이용하여 제 2 차 경화공정을 실시하는 단계와, 상기 제 2 차 경화된 SOG 박막상에 제 2 절연막을 형성하고, 상기 제 2 절연막상에 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이용하여 상기 제 1 금속배선이 노출되도록 콘택홀을 형성하는 단계와, 상기 마스크 패턴을 제거한 후, 상기 콘택홀에 배리어 금속층과 제 2 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀 형성방법{a method for forming contact hole of semiconductor device}
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 콘택홀 형성시 SOG(Spin ON Glass)막의 굽는 프로파일(bowing profile) 개선 및 콘택 저항을 개선할 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
현재 반도체 소자의 고집적화로 인해 패턴 사이즈가 점점 축소되고 있으며, 이에 따라 콘택홀 형성후 종횡비(Aspect Ratio)가 커지게 됨에 따라 불량한 단차 피복성을 갖는 금속은 콘택홀에 완전히 매립되지 못하고, 매립 불량을 야기한다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 콘택홀 형성방법에 대하여 설명하기로 한다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택홀 형성방법에 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이 반도체 기판(11)상에 활성영역과 필드 영역을 정의한 후, 상기 필드 영역에 소자 격리막(도면에 도시하지 않았음)을 형성한다.
그리고 상기 결과물 상부에 제 1 층간 절연막(12)을 형성하고, 상기 제 1 층간 절연막(12)상에 제 1 금속층을 증착한 후, 선택적으로 패터닝하여 제 1 금속배선(13)을 형성한다.
이어, 상기 제 1 금속배선(13)상에 제 1 절연막(14)과 SOG 박막(15)을 증착하고, 경화한 후, 상기 SOG 박막(15)상에 제 2 절연막(16)을 형성한다. 그리고 상기 제 2 절연막(16)상에 포토레지스트(17)를 증착하고, 노광 및 현상공정을 이용하여 패터닝한다.
도 1b에 도시한 바와 같이 상기 패터닝된 포토레지스트(17)를 마스크로 이용하여 상기 제 1 금속배선(13)이 노출되도록 콘택홀(18)을 형성한 후, 상기 패터닝된 포토레지스트(17)를 제거한다.
여기서, 상기 패터닝된 포토레지스트(17) 제거시 상기 콘택홀(18) 측벽에 노출된 상기 SOG 박막(15)이 O2플라즈마에 의해 부분 식각되어 "A"와 같이 굽는 프로파일이 발생된다.
도 1c에 도시한 바와 같이 상기 콘택홀(18)을 포함한 제 2 절연막(16)상에 배리어 금속층(19)을 형성한 후, 상기 배리어 금속층(19)상에 제 2 금속층을 증착하여 상기 제 1 금속배선(13)과 연결되는 제 2 금속배선(20)을 형성한다. 이때, 상기 SOG 박막(15)의 굽는 프로파일로 인해 상기 제 2 금속배선(20)의 단차 피복성이 불량하여 "C"와 같이 보이드(void) 현상이 발생한다.
상기와 같은 종래의 반도체 소자의 콘택홀 형성방법에 있어서는 다음과 같은 문제점 있었다.
도 2는 도 1b의 A 부분을 확대한 상태의 단면도로서, 상기 SOG 박막(15)은 불완전 경화층(15a)과 완전 경화층(15b)으로 구분되어 있다.
즉, 상기 SOG 박막(15)의 경화동안 상기 SOG 박막(15)속에 존재하는 솔벤트(Solvent)가 날아가는 2가지 현상이 동시에 일어나는데, 이때 상기 SOG 박막(15) 경화는 표면부터 일어나므로 SOG 박막(15)속에 존재하는 솔벤트가 완전히 빠져나가지 못해 이와 같은 2층 구조가 발생이 된다.
일반적으로 유기 SOG 박막인 경우, 예를 들면 경화는 다음과 같은메커니즘(Mechanism)으로 나타난다.
그리고 무기 SOG 박막의 경화 메커니즘은 예를 들면 다음과 같다.
따라서, 상기 SOG 박막(15)의 경화시 표면부위만 경화가 되었으므로 콘택홀(18) 형성 후, 포토레지스트(17) 제거시 O2플라즈마에 의해 유기 SOG 박막의 경우, 부분 식각이 발생되어 "B"와 같이 경화가 덜되어 SOG 박막(15)이 손상(attack)을 받는다.
즉, SOG 박막의 손상으로 인해 금속층의 단차 피복성이 불량하여 보이드가 현상이 발생하므로 콘택저항이 증가하고 소자의 수율을 떨어뜨린다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 SOG 박막속에 잔존하고 있는 카본(Carbon)기 및 OH기를 제거하여 마스크 패턴 제거시 SOG 박막의 손상을 방지할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택홀 형성방법에 나타낸 공정 단면도
도 2는 도 1b의 A 부분을 확대한 상태의 단면도
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성방법을 나타낸 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 제 1 층간 절연막
103 : 제 1 금속배선 104 : 제 1 절연막
105 : SOG 박막 105a : 제 2 경화된 SOG 박막
106 : 제 2 절연막 107 : 포토레지스트
108 : 콘택홀 109 : 배리어 금속층
110 : 제 2 금속배선
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 형성방법은 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막상에 선택적으로 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선상에 제 1 절연막을 형성하고, 상기 제 1 절연막상에 SOG 박막을 증착한 후, 제 1 차 경화공정을 실시하는 단계와, 상기 제 1 차 경화된 SOG 박막에 O2플라즈마를 이용하여 제 2 차 경화공정을 실시하는 단계와, 상기 제 2 차 경화된 SOG 박막상에 제 2 절연막을 형성하고, 상기 제 2 절연막상에 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이용하여 상기 제 1 금속배선이 노출되도록 콘택홀을 형성하는 단계와, 상기 마스크 패턴을 제거한 후, 상기 콘택홀에 배리어 금속층과 제 2 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제 1 금속배선은 W, Al-1%Si, Al-1%Si-0.5%Cu, Al-1%Si-1Cu, Al-0.5%Cu, Al-1%Cu중 하나 인 것이 바람직하다.
또한, 상기 제 1 절연막은 질화막, 산화질화막, 도핑 되지 않는 산화막, 고밀도 플라즈마 산화막중 어느 하나인 것이 바람직하다.
또한, 상기 SOG 박막이 유기 SOG 박막인 것이 바람직하다.
또한, 상기 O2플라즈마 경화시 사용되는 가스가 순수 O2또는 O2+ Ar, O2+ He 중 어느 하나인 것이 바람직하다.
또한, 상기 배리어 금속층은 Ti/TiN 인 것이 바람직하다.
또한, 상기 제 1 금속배선상에 반사방지막이 형성되는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 반사방지막은 TiN, Ti/TiN 중 하나인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 콘택홀 형성방법에 대하여 보다 상세히 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성방법을 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이 반도체 기판(101)상에 활성영역과 필드 영역을 정의한 후, 상기 필드 영역에 소자 격리막(도면에 도시하지 않았음)을 형성한다.
그리고 상기 결과물 상부에 제 1 층간 절연막(102)을 형성하고, 상기 제 1 층간 절연막(102)상에 제 1 금속층과 반사방지막(도면에 도시하지 않았음)을 증착한 후, 선택적으로 패터닝하여 제 1 금속배선(103)을 형성한다. 이때, 상기 제 1 금속배선(103)은 W, Al-1%Si, Al-1%Si-0.5%Cu, Al-1%Si-1Cu, Al-0.5%Cu, Al-1%Cu중 어느 하나를 사용한다. 그리고 상기 반사방지막은 TiN 또는 Ti/TiN 중 어느 하나이다.
이어, 상기 제 1 금속배선(103)상에 제 1 절연막(104)과 SOG 박막(105)을 증착한 후, 상기 SOG 박막(105)에 제 1 차 경화공정을 실시한다. 이때, 상기 제 1 절연막(104)은 질화막 또는 산화질화막 그리고 도핑 되지 않는 산화막 및 HDP(High Density Plasma)중 어느 하나이다. 그리고 상기 SOG 박막(105)은 유기 SOG 박막이다.
도 3b에 도시한 바와 같이 상기 제 1 경화된 SOG 박막(105)에 O2플라즈마를 이용하여 제 2 차 경화공정을 실시하여 상기 제 1 경화된 SOG 박막(105)내에 완전 경화가 되지 않은 층에 존재하는 카본기 또는 OH기들을 제거한다. 이때, 상기 O2플라즈마 경화시 사용되는 가스는 순수 O2또는 O2+ Ar, O2+ He 중 어느 하나를 사용한다.
도 3c에 도시한 바와 같이 상기 결과물 상부에 제 2 절연막(106)을 형성하고, 상기 제 2 절연막(106)상에 포토레지스트(107)를 증착한 후, 노광 및 현상공정을 이용하여 패터닝한다. 그리고 상기 패터닝된 포토레지스트(107)를 마스크로 이용하여 상기 제 1 금속배선(103)이 선택적으로 노출되도록 콘택홀(108)을 형성한다.
도 3d에 도시한 바와 같이 상기 패터닝된 포토레지스트(107)를 제거한 후, 상기 콘택홀(108)을 포함한 제 2 절연막(106)상에 배리어 금속층(109)을 형성하고, 상기 배리어 금속층(109)상에 제 2 금속층을 증착하여 제 2 금속배선(110)을 형성한다. 이때, 상기 배리어 금속층(109)은 Ti/TiN이다.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 콘택홀 형성방법에 이하면, O2플라즈마를 이용하여 SOG 박막을 경화하므로 완전 경화되지 않는 층에 존재하는 카본기와 OH기 들를 제거할 수 있다.
따라서, 콘택홀 형성시 SOG 박막에 발생하는 굽는 프로파일 문제를 해결하여 후속 공정에서 금속배선 형성시 단차 피복성을 증가시켜 콘택저항 및 소자 수율을 개선시킬 수 있는 효과가 있다.

Claims (8)

  1. 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막상에 선택적으로 제 1 금속배선을 형성하는 단계와;
    상기 제 1 금속배선상에 제 1 절연막을 형성하고, 상기 제 1 절연막상에 SOG 박막을 증착한 후, 제 1 차 경화공정을 실시하는 단계와;
    상기 제 1 차 경화된 SOG 박막에 O2플라즈마를 이용하여 제 2 차 경화공정을 실시하는 단계와;
    상기 제 2 차 경화된 SOG 박막상에 제 2 절연막을 형성하고, 상기 제 2 절연막상에 마스크 패턴을 형성하는 단계와;
    상기 마스크 패턴을 이용하여 상기 제 1 금속배선이 노출되도록 콘택홀을 형성하는 단계와;
    상기 마스크 패턴을 제거한 후, 상기 콘택홀에 배리어 금속층과 제 2 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 금속배선은 W, Al-1%Si, Al-1%Si-0.5%Cu, Al-1%Si-1Cu, Al-0.5%Cu, Al-1%Cu중 하나 인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서,
    상기 제 1 절연막은 질화막, 산화질화막, 도핑 되지 않는 산화막, 고밀도 플라즈마 산화막중 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제 1 항에 있어서,
    상기 SOG 박막이 유기 SOG 박막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제 1 항에 있어서,
    상기 O2플라즈마 경화시 사용되는 가스가 순수 O2또는 O2+ Ar, O2+ He 중 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  6. 제 1 항에 있어서,
    상기 배리어 금속층은 Ti/TiN 인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  7. 제 1 항에 있어서,
    상기 제 1 금속배선상에 반사방지막이 형성되는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  8. 제 7 항에 있어서,
    상기 반사방지막은 TiN, Ti/TiN 중 하나인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1020010079809A 2001-12-15 2001-12-15 반도체 소자의 콘택홀 형성방법 KR20030049567A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079809A KR20030049567A (ko) 2001-12-15 2001-12-15 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079809A KR20030049567A (ko) 2001-12-15 2001-12-15 반도체 소자의 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20030049567A true KR20030049567A (ko) 2003-06-25

Family

ID=29575364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079809A KR20030049567A (ko) 2001-12-15 2001-12-15 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20030049567A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745360B1 (ko) * 2006-08-30 2007-08-02 동부일렉트로닉스 주식회사 박막들 사이의 부착력 향상 방법
US7732297B2 (en) 2005-08-08 2010-06-08 Samsung Electronics Co., Ltd. Method of manufacturing an insulating layer and method of manufacturing a semiconductor device using the insulating layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732297B2 (en) 2005-08-08 2010-06-08 Samsung Electronics Co., Ltd. Method of manufacturing an insulating layer and method of manufacturing a semiconductor device using the insulating layer
KR100745360B1 (ko) * 2006-08-30 2007-08-02 동부일렉트로닉스 주식회사 박막들 사이의 부착력 향상 방법

Similar Documents

Publication Publication Date Title
KR100822592B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR19980053144A (ko) 콘택홀 내의 전도성 플러그 형성방법
JP2003258090A (ja) 半導体装置の製造方法
KR20030049567A (ko) 반도체 소자의 콘택홀 형성방법
JP2004006708A (ja) 半導体装置の製造方法
KR20090037103A (ko) 반도체 소자의 제조방법
KR100778869B1 (ko) 반도체 소자의 콘택 형성 방법
CN109755175B (zh) 互连结构及其形成方法
US7514357B2 (en) Method of manufacturing a semiconductor device
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR100390997B1 (ko) 금속 배선 형성 방법
KR100861289B1 (ko) 반도체 소자의 금속배선 제조방법
KR20010063516A (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100458081B1 (ko) 반도체장치의비아홀형성방법
KR20000010134A (ko) 반도체 장치의 제조 방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100604759B1 (ko) 반도체 소자의 제조 방법
KR20050007641A (ko) 반도체 소자의 구리 금속배선 형성방법
CN113314401A (zh) 形成半导体结构的方法
KR20070062818A (ko) 반도체 소자의 금속 배선 형성방법
KR19990002278A (ko) 반도체소자의 배선형성방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application