KR100604759B1 - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 유전막과 감광막만을 사용하는 다머신(Damascene) 공정에 의해 게이트 전극을 형성하여 소자의 특성 및 경제성을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.

본 발명의 반도체 소자의 제조 방법은 더미(Dummy)층을 사용하지 않고 유전막과 감광막만을 사용하는 다머신 공정에 의해 금속 게이트 전극을 형성하므로, 공정의 단순화에 의해 소자의 경제성 및 소자의 특성을 향상시키는 특징이 있다.

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}

도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도

< 도면의 주요부분에 대한 부호의 설명 >

31: 반도체 기판 32: 감광막

33: 유전막 34: 게이트 산화막

35: 텅스텐층

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 유전막과 감광막만을 사용하는 다머신(Damascene) 공정에 의해 게이트 전극을 형성하여 소자의 특성 및 경제성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.

종래 기술에 따른 반도체 소자 중 금속 게이트 전극의 제조 방법은 도 1a에서와 같이, 다머신 공정에 의한 것으로 반도체 기판(11)상에 산화막(12), 더미(Dummy) 게이트층인 다결정 실리콘층(13) 그리고 감광막(14)을 형성한다.

그리고, 상기 감광막(14)을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 감광막(14)을 마스크로 상기 다결정 실리콘층(13)을 선택적으로 식각한다.

도 1b에서와 같이, 상기 다결정 실리콘층(13)을 포함한 전면에 층간 산화막(15)을 형성한다.

도 1c에서와 같이, 상기 다결정 실리콘층(13)을 식각 종말점으로 에치 백 방법에 의해 상기 층간 산화막(15)을 전면 식각한다.

도 1d에서와 같이, 상기 층간 산화막(15) 사이의 상기 산화막(12)과 다결정 실리콘층(13)을 제거한다.

도 1e에서와 같이, 상기 층간 산화막(15)상에 그리고 상기 노출된 반도체 기판(11)상에 게이트 산화막(16)과 텅스텐층(17)을 형성한다.

도 1f에서와 같이, 상기 층간 산화막(15)을 식각 종말점으로 상기 텅스텐층(17)과 게이트 산화막(16)을 에치 백 또는 CMP 방법에 의해 전면 식각하여 게이트 전극을 형성한다.

도 1g에서와 같이, 상기 층간 산화막(15)을 제거한다.

그러나 종래의 반도체 소자의 제조 방법은 더미층을 사용한 다머신 공정에 의해 게이트 전극을 형성하므로 반도체 기판의 손상을 방지하기 위해 상기 더미층은 그 하층인 산화막과 식각 선택비를 확보하여야 하며 상기 더미층 및 산화막 제 거시 많은 문제점이 발생한다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 유전막과 감광막만을 사용하는 다머신 공정에 의해 게이트 전극을 형성하여 소자의 특성을 향상시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 제조방법은,
기판상의 게이트 전극 예정영역에 감광막 패턴을 형성하는 단계;
상기 구조물 전면에 상기 감광막보다 식각률이 낮은 Low-k 물질 또는 탄소성 무기물로 유전막을 형성하는 단계;
상기 감광막과 유전막의 식각률 차이를 이용한 에치백으로 상기 감광막을 제거하여 상기 게이트 전극 예정영역을 노출시키는 유전막을 남기는 단계;
상기 구조물 표면에 게이트 절연막과 금속층을 형성하는 단계;
상기 유전막을 식각 종말점으로 상기 금속층과 게이트 절연막을 전면 식각하여 상기 유전막 사이의 게이트 전극 예정영역을 매립하는 게이트 전극을 형성하는 단계;
상기 유전막을 제거하는 단계를 포함하는 것을 특징으로 한다.

상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.

본 발명의 실시 예에 따른 반도체 소자 중 금속 게이트 전극의 제조 방법은 도 2a에서와 같이, 다머신 공정에 의한 것으로 반도체 기판(31)상에 감광막(32)을 도포한다.

여기서, 상기 반도체 기판(31)상에 100Å 이하 두께의 산화막 또는 질화막의 절연막을 형성한 후, 상기 절연막상에 상기 감광막(32)을 도포 할 수도 있다.

그리고, 상기 감광막(32)을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.

도 2b에서와 같이, 상기 감광막(32)보다 식각률이 낮은 유전막(33)을 전면에 형성한다.

여기서, 상기 유전막(33)을 Low-k 또는 탄소(C)성 무기물로 형성한다.

도 2c에서와 같이, 상기 감광막(32)과 유전막(33)의 식각률 차이에 의해 상기 감광막(32)을 제거하여 상기 게이트 전극이 형성될 부위의 반도체 기판(31)이 노출되도록 에치 백 방법으로 상기 감광막(32)과 유전막(33)을 전면 식각한다.

이때, 상기 유전막(33)은 상기 감광막(32)보다 식각률이 낮기 때문에 상기 게이트 전극이 형성될 부위 이외의 반도체 기판(31) 상에 잔존하게 된다.

도 2d에서와 같이, 상기 잔존층인 유전막(33) 표면상에 그리고 상기 노출된 반도체 기판(31)상에 게이트 산화막(34)과 텅스텐층(35)을 형성한다.

도 2e에서와 같이, 상기 유전막(33)을 식각 종말점으로 상기 텅스텐층(35)과 게이트 산화막(34)을 에치 백 또는 CMP 방법에 의해 전면 식각하여 게이트 전극을 형성한다.

도 2f에서와 같이, O2 플라즈마(Plasma)를 이용하여 상기 유전막(33)을 제거한다.

본 발명의 반도체 소자의 제조 방법은 더미층을 사용하지 않고 유전막과 감 광막만을 사용하는 다머신 공정에 의해 금속 게이트 전극을 형성하므로, 공정의 단순화에 의해 소자의 경제성 및 소자의 특성을 향상시키는 효과가 있다.

Claims (3)

1. 기판상의 게이트 전극 예정영역에 감광막 패턴을 형성하는 단계;

   상기 구조물 전면에 상기 감광막보다 식각률이 낮은 Low-k 물질 또는 탄소성 무기물로 유전막을 형성하는 단계;

   상기 감광막과 유전막의 식각률 차이를 이용한 에치백으로 상기 감광막을 제거하여 상기 게이트 전극 예정영역을 노출시키는 유전막을 남기는 단계;

   상기 구조물 표면에 게이트 절연막과 금속층을 형성하는 단계;

   상기 유전막을 식각 종말점으로 상기 금속층과 게이트 절연막을 전면 식각하여 상기 유전막 사이의 게이트 전극 예정영역을 매립하는 게이트 전극을 형성하는 단계;

   상기 유전막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
2. 삭제
3. 제 1 항에 있어서,

   상기 유전막은 O2 플라즈마를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법.

Images