KR100259071B1 - 반도체소자의 식각방법 - Google Patents

반도체소자의 식각방법 Download PDF

Info

Publication number
KR100259071B1
KR100259071B1 KR1019970074386A KR19970074386A KR100259071B1 KR 100259071 B1 KR100259071 B1 KR 100259071B1 KR 1019970074386 A KR1019970074386 A KR 1019970074386A KR 19970074386 A KR19970074386 A KR 19970074386A KR 100259071 B1 KR100259071 B1 KR 100259071B1
Authority
KR
South Korea
Prior art keywords
etching
layer
silicon
semiconductor
silicon nitride
Prior art date
Application number
KR1019970074386A
Other languages
English (en)
Other versions
KR19990054557A (ko
Inventor
박윤성
이영진
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970074386A priority Critical patent/KR100259071B1/ko
Publication of KR19990054557A publication Critical patent/KR19990054557A/ko
Application granted granted Critical
Publication of KR100259071B1 publication Critical patent/KR100259071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

다층구조의 반도체 소자에서 실리콘질화막과 고선택비를 갖는 식각가스를 사용하여 식각마진을 향상시킬 수 있는 반도체 소자의 식각방법을 제공하기 위한 것으로 이와 같은 목적을 달성하기 위한 반도체 소자의 식각방법은 반도체 기판에 실리콘절연막을 형성하는 단계, 상기 실리콘절연막상에 하나이상의 도전층을 형성하는 단계, 상기 도전층을 감싸도록 층간절연막을 형성하는 단계, 상기 층간절연막상 및 실리콘절연막상에 형성된 반도체층을 형성하는 단계, 상기 반도체층의 상기 실리콘절연막에 대한 식각선택비가 높은 제 1, 제 2 메인식각가스를 조합하여 RIE 장비에서 상기 반도체층을 식각하는 단계, 상기 메인식각가스에 실리콘절연막과 고선택비를 갖는 제 2, 제 3 식각가스를 더 조합하여 상기 실리콘질화막이 드러나도록 RIE 장비에서 상기 반도체층을 식각하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체소자의 식각방법
본 발명은 반도체소자에 대한 것으로, 특히 실리콘질화막과 고선택비를 갖는 가스를 이용하여 정확한 식각 프로파일을 나타내기에 적당한 반도체 소자의 식각방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체 소자의 식각방법에 대하여 설명하면 다음과 같다.
도 1a와 도 1b는 종래 반도체 소자의 식각방법을 나타낸 도면이다.
종래 반도체 소자의 식각방법은 먼저 도 1a에 도시한 바와 같이 반도체 기판(1)상에 제 1 실리콘산화막(2)을 형성하고 상기 제 1 실리콘산화막(2)상에 실리콘질화막(3)을 증착한다. 이후에 상기 실리콘질화막(3)상의 소정영역에 제 1, 제 2 도전층(4,5)을 적층하여 형성한다. 다음에 상기 제 1, 제 2 도전층(4,5)을 감싸도록 제 2 실리콘산화막(6)을 형성한다. 이후에 상기 제 2 실리콘산화막(6)을 포함한 실리콘질화막(3)상에 폴리실리콘층(7)을 증착한다.
도 1b에 도시한 바와 같이 폴리실리콘층(7)상에 감광막(도면에는 도시되지 않음)을 도포한 후에 상기 감광막을 노광 및 현상공정으로 소정부분이 드러나도록 선택적으로 패터닝한다. 이후에 패터닝된 감광막을 마스크로 제 1, 제 2 도전층(4,5)일측의 제 2 실리콘산화막(6) 및 실리콘질화막(3)이 드러나도록 폴리실리콘층(7)을 건식식각한 후에 다시 오버에치하여 식각잔여물(8)을 제거한다. 여기서 폴리실리콘층(7)을 건식식각과 오버에치할 때 식각가스로는 SF6와 F123가스를 사용한다.
그리고 오버에치를 함에 의해서 실리콘질화막(3)이 더 식각되어 들어가게 된다.
상기와 같은 종래 반도체 소자의 식각방법은 다음과 같은 문제가 있다.
SF6와 F123식각가스는 폴리실리콘층의 실리콘질화막에 대한 식각선택비가 낮기 때문에 오버에치를 충분히 할수없다. 때문에 식각잔여물에 대한 마진이 떨어지고, 오버에치를 길게할 경우에는 식각데미지가 발생할 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 다층구조의 반도체 소자에서 실리콘질화막과 고선택비를 갖는 식각가스를 조합하여 폴리실리콘층을 식각하여 식각마진을 향상시킬 수 있는 반도체 소자의 식각방법을 제공하는 데 그 목적이 있다.
도 1a와 도 1b는 종래 반도체 소자의 식각방법을 나타낸 도면이다.
도 2a와 도 2b는 본 발명에 따라 식각된 반도체 소자의 단면도
도 3a와 도 3b는 본 발명에서 식각 타겟의 설정을 다르게 하였을 경우의 반도체 소자의 단면을 찍은사진
도면의 주요 부분에 대한 부호의 설명
11: 반도체 기판 12: 제 1 실리콘산화막
13: 실리콘질화막 14: 제 1 도전층
15: 제 2 도전층 16: 제 2 실리콘산화막
17: 폴리실리콘층
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 식각방법은 반도체 기판에 실리콘절연막을 형성하는 단계, 상기 실리콘절연막상에 하나이상의 도전층을 형성하는 단계, 상기 도전층을 감싸도록 층간절연막을 형성하는 단계, 상기 층간절연막상 및 실리콘절연막상에 형성된 반도체층을 형성하는 단계, 상기 반도체층의 상기 실리콘절연막에 대한 식각선택비가 높은 제 1, 제 2 메인식각가스를 조합하여 RIE 장비에서 상기 반도체층을 식각하는 단계, 상기 메인식각가스에 실리콘절연막과 고선택비를 갖는 제 2, 제 3 식각가스를 더 조합하여 상기 실리콘질화막이 드러나도록 RIE 장비에서 상기 반도체층을 식각하는 단계를 포함하는 것을 특징으로 한다.
폴리실리콘층의 실리콘질화막에 대한 선택비가 높은 식각가스를 이용하여 오버에치를 충분히 하여 식각마진을 높이기 위한 것으로 첨부 도면을 참조하여 본 발명 반도체 소자의 식각방법에 대하여 설명하면 다음과 같다.
도 2a와 도 2b는 본 발명에 따라 식각된 반도체 소자의 단면도이고, 도 3a와 도 3b는 본 발명에서 식각 타겟의 설정을 다르게 하였을 경우의 반도체 소자의 단면을 찍은 사진이다.
본 발명 반도체 소자의 식각방법은 도 2a에 도시한 바와 같이 반도체 기판(11)상에 제 1 실리콘산화막(12)을 형성하고 상기 제 1 실리콘산화막(12)상에 실리콘질화막(13)을 증착한다. 이후에 상기 실리콘질화막(13)상의 소정영역에 제 1, 제 2 도전층(14,15)을 적층하여 형성한다. 다음에 상기 제 1, 제 2 도전층(14,15)을 감싸도록 제 2 실리콘산화막(16)을 형성한다. 이후에 상기 제 2 실리콘산화막(16)을 포함한 실리콘질화막(13)상에 폴리실리콘층(17)을 증착한다.
도 2b에 도시한 바와 같이 폴리실리콘층(17)상에 감광막(도면에는 도시되지 않음)을 도포한 후에 상기 감광막을 노광 및 현상공정으로 소정부분이 드러나도록 선택적으로 패터닝한다. 이후에 패터닝된 감광막을 마스크로 제 1, 제 2 도전층(14,15)일측의 제 2 실리콘산화막(16) 및 실리콘질화막(13)이 드러나도록 폴리실리콘층(17)을 건식식각한 후에 다시 오버에치하여 식각잔여물을 제거한다.
여기서 폴리실리콘층(17)을 처음으로 건식식각할 때는 폴리실리콘층(17)의 실리콘질화막(13)에 대한 선택비가 높은 HBr과 Cl2를 조합하여 MERIE(Magnetic Enhancement Reactive Ion Etching) 장비에서 진행한다. 이후에 오버에치를 할 때는 HBr과 Cl2가스의 메인가스에 HeO2와 N2가스를 조합하여 MERIE(Magnetic Enhancement Reactive Ion Etching) 장비에서 진행한다. 그리고 이때 식각가스의 유량은 HBr과 Cl2는 1: 1이 비율로 30∼50sccm정도가 되도록 주입한다. 그리고 전체식각가스의 20%정도가 되도록 주입하는 데 예를 들어 HeO2는 3∼15sccm(He는 70%, O2는 30%의 비율로 주입한다.)정도로, 그리고 N2는 0∼5sccm 정도로 주입한다. 그리고 식각시 압력은 50∼200mTorr의 범위가 되도록 하고, 주파수공급기로는 50∼200Watt의 에너지를 주입한다. 이와 같은 조건으로 식각을 하면 30∼100:1 정도의 식각선택비로 폴리실리콘층(17)을 충분히 식각할 수 있다.
다음에는 상기와 같은 식각조건으로 오버에치를 할 때 식각타겟을 달리하여 공정을 진행한 후의 사진을 비교하면 다음과 같다.
먼저 도 3a는 식각타겟을 충분히 주지 않았을 때의 사진으로써 식각잔여물이 여전히 남아 있게 된다.
그러나 식각타겟을 충분히 주었을 경우에는 도 3b와 같이 식각이 깨끗하게 되었다.
상기와 같은 본 발명 반도체 소자의 식각방법은 다음과 같은 효과가 있다.
실리콘질화막에 대한 선택비가 높은 HBr과 Cl2와 HeO2와 N2가스를 조합하여 MERIE 장비에서 폴리실리콘층을 식각하므로써 오버에치를 충분히 할 수있으므로 식각마진을 높일 수 있다.

Claims (8)

  1. 반도체 기판에 실리콘절연막을 형성하는 단계,
    상기 실리콘절연막상에 하나이상의 도전층을 형성하는 단계,
    상기 도전층을 감싸도록 층간절연막을 형성하는 단계,
    상기 층간절연막상 및 실리콘절연막상에 형성된 반도체층을 형성하는 단계,
    상기 반도체층의 상기 실리콘절연막에 대한 식각선택비가 높은 제 1, 제 2 메인식각가스를 조합하여 RIE 장비에서 상기 반도체층을 식각하는 단계,
    상기 메인식각가스에 실리콘절연막과 30이상의 선택비를 갖는 제 2, 제 3 식각가스를 더 조합하여 상기 실리콘질화막이 드러나도록 RIE 장비에서 상기 반도체층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 식각방법.
  2. 제 1 항에 있어서, 상기 실리콘절연막은 실리콘질화막으로 형성함을 특징으로 하는 반도체 소자의 식각방법.
  3. 제 1 항에 있어서, 상기 제 2, 제 3 식각가스는 HBr과 Cl2을 사용하는 것을 특징으로 하는 반도체 소자의 식각방법.
  4. 제 1 항에 있어서, 상기 제 1, 제 2 식각가스는 1:1의 비율로 그 유량은 30∼50sccm정도가 되도록 하는 것을 특징으로 하는 반도체 소자의 식각방법.
  5. 제 1 항에 있어서, 상기 제 3, 제 4 식각가스는 HeO2와 N2을 사용하는 것을 특징으로 하는 반도체 소자의 식각방법.
  6. 제 5 항에 있어서, 상기 HeO2와 N2의 유량은 전체 식각가스의 20%정도를 주입하는 것을 특징으로 하는 것을 특징으로 하는 반도체 소자의 식각방법.
  7. 제 1 항에 있어서, 상기 폴리실리콘층을 식각할때 압력은 50∼200mTorr의 범위에서 진행하는 것을 특징으로 하는 반도체 소자의 식각방법.
  8. 제 1 항에 있어서, 상기 폴리실리콘층을 식각할때 에너지는 50∼200W의 범위에서 진행하는 것을 특징으로 하는 반도체 소자의 식각방법.
KR1019970074386A 1997-12-26 1997-12-26 반도체소자의 식각방법 KR100259071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970074386A KR100259071B1 (ko) 1997-12-26 1997-12-26 반도체소자의 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970074386A KR100259071B1 (ko) 1997-12-26 1997-12-26 반도체소자의 식각방법

Publications (2)

Publication Number Publication Date
KR19990054557A KR19990054557A (ko) 1999-07-15
KR100259071B1 true KR100259071B1 (ko) 2000-08-01

Family

ID=19528746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970074386A KR100259071B1 (ko) 1997-12-26 1997-12-26 반도체소자의 식각방법

Country Status (1)

Country Link
KR (1) KR100259071B1 (ko)

Also Published As

Publication number Publication date
KR19990054557A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US4836885A (en) Planarization process for wide trench isolation
US5872063A (en) Self-aligned contact structures using high selectivity etching
KR100244793B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100390040B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100259071B1 (ko) 반도체소자의 식각방법
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR100275340B1 (ko) 반도체소자의콘택홀형성방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100474541B1 (ko) 반도체소자의비트라인형성방법
US7268066B2 (en) Method for semiconductor gate line dimension reduction
JPH07297174A (ja) 半導体装置の製造方法
KR20000045442A (ko) 반도체소자의 콘택 형성방법
US20040031772A1 (en) Preventing gate oxice thinning effect in a recess LOCOS process
KR100604759B1 (ko) 반도체 소자의 제조 방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR100243911B1 (ko) 다결정실리콘의 식각방법
JPH0590420A (ja) 接続孔の形成方法
KR100259072B1 (ko) 금속게이트 형성방법
KR0169759B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR19990069748A (ko) 반도체 소자의 제조 방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
JPH10242275A (ja) 半導体装置の製造方法
JPH0774148A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee