KR100996161B1 - 반도체 소자의 듀얼 다마신 패턴 형성 방법 - Google Patents

반도체 소자의 듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100996161B1
KR100996161B1 KR1020040012704A KR20040012704A KR100996161B1 KR 100996161 B1 KR100996161 B1 KR 100996161B1 KR 1020040012704 A KR1020040012704 A KR 1020040012704A KR 20040012704 A KR20040012704 A KR 20040012704A KR 100996161 B1 KR100996161 B1 KR 100996161B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
forming
trench
pattern
via hole
Prior art date
Application number
KR1020040012704A
Other languages
English (en)
Other versions
KR20050086288A (ko
Inventor
이준현
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040012704A priority Critical patent/KR100996161B1/ko
Publication of KR20050086288A publication Critical patent/KR20050086288A/ko
Application granted granted Critical
Publication of KR100996161B1 publication Critical patent/KR100996161B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 식각 공정 시 트렌치와 비아홀이 동시에 형성되도록 함으로써 비아홀 상부 가장자리에 펜스(Fence)가 형성되는 것을 방지하고 식각 정지막을 사용하지 않아 유전율을 증가를 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
듀얼 다마신 패턴, 펜스, 식각 정지막, 유전 상수

Description

반도체 소자의 듀얼 다마신 패턴 형성 방법{Method of forming a dual damascene pattern in a semiconductor device}
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 하부 층간 절연막
103 : 하부 금속 배선 104 : 확산 방지막
105 : 상부 층간 절연막 106 : 하드 마스크
107 : 제1 포토레지스트 패턴 108 : 비아홀 패턴
109 : 산화막 110 : 제2 포토레지스트 패턴
111 : 트렌치 패턴 112 : 비아홀
113 : 트렌치 114 : 듀얼 다마신 패턴
본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히 콘택홀을 형성한 후 트렌치를 형성하는 단계에서 하부 절연막에 형성된 콘택홀의 상부 가장자리에 폴리머로 인하여 펜스가 형성되는 것을 방지할 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것이다.
반도체 제조 기술의 최대 목표는 반도체 소자의 고집적화와 고성능화에 있다. 고집적화와 고성능화를 실현하기 위한 가장 큰 관심사는 구리배선 공정이다. 그러나, 구리배선은 일반적인 식각물질로는 식각이 거의 되지 않는 문제점으로 인하여, 층간절연막을 먼저 식각한 후 구리를 매립하고 평탄화를 시키는 상감법이 이용되고 있다.
이러한 상감법에는 여러 가지 방법으로 실시될 수 있으나, 이러한 방법들은 노광장비의 적층능력(Overlay)에 매우 문제가 많다. 특히, 0.13um 이하의 고성능 반도체 소자의 금속배선 공정에서 적층능력의 한계, 트렌치 건식 식각 후 비아 마스크 패터닝 시 트렌치의 가장자리 부분에서 난반사가 발생하는 문제점으로 인하여 비아 마스크의 형성이 매우 어려워지는 등 무수히 많은 문제점이 발생된다. 또한, 층간 절연막으로 유전상수가 낮은 막을 사용하면서 식각 정지막(Etch stopping layer) 등의 사용 제약에 의해 여러 가지 문제점이 발생될 수 있다.
이러한 문제점을 해결하기 위하여 비아홀을 먼저 형성한 후 트렌치를 형성하는 방법을 사용하고 있지만, 비아홀을 먼저 형성하는 경우 비아홀을 형성하고 식각 공정으로 트렌치를 형성하면 트렌치를 형성하기 위한 식각 공정 시 비아홀에 채워져 있던 반사 방지막으로 인하여 스페이서가 형성되는 것처럼 펜스(fence)가 비아홀의 입구 가장자리에 잔류된다. 이러한 펜스는 쉽게 제거되지 않고, 금속 배선 형성 시 금속 시드층 형성 공정이나 전기 도금 공정에 불안전성 요인을 발생시켜 금속 배선의 전기적 특성을 저하시킨다.
이러한 펜스는 O2 가스를 이용하여 제거할 수 있지만, 트렌치 포토레지스트 패턴의 측벽까지 손상되기 때문에 트렌치의 상부 모서리도 손상될 수 있다. 이로 인해, 인접한 트렌치와 연결되어 금속 배선간의 브릿지가 발생되어 불량이 발생될 수도 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 듀얼 다마신 패턴 형성 방법은 식각 공정 시 트렌치와 비아홀이 동시에 형성되도록 함으로써 비아홀 상부 가장자리에 펜스(Fence)가 형성되는 것을 방지하고 식각 정지막을 사용하지 않아 유전율을 증가를 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법은


이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(101)이 제공된다. 예를 들면, 반도체 기판(101)에는 트랜지스터나 메모리 셀(도시되지 않음)이 형성될 수 있다. 이어서, 반도체 기판(101) 상에 하부 층간 절연막(102)을 형성한 후, 듀얼 다마신 공정으로 하부 층간 절연막(102)에 콘택홀과 트렌치로 이루어진 듀얼 다마신 패턴(도시되지 않음)을 형성하고, 듀얼 다마신 패턴을 전도성 물질로 매립하여 하부 금속 배선(103)을 형성한다.
여기서, 하부 금속 배선(103)은 Cu, W 또는 Al로 형성할 수 있다. 하부 금속 배선(103)이 형성되는 영역의 트렌치는, 하부 층간 절연막(102)이 산화물인 경우 CHF3/CF4/Ar등의 활성화된 플라즈마를 이용하여 건식각 방식으로 형성할 수 있다.여기에 O2, N2등이 추가로 사용될 수도 있으며, 주식각제(Main Chemistry)를 C4 F8 또는 CxFy/Ar으로 사용할 수 있다. 하부 층간 절연막(102)이 저유전 물질(Low-k Material)인 경우에는 C4F8/N2/Ar을 기본으로 활성화된 플라즈마를 사용하여 건식각 방식으로 트렌치를 형성할 수 있다. 마찬가지로, 여기에 O2, 수소 가스 등이 추가로 사용될 수 있다. 트렌치 형성 시 사용되는 감광 물질의 패턴을 역상(Reverse)으로 형성할 수도 있다. 즉, 트렌치가 형성될 영역을 개방(Open)시키고 나머지는 덮어버린다. 이렇게 진행이 가능한 이유는 후속 공정에서 단차 차이가 나도록 한 후에 질화막 또는 하드 마스크 역할을 할 수 있는 장벽(Barrier) 물질을 증착하기 때문이다.
한편, 하부 금속 배선(103)의 금속 성분이 하부 층간 절연막(102)으로 확산되는 것을 방지하기 위하여 하부 금속 배선(103)과 하부 층간 절연막(102)에 장벽 금속층(도시되지 않음)을 형성할 수도 있다.
하부 금속 배선(103)을 포함한 전체 구조 상에 확산 방지막(104), 상부 층간 절연막(105) 및 하드 마스크(106)를 순차적으로 형성한다.
확산 방지막(104)은 하부 금속 배선(103)의 확산을 방지하면서 후속 식각 공정의 식각 정지막 역할을 수행할 수 있는 물질로 형성하며, SiC나 SiN 등으로 형성할 수 있다. 상부 층간 절연막(105)은 BCB, Coral, Silk와 같이 유전 상수값이 낮은 물질로 형성하는 것이 바람직하다. 하드 마스크(106)는 일반적인 산화물(Oxide) 로 형성할 수 있으며, 후속 공정에서 확산 방지막(104) 식각 시 함께 식각하고자 할 경우 확산 방지막(104)과 동일한 물질인 SiC나 SiN 등으로 형성할 수도 있다.
이어서, 하드 마스크(106) 상부에 감광막을 도포한 후 노광 및 식각 공정을 실시하여 트렌치 패턴(108)이 정의된 제1 포토레지스트 패턴(107)을 형성한다. 이때, 감광물질로 Si-Rich 물질을 사용할 수 있다. 이후, 산소 분위기에서 제1 포토레지스트 패턴(107)의 표면을 산화시켜 산화막(109)을 형성한다. 제1 포토레지스트 패턴(107)을 실리콘 성분이 포함된 감광 물질로 형성하기 때문에, 산화 공정을 실시하면 실리콘 성분과 산소 성분이 반응하여 제1 포토레지스트 패턴(107)의 표면이 산화막(109)으로 변한다. 이는 후속 공정에서 감광물질로 트렌치 패턴을 정의하는 과정에서 제1 포토레지스트 패턴(107)을 보호하기 위해서이다. 이 외에도, 더 쉬운 방법으로 제1 포토레지스트 패턴(107)을 고온에서 베이크(Bake)처리를 하여 포토레지스트 패턴을 경화시키거나, 저온(예를 들면, 200℃ 이하)에서 산화물 또는 질화물을 제1 포토레지스트 패턴(107)의 전체 표면에 증착하여 제1 포토레지스트 패턴(107)을 후속 노광 공정이나 식각 공정으로부터 보호할 수도 있다.
도 1b를 참조하면, 산화막(109)을 포함한 전체 구조 상에 감광물질을 도포한 후 노광 및 식각 공정을 실시하여 트렌치 패턴(111)이 정의된 제2 포토레지스트 패턴(110)을 형성한다. 여기서, 트렌치 패턴(111)을 통해 하부의 비아홀 패턴(108)과 산화막(109)의 일부가 노출된다.
이때, 비아홀 패턴(108)이 정의된 제1 포토레지스트 패턴(107)의 두께는 제2 포토레지스트 패턴(110)의 두께보다 얇아야 한다. 즉, 도 1a에서 비아홀 영역을 정 의하기 위한 제1 포토레지스트 패턴(107)을 500Å 내지 3000Å의 두께로 형성한다. 이는, 후속 공정으로 비아홀의 일부분을 형성하기 위하여 건식각을 실시할 때 제1 포토레지스트 패턴(107)이 식각되어 트렌치 영역의 하드 마스크(106)가 노출되도록 하기 위한 것이다.
도 1c를 참조하면, 비아홀 패턴(108)을 통해 노출된 하드 마스크(106)를 제거한다. 이때, 하드 마스크(106)는 건식각 방식으로 제거할 수 있다. 하드 마스크(106)가 제거되면서, 트렌치 패턴(111)을 통해 노출된 제1 포토레지스트 패턴(107) 상부의 산화막(109)도 함께 제거된다.
도 1d를 참조하면, 제2 포토레지스트 패턴(110)을 식각마스크로 사용하는 식각 공정을 실시한다. 식각 공정에 의해 트렌치 패턴(111)을 통해 노출된 제1 포토레지스트 패턴(107)과 산화막(109)이 함께 식각되면서, 상부 층간 절연막(105)에는 비아홀(112)의 일부분이 트렌치의 형태로 형성된다. 이때, 제1 포토레지스트 패턴(107)의 두께는 500Å 내지 3000Å의 낮은 두께로 형성되기 때문에, 트렌치 영역의 제1 포토레지스트 패턴(107)이 완전히 제거되면서 제1 포토레지스트 패턴(107)에는 비아홀 패턴(도 1c의 108)이 트렌치 패턴(111)으로 변하고, 그 하부의 하드 마스크(106)가 노출된다. 한편, 식각 공정 시 제2 포토레지스트 패턴(110)도 식각되어 잔류 두께가 얇아진다.
도 1e를 참조하면, 트렌치 패턴(도 1d의 111)을 통해 노출된 하드 마스크(106)를 제거한다. 이때, 제1 포토레지스트 패턴(107) 상부의 제2 포토레지스트 패턴(도 1d의 110)이 제거되며, 트렌치 형태의 비아홀(112)도 하드 마스크(106)의 두께만큼 더 깊어진다.
도 1f를 참조하면, 제1 포토레지스트 패턴(107)을 식각 마스크로 사용하는 식각 공정으로 상부 층간 절연막(105)을 식각한다. 식각 공정에 의해 트렌치 영역의 상부 층간 절연막(105)과 비아홀 영역의 상부 층간 절연막(105)이 균일하게 식각되면서 상부 층간 절연막(105)에 비아홀(112)과 트렌치(113)가 동시에 형성된다. 한편, 비아홀(112)의 저면에는 확산 방지막(104)이 노출되며, 확산 방지막(104)이 식각 정지막의 역할을 하여 하부 층간 절연막(102)은 식각되지 않는다.
이로써, 비아홀(112)과 트렌치(113)로 이루어진 듀얼 다마신 패턴(114)이 형성된다.
도 1g를 참조하면, 제1 포토레지스트 패턴(도 1f의 107)을 제거한 후, 비아홀(112)을 통해 노출된 확산 방지막(104)을 제거한다. 이때, 하드 마스크(도 1f의 106)가 확산 방지막(104)과 동일한 물질로 형성된 경우에는, 상부 층간 절연막(105) 상부의 하드 마스크(도 1f의 106)가 함께 제거된다.
상기에서, 도 1d 내지 도 1f에서 실시되는 식각 공정은 독립적으로 나누어서 실시할 수도 있고, 동일한 챔버 내에서 공정 조건을 달리하면서 동시에 진행할 수도 있다.
한편, 일반적으로 산화물 식각 장비는 고압/중압/저압(High/Middle/low Pressure) 장비로 나뉘는데, 도 1d 내지 도 1g에서 실시되는 식각 공정은 중압(Middle Pressure)이나 저압(Low Pressure) 장비에서 실시한다.
그리고, 식각 대상이 일반적인 산화물인 경우, CHF3/CF4/Ar등의 활성화된 플라즈마를 이용하여 건식각 공정을 진행한다. 여기에 O2, N2 등이 포함될 수도 있으며, 주식각제(Main Chemistry)로 C4F8 또는 CxFy/Ar을 사용할 수 있다. 식각 대상이 유전상수가 낮은 물질(Low-k Material)인 경우에는, C4F8/N2/Ar을 기본으로 활성화된 플라즈마를 이용하여 건식각 공정을 진행한다. 여기에, O2, 수소 가스등이 포함될 수 있으며, 주식각제로 CHF3/CF4/Ar을 사용할 수 있다.
참고로, 코랄(Coral)이나 저유전 상수의 물질을 식각하는 경우, 10 내지 100Torr의 압력에서 1sccm 내지 10sccm의 C4F8과 50sccm 내지 150sccm N2와 100sccm 내지 1000sccm의 Ar과 5sccm 내지 100sccm의 CHF3를 공급하고, 200W 내지 2000W의 소오스/바텀 파워(Source&Bottom Power)를 인가한다.
상술한 바와 같이, 본 발명은 식각 공정 시 트렌치와 비아홀이 동시에 형성되도록 함으로써 비아홀 상부 가장자리에 펜스(Fence)가 형성되는 것을 방지하고 식각 정지막을 사용하지 않아 유전율을 증가를 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (4)

  1. 하부 금속 배선이 형성된 반도체 기판 상에 확산 방지막, 층간 절연막 및 하드 마스크를 순차적으로 형성하는 단계;
    상기 하드 마스크 상에 비아홀 영역이 정의된 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴 상에 트렌치 영역이 정의된 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 통해 노출되는 상기 하드 마스크를 제거하는 단계;
    상기 제2 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 제1 포토레지스트 패턴과 상기 층간 절연막을 식각하여, 제1 포토레지스트 패턴을 통해 트렌치 영역이 노출되고, 상기 층간 절연막에는 비아홀의 일부분이 트렌치 형태로 형성되는 단계;
    트렌치 영역의 상기 하드 마스크를 제거하는 단계;
    상기 제1 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 트렌치 영역과 비아홀 영역의 상기 층간 절연막을 균일하게 식각하여 비아홀 및 트렌치를 동시에 형성하는 단계를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제1 포토레지스트 패턴은 Si-Rich로 형성되는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제1 포토레지스트 패턴을 형성한 후,
    상기 제1 포토레지스트 패턴의 표면을 산화시켜 산화막으로 형성하는 단계를 더 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 하드 마스크와 상기 확산 방지막이 동일한 물질로 형성되는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
KR1020040012704A 2004-02-25 2004-02-25 반도체 소자의 듀얼 다마신 패턴 형성 방법 KR100996161B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040012704A KR100996161B1 (ko) 2004-02-25 2004-02-25 반도체 소자의 듀얼 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040012704A KR100996161B1 (ko) 2004-02-25 2004-02-25 반도체 소자의 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20050086288A KR20050086288A (ko) 2005-08-30
KR100996161B1 true KR100996161B1 (ko) 2010-11-24

Family

ID=37270210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040012704A KR100996161B1 (ko) 2004-02-25 2004-02-25 반도체 소자의 듀얼 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100996161B1 (ko)

Also Published As

Publication number Publication date
KR20050086288A (ko) 2005-08-30

Similar Documents

Publication Publication Date Title
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
KR100416596B1 (ko) 반도체 소자의 연결 배선 형성 방법
JP2003197738A (ja) 半導体装置のマスク層および二重ダマシーン相互接続構造
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20050086301A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100673196B1 (ko) 플래쉬 메모리 소자의 금속배선 및 콘택플러그 형성방법
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
KR101028811B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101152261B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20060062810A (ko) 반도체 소자의 제조방법
KR100413496B1 (ko) 반도체 소자의 금속배선 형성방법
KR100558049B1 (ko) 전력 소자의 금속 배선 형성 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법
KR100871370B1 (ko) 반도체소자의 금속배선 형성방법
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
KR20080061165A (ko) 반도체 소자의 콘택홀 형성 방법
KR20040058907A (ko) 반도체 소자의 제조 방법
KR20020032698A (ko) 반도체 소자의 구리 배선 형성 방법
KR20090050642A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 9