KR100390997B1 - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR100390997B1
KR100390997B1 KR10-2001-0037476A KR20010037476A KR100390997B1 KR 100390997 B1 KR100390997 B1 KR 100390997B1 KR 20010037476 A KR20010037476 A KR 20010037476A KR 100390997 B1 KR100390997 B1 KR 100390997B1
Authority
KR
South Korea
Prior art keywords
layer
forming
barrier layer
contact hole
plug
Prior art date
Application number
KR10-2001-0037476A
Other languages
English (en)
Other versions
KR20030001789A (ko
Inventor
조영아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0037476A priority Critical patent/KR100390997B1/ko
Publication of KR20030001789A publication Critical patent/KR20030001789A/ko
Application granted granted Critical
Publication of KR100390997B1 publication Critical patent/KR100390997B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 제 1 베리어(Barrier)층인 티타늄(Ti)층 형성 공정 시 콘택홀 탑 코너(Contact hole top coner) 부위에 발생된 오버행(Overhang)을 플라즈마(Plasma) 식각 공정으로 제거한 후 제 2 베리어층과 플러그(Plug)층을 형성하므로, 상기 제 2 베리어층 및 플러그층의 스텝 커버리지(Step coverage)를 증가시켜 상기 플러그에 보이드(Void) 발생을 방지하므로 콘택 저항의 증가를 방지하여 소자의 특성을 향상시키는 특징이 있다.

Description

금속 배선 형성 방법{Method for forming a metal line}
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 제 1 베리어(Barrier)층인 티타늄(Ti)층 형성 공정 시 콘택홀 탑 코너(Contact hole top coner) 부위에 발생된 오버행(Overhang)을 플라즈마(Plasma) 식각 공정으로 제거하여 소자의 특성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 반도체 기판(11) 상에 층간 절연막(13)과 감광막을 순차적으로 형성한다.
그리고, 상기 감광막을 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 층간 절연막(13)을 선택 식각하여 콘택홀을 형성하고, 상기 감광막을 제거한다.
그리고, 상기 콘택홀을 포함한 층간 절연막(13) 상에 티타늄층(15)을 형성한다.
이때, 소자의 집적화로 디자인 룰(Design rule)이 감소하여 콘택홀 크기가 감소하고 종횡비가 증가하므로 상기 티타늄층(15) 형성 공정 시, 상기 콘택홀 탑 코너 부위에 오버행(A)이 발생된다.
도 1b에서와 같이, 상기 티타늄층(15) 상에 TiN층(17)과 플러그(Plug)용 텅스텐(W)층(19)을 형성한다.
여기서, 상기 콘택홀 탑 코너 부위에 오버행(A)의 발생으로 상기 플러그용 텅스텐층(19) 형성 공정 시, 보이드(Void)가 발생된다.
종래의 금속 배선 형성 방법은 소자의 집적화로 디자인 룰이 감소하여 콘택홀 크기가 감소하고 종횡비가 증가하므로 제 1 베리어층인 Ti층 형성 공정 시 콘택홀 탑 코너 부위에 오버행이 발생되기 때문에 플러그용 텅스텐층 형성 공정 시 보이드가 발생되어 상기 콘택홀 저항이 증가하는 등 소자의 특성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 제 1 베리어층인 티타늄층 형성 공정 시 콘택홀 탑 코너 부위에 발생된 오버행을 플라즈마 식각 공정으로 제거한 후 제 2 베리어층과 플러그층을 형성하므로, 상기 제 2 베리어층 및 플러그층의 스텝 커버리지(Step coverage)를 증가시켜 상기 플러그에 보이드발생을 방지하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 반도체 기판 13, 33 : 층간 절연막
15, 35 : 티타늄층 17, 37 : TiN층
19, 39 : 플러그용 텅스텐층
본 발명의 금속 배선 형성 방법은 기판 상에 콘택홀이 구비된 층간 절연막을 형성하는 단계, 상기 콘택홀을 포함한 층간 절연막 상에 제 1 베리어층을 형성하되, 상기 콘택홀 탑 코너 부위에 오버행이 발생되는 단계, 상기 제 1 베리어층을 대기 중에 노출시켜 상기 제 1 베리어층 표면에 제 1 베리어 산화물을 형성하는 단계, 상기 제 1 베리어 산화물을 식각하여 상기 오버행을 제거하는 단계 및 상기 제 1 베리어층 상에 제 2 베리어층과 플러그용 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 2a에서와 같이, 반도체 기판(31) 상에 층간 절연막(33)과 감광막을 순차적으로 형성한다.
그리고, 상기 감광막을 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 층간 절연막(33)을 선택 식각하여 콘택홀을 형성하고, 상기 감광막을 제거한다.
그리고, 상기 콘택홀을 포함한 층간 절연막(33) 상에 티타늄층(35)을 형성한다.
이때, 상기 티타늄층(35) 형성 공정 시, 상기 콘택홀 탑 코너 부위에 오버행(A)이 발생된다.
도 2b에서와 같이, 상기 티타늄층(35)을 대기 중에 노출시켜 TixOy층을 발생시킨 후, 100W ∼ 5kW의 파워(Power), 300 ∼ 800℃의 온도 및 0.1 ∼ 100Torr의 압력에서 N2/H2플라즈마를 사용한 식각 공정을 10초 ∼ 10분간 진행함으로 상기 TixOy층을 식각하여 상기 오버행(A)을 제거한다.
여기서, 상기 TixOy층 식각 공정 시, N2,H2,N2/H2혼합기체, N2/H2/He 혼합기체 및 N2/H2/Ar 혼합기체 등을 사용한다.
도 2c에서와 같이, 상기 티타늄층(35) 상에 TiN층(37)과 플러그용 텅스텐층(39)을 형성한다.
본 발명의 금속 배선 형성 방법은 제 1 베리어층인 티타늄층 형성 공정 시 콘택홀 탑 코너 부위에 발생된 오버행을 플라즈마 식각 공정으로 제거한 후 제 2 베리어층과 플러그층을 형성하므로, 상기 제 2 베리어층 및 플러그층의 스텝 커버리지를 증가시켜 상기 플러그에 보이드 발생을 방지하므로 콘택 저항의 증가를 방지하여 소자의 특성을 향상시키는 효과가 있다.

Claims (4)

  1. 기판 상에 콘택홀이 구비된 층간 절연막을 형성하는 단계;
    상기 콘택홀을 포함한 층간 절연막 상에 제 1 베리어층을 형성하되, 상기 콘택홀 탑 코너 부위에 오버행이 발생되는 단계;
    상기 제 1 베리어층을 대기 중에 노출시켜 상기 제 1 베리어층 표면에 제 1 베리어 산화물을 형성하는 단계;
    상기 제 1 베리어 산화물을 식각하여 상기 오버행을 제거하는 단계;
    상기 제 1 베리어층 상에 제 2 베리어층과 플러그용 도전층을 형성하는 단계를 포함하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 베리어층을 티타늄(Ti)층으로 형성함을 특징으로 하는 금속 배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 티타늄 산화물을 100W ∼ 5kW의 파워(Power), 300 ∼ 800℃의 온도 및 0.1 ∼ 100Torr의 압력에서 플라즈마를 사용한 식각 공정을 10초 ∼ 10분간 진행하여 식각함을 특징으로 하는 금속 배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 티타늄 산화물의 식각 공정은 N2,H2,N2/H2혼합기체, N2/H2/He 혼합기체 및 N2/H2/Ar 혼합기체 등을 사용함을 특징으로 하는 금속 배선 형성 방법.
KR10-2001-0037476A 2001-06-28 2001-06-28 금속 배선 형성 방법 KR100390997B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037476A KR100390997B1 (ko) 2001-06-28 2001-06-28 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037476A KR100390997B1 (ko) 2001-06-28 2001-06-28 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030001789A KR20030001789A (ko) 2003-01-08
KR100390997B1 true KR100390997B1 (ko) 2003-07-12

Family

ID=27711786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037476A KR100390997B1 (ko) 2001-06-28 2001-06-28 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100390997B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870271B1 (ko) 2007-06-28 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135250A (ja) * 1993-11-10 1995-05-23 Nec Corp 半導体装置の製造方法
KR970030665A (ko) * 1995-11-22 1997-06-26 김주용 반도체 소자의 베리어 금속층 형성방법
US5654233A (en) * 1996-04-08 1997-08-05 Taiwan Semiconductor Manufacturing Company Ltd Step coverage enhancement process for sub half micron contact/via
JPH09326436A (ja) * 1996-06-06 1997-12-16 Sony Corp 配線形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135250A (ja) * 1993-11-10 1995-05-23 Nec Corp 半導体装置の製造方法
KR970030665A (ko) * 1995-11-22 1997-06-26 김주용 반도체 소자의 베리어 금속층 형성방법
US5654233A (en) * 1996-04-08 1997-08-05 Taiwan Semiconductor Manufacturing Company Ltd Step coverage enhancement process for sub half micron contact/via
JPH09326436A (ja) * 1996-06-06 1997-12-16 Sony Corp 配線形成方法

Also Published As

Publication number Publication date
KR20030001789A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
JP2003133415A (ja) 半導体素子の導電配線形成方法
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
KR100390997B1 (ko) 금속 배선 형성 방법
KR100226727B1 (ko) 배선 형성 방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100861289B1 (ko) 반도체 소자의 금속배선 제조방법
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100399443B1 (ko) 금속 배선 형성 방법
KR100458081B1 (ko) 반도체장치의비아홀형성방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100532981B1 (ko) 반도체소자 식각방법
KR20030049567A (ko) 반도체 소자의 콘택홀 형성방법
KR100735630B1 (ko) 금속 배선 형성 방법
KR100443515B1 (ko) 비아홀 형성 방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR20000015639A (ko) 다층배선 형성 방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법
KR19980053654A (ko) 반도체 소자의 비아홀 형성방법
KR20050032308A (ko) 반도체 소자의 금속배선 형성방법
KR20050007641A (ko) 반도체 소자의 구리 금속배선 형성방법
KR19990002278A (ko) 반도체소자의 배선형성방법
KR20060008431A (ko) 반도체 소자의 금속배선 형성방법
KR20020054710A (ko) 반도체 소자의 다층 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 12

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 17