KR19990002278A - 반도체소자의 배선형성방법 - Google Patents

Abstract

본 발명은 금속배선 형성시 제 1 금속층상에 형성된 티타늄 나이트라이드층상에 식각선택비가 큰 에칭스톱층을 형성하여 티타늄 나이트라이드층의 손실을 방지하므로서 소자의 신뢰성을 향상시키는데 적당한 반도체소자의 배선형성방법에 관한 것으로서 기판상에 제 1 금속층을 형성한 후 제 1 금속층상에 티타늄 나이트라이드층을 차례로 형성하는 공정과, 상기 티타늄 나이트라이드층과 식각선택비가 큰 에칭스톱층을 상기 티타늄 나이트라이드층상에 형성하는 공정과, 상기 에칭스톱층상에 금속간절연층을 형성하는 공정과, 비아홀 패턴을 마스크로 하여 상기 금속간절연층을 선택적으로 제거하는 공정과, 그리고 상기 에칭스톱층을 제거하여 티타늄 나이트라이드층을 노출시킨 후 제 2 금속층을 형성하는 공정을 포함하여 이루어진다.

Description

반도체소자의 배선형성방법

본 발명은 반도체소자에 관한 것으로서, 특히, 메탈라인과 메탈라인을 연결시키기 위한 비아홀 식각시 하부메탈의 손상을 최소화하는데 적당한 반도체소자의 배선형성방법에 관한 것이다.

일반적으로 다층배선에 있어서, 하부금속층으로서 티타늄(Ti), 티타늄 나이트라이드(TiN) 및 티타늄 텅스텐(TiW) 등을 사용한다.

하부금속층상에 절연막을 형성한 후 상부금속층과의 전기적연결을 위해 절연막을 식각하여 비아홀(Via hole)을 형성하게 된다.

그러나 절연막을 식각할 때 절연막 아래의 하부금속층 예를들어, 티타늄등과 식각 선택비가 없기 때문에 티타늄의 손상을 피할 수 없다.

이를 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1a 내지 1d는 종래 반도체소자의 금속배선 형성방법을 설명하기 위한 공정단면도이다.

도 1a에 도시한 바와같이 기판(10)상에 알루미늄과 같은 제 1 금속층(11)을 형성하고 제 1 금속층(11)상에 티타늄 나이트라이드층(12)을 형성한다.

티타늄 나이트라이드(TiN)층(12)상에 후공정에서 형성될 상부금속층과의 전기적 절연을 위해 층간절연막을 증착하게 되는데 이때 사용되는 층간절연막은 다음과 같다.

즉, 상기 TiN층(12)상에 제 1 TEOS(Tetraethylorthosilicate)(13)를 증착하고 그 위에 SOG(Spin On Glass)(14) 또는 USG(Undoped Silicate Glass)를 차례로 증착한다.

그리고 SOG(14)상에 제 2 TEOS(15)를 증착한 후 전면에 포토레지스트(16)를 도포한다.

이어, 도 1b에 도시한 바와같이 후공정에서 형성될 상부금속층과의 전기적연결을 위한 비아홀을 형성하기 위해 포토레지스트(16)를 패터닝한다.

이어서, 도 1b에 도시한 바와같이 패터닝된 포토레지스트(16)를 마스크로 이용한 식각공정으로 제 2 TEOS(15), SOG(14), 제 1 TEOS(13)를 차례로 제거한다.

이때 절연막을 제거하는데 사용되는 가스는 플루오린기를 함유한 식각가스(CHF₃/C₂F₆/C₃F₈/C₄F₈/CH₃F/CH₂F₂/CF₄)이다.

한편, TiN층(12)이 노출되도록 상기 층간절연막을 제거하였을 경우, 도 1c에 도시한 바와같이 노출된 TiN층(12)은 손상을 입게된다.

여기서 TiN층(12)의 손상이 계속될 경우, 그 하부의 제 1 금속층(11)이 노출되는 문제가 발생된다.

이와같이 제 1 금속층층(11)이 대기중에 노출되게 되면 도 1d에 도시한 바와같이 제 1 금속층(11)의 계면에 Al₂O₃, AlF 등과 같은 화합물(17)이 형성된다.

이후, 포토레지스트(16)를 제거한 후 상부금속층(도면에 도시하지 않음)을 형성하게 된다.

그러나 상기와 같은 종래 반도체소자 배선형성방법은 다음과 같은 문제점이 있었다.

비아홀 형성시 필연적으로 TiN층의 손실이 발생하게 되고 더 나아가서는 알루미늄층까지 대기중에 노출되게 된다.

이렇게 알루미늄층이 대기중에 노출되면 웨이퍼 전면에 금속성 폴리머(Polymer)가 형성되어 소자의 신뢰성을 저하시킨다.

본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로서, 비아홀 형성시 TiN층의 손실을 방지하기 위해 TiN층상에 보호막을 형성하므로서 비아홀 형성에 따른 식각공정을 용이하게 하고 소자의 신뢰성을 향상시키는데 적당한 반도체소자의 배선형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 1d는 종래 반도체소자의 배선형성방법을 설명하기 위한 공정단면도

도 2a 내지 2e는 본 발명에 따른 반도체소자의 배선형성방법을 설명하기 위한 공정단면도

*도면의 주요부분에 대한 부호의 설명*

10 : 기판11 : 제 1 금속층

12 : 티타늄 나이트라이드층(TiN)13 : 제 1 TEOS층

14 : SOG층15 : 제 2 TEOS층

16 : 포토레지스트17 : Al₂O₃, AlF화합물

21 : 실리콘 옥시 나이트라이드층22 : 카본성 폴리머

상기의 목적을 달성하기 위한 본 발명의 반도체소자 배선형성방법은 기판상에 제 1 금속층을 형성한 후 제 1 금속층상에 티타늄 나이트라이드층을 차례로 형성하는 공정과, 상기 티타늄 나이트라이드층과 식각선택비가 큰 에칭스톱층을 상기 티타늄 나이트라이드층상에 형성하는 공정과, 상기 에칭스톱층상에 금속간절연층을 형성하는 공정과, 비아홀 패턴을 마스크로 하여 상기 금속간절연층을 선택적으로 제거하는 공정과, 그리고 상기 에칭스톱층을 제거하여 티타늄 나이트라이드층을 노출시킨 후 제 2 금속층을 형성하는 공정을 포함하여 이루어진다.

이하, 본 발명의 반도체소자 배선형성방법을 첨부된 도면을 참조하여 설명하기로 한다.

도 2a 내지 2c는 본 발명의 반도체소자 배선형성방법을 설명하기 위한 공정단면도이다.

먼저, 도 2a에 도시한 바와같이 기판(20)상에 알루미늄과 같은 제 1 금속층(11)을 형성한 후 제 1 금속층(11)상에 티타늄 나이트라이드층(TiN)(12)을 형성한다. 이어, 티타늄 나이트라이드층(12)상에 150∼1000Å두께의 실리콘 옥시 나이트라이드(Silicon Oxy Nitride)(SiON)층(21)을 형성한다.

여기서, 실리콘 옥시 나이트라이드층(21)을 사용하는 이유는 후공정에서 비아홀 형성을 위한 식각공정시 에칭 스톱층으로 사용되며 상기 티타늄 나이트라이드층(12)과 고선택비를 갖는다.

그리고 실리콘 옥시 나이트라이드층 대신에 열질화막(Thermal Nitride)을 적용할 수 있다.

이후, 실리콘 옥시 나이트라이드층(21)상에 제 1 TEOS층(13), SOG층(14)(또는 USG층)을 차례로 형성한다.

그리고 상기 SOG층(14)상에 제 2 TEOS층(15)을 형성한 후 전면에 포토레지스트(16)를 도포한다.

여기서, 제 1 TEOS층(13), SOG층(14), 제 2 TEOS(15)층은 금속층간의 절연을 위한 금속간절연층으로서 그 두께는 3000∼15000Å로 한다.

이어, 도 2b에 도시한 바와같이 노광 및 현상공정으로 상기 포토레지스트(16)를 패터닝하여 비아홀 패턴을 형성한다.

이후, 도 2c에 도시한 바와같이 상기 비아홀 패턴을 마스크로 이용한 식각공정으로 상기 포토레지스트(16)하부의 제 2 TEOS층(15), SOG층(14), 제 1 TEOS층(13)을 선택적으로 제거하여 상기 실리콘 옥시 나이트라이드층(21)의 표면을 노출시킨다.

이때 실리콘 옥시 나이트라이드층(21)을 노출시키기 위한 식각공정은 상기 금속간절연층을 식각할 때 사용한 식각장비를 그대로 사용한다.

즉, 고밀도 플라즈마 소오스를 이용하며 압력조건은 3mT∼100mT이다.

또한 소오스 파워(Source Power)는 1000∼2500W이고 보톰(Bottom)파워는 1000∼2000W으로 한다.

이와같이 상기 실리콘 옥시 나이트라이드층(21)의 표면을 노출시키는 과정에 상기 실리콘 옥시 나이트라이드층(21)의 표면에 카본(Carbon)성의 폴리머(22)가 증착되게 된다.

이러한 카본성 폴리머(22)가 상기 실리콘 옥시 나이트라이드층(21)상에 증착됨으로 인해 실리콘 옥시 나이트라이드층(21)이 물리적으로나 화학적으로 더 이상 식각이 되지 않는다.

상기 실리콘 옥시 나이트라이드층(21)이 더 이상 식각되지 않으므로 그 하부의 티타늄 나이트라이드층(12)은 완전하게 보호될 수 있다.

따라서 도 2d에 도시한 바와같이 O₂-플라즈마 에싱(Ashing)처리를 통해 상기 카본성 폴리머를 제거한 다음, 도 2e에 도시한 바와같이 CF₄/O₂, C₂F₆/O₂, CH₃F/O₂, CHF₃/O₂식각가스를 이용하여 실리콘 옥시 나이트라이드층(21)을 제거하여 티타늄 나이트라이드층(12)을 노출시킨다.

이때 실리콘 옥시 나이트라이드층(21)의 식각은 고밀도 플라즈마 소오스를 이용하며 압력은 10∼20mT이며, 소오스 파워는 1000∼2800W이고 보톰 파워는 150∼300W로 한다.

이후, 상기 포토레지스트(16)를 제거한 후 제 2 금속층(도면에 도시되지 않음)을 형성한다.

이상 상술한 바와같이 본 발명의 반도체소자 배선형성방법은 티타늄 나이트라이드층과의 식각선택비가 큰 물질을 에칭스톱층으로 사용하므로서 식각이 용이할 뿐만 아니라 티타늄 나이트라이드층의 손실을 방지하므로 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (5)

1. 기판상에 제 1 금속층을 형성한 후 제 1 금속층상에 티타늄 나이트라이드층을 차례로 형성하는 공정과,

   상기 티타늄 나이트라이드층과 식각선택비가 큰 에칭스톱층을 상기 티타늄 나이트라이드층상에 형성하는 공정과,

   상기 에칭스톱층상에 금속간절연층을 형성하는 공정과,

   비아홀 패턴을 마스크로 하여 상기 금속간절연층을 선택적으로 제거하는 공정과, 그리고

   상기 에칭스톱층을 제거하여 티타늄 나이트라이드층을 노출시킨 후 제 2 금속층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 배선형성방법.
2. 제 1 항에 있어서,

   상기 에칭스톱층은 실리콘 옥시 나이트라이드 또는 열질화막을 사용하는 것을 특징으로 하는 반도체소자의 배선형성방법.
3. 제 1 항에 있어서,

   상기 금속간절연층의 식각은 고밀도 플라즈마 소오스를 이용하며 압력조건은 3mT∼100mT, 소오스 파워(Source Power)는 1000∼2500W, 보톰(Bottom)파워는 1000∼2000W으로 하는 것을 특징으로 하는 반도체소자의 배선형성방법.
4. 제 1 항에 있어서,

   상기 에칭스톱층의 식각은 고밀도 플라즈마 소오스를 이용하며 압력은 10∼20mT, 소오스 파워는 1000∼2800W, 보톰 파워는 150∼300W로 하는 것을 특징으로 하는 반도체소자의 배선형성방법.
5. 제 1 항에 있어서,

   상기 금속간절연층은 상기 실리콘 옥시 나이트라이드층상에 제 1 TEOS층, SOG층, 제 2 TEOS층을 차례로 형성하여 이루어지는 것을 특징으로 하는 반도체소자의 배선형성방법.