JP2003045969A - デュアルダマシン工程を利用した配線形成方法 - Google Patents
デュアルダマシン工程を利用した配線形成方法Info
- Publication number
- JP2003045969A JP2003045969A JP2002203130A JP2002203130A JP2003045969A JP 2003045969 A JP2003045969 A JP 2003045969A JP 2002203130 A JP2002203130 A JP 2002203130A JP 2002203130 A JP2002203130 A JP 2002203130A JP 2003045969 A JP2003045969 A JP 2003045969A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- etching
- wiring
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 117
- 230000009977 dual effect Effects 0.000 title description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 229920006254 polymer film Polymers 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 93
- 230000000903 blocking effect Effects 0.000 claims description 67
- 239000007789 gas Substances 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 25
- 229910052799 carbon Inorganic materials 0.000 claims description 25
- 150000001722 carbon compounds Chemical class 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 12
- 229920000642 polymer Polymers 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910020177 SiOF Inorganic materials 0.000 claims description 2
- 229910020175 SiOH Inorganic materials 0.000 claims description 2
- 239000012861 aquazol Substances 0.000 claims description 2
- 229920006187 aquazol Polymers 0.000 claims description 2
- 238000004380 ashing Methods 0.000 claims description 2
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 abstract 4
- 238000009429 electrical wiring Methods 0.000 description 33
- 238000005498 polishing Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical class [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- LCGLNKUTAGEVQW-UHFFFAOYSA-N Dimethyl ether Chemical compound COC LCGLNKUTAGEVQW-UHFFFAOYSA-N 0.000 description 1
- 101150016011 RR11 gene Proteins 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005597 polymer membrane Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 下部導電性パターンの損傷を最少化する電気
的配線の形成方法を提供する。 【解決手段】 第１絶縁膜３０上に、第１阻止膜３２及
び第２阻止膜３６及び第３絶縁膜３８を形成する。第３
絶縁膜３８上にキャッピング膜４０を形成する。キャッ
ピング膜４０、第３絶縁膜３８及び第２絶縁膜３４の所
定部位をエッチングしてビアホール４２を形成する。露
出された第１阻止膜３２上にポリマー膜４６を形成す
る。残留しているキャッピング膜４０及び第３絶縁膜３
８を連続的にエッチングし、トレンチを形成する。フォ
トレジストパターン４４、ポリマー膜４６及びビアホー
ル４２の底面に露出された第１阻止膜３２を除去する。
的配線の形成方法を提供する。 【解決手段】 第１絶縁膜３０上に、第１阻止膜３２及
び第２阻止膜３６及び第３絶縁膜３８を形成する。第３
絶縁膜３８上にキャッピング膜４０を形成する。キャッ
ピング膜４０、第３絶縁膜３８及び第２絶縁膜３４の所
定部位をエッチングしてビアホール４２を形成する。露
出された第１阻止膜３２上にポリマー膜４６を形成す
る。残留しているキャッピング膜４０及び第３絶縁膜３
８を連続的にエッチングし、トレンチを形成する。フォ
トレジストパターン４４、ポリマー膜４６及びビアホー
ル４２の底面に露出された第１阻止膜３２を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置での電
気的配線の形成方法に関するものであり、より詳細に
は、コンタクトと導電ラインを同時に形成するデュアル
ダマシン工程を利用した電気的配線の形成方法に関する
ものである。
気的配線の形成方法に関するものであり、より詳細に
は、コンタクトと導電ラインを同時に形成するデュアル
ダマシン工程を利用した電気的配線の形成方法に関する
ものである。
【０００２】
【従来の技術】近来、コンピュータのような情報媒体の
急速な普及に伴って、半導体装置は飛躍的に発展してい
る。その機能面において、半導体装置は高速で動作する
と同時に大容量の貯蔵能力を有することが要求される。
これにより、半導体装置は、集積度、信頼度および応答
速度などを向上させる方向に製造技術が発展している。
前記製造技術うちの電気的配線を形成する技術に関する
要求がさらに厳格になっている。
急速な普及に伴って、半導体装置は飛躍的に発展してい
る。その機能面において、半導体装置は高速で動作する
と同時に大容量の貯蔵能力を有することが要求される。
これにより、半導体装置は、集積度、信頼度および応答
速度などを向上させる方向に製造技術が発展している。
前記製造技術うちの電気的配線を形成する技術に関する
要求がさらに厳格になっている。
【０００３】従来の半導体装置での電気的配線は、低い
コンタクト抵抗と工程進行の容易性によりアルミニウム
を使用する配線構造が主に使用された。しかし、半導体
装置が高集積化されながら、アルミニウム配線構造は接
合スパイク不良、エレクトロマイグレーション（ｅｌｅ
ｃｔｒｏ ｍｉｇｒａｔｉｏｎ）問題などにより使用
に限界があったし、また、半導体装置の応答速度向上の
ために、アルミニウムよりさらに低い抵抗を有する物質
が要求されている。
コンタクト抵抗と工程進行の容易性によりアルミニウム
を使用する配線構造が主に使用された。しかし、半導体
装置が高集積化されながら、アルミニウム配線構造は接
合スパイク不良、エレクトロマイグレーション（ｅｌｅ
ｃｔｒｏ ｍｉｇｒａｔｉｏｎ）問題などにより使用
に限界があったし、また、半導体装置の応答速度向上の
ために、アルミニウムよりさらに低い抵抗を有する物質
が要求されている。
【０００４】これにより、最近、低抵抗を有しながらエ
レクトロマイグレーション特性が優れる銅配線の使用と
共に、低誘電絶縁膜による電気的配線の形成が常用化さ
れている。しかし、銅はシリコン又は大部分の金属層で
速く拡散されるので、従来のフォトリソグラフィ工程を
適用できないために、一般的にダマシン工程により電気
的配線を形成する。ダマシン工程を使用して電気的配線
を形成する時には、導電ラインとコンタクトを同時に形
成することができるデュアルダマシン（ｄｕａｌ ｄａ
ｍａｃｉｎｅ）工程を使用することが経済的である。
レクトロマイグレーション特性が優れる銅配線の使用と
共に、低誘電絶縁膜による電気的配線の形成が常用化さ
れている。しかし、銅はシリコン又は大部分の金属層で
速く拡散されるので、従来のフォトリソグラフィ工程を
適用できないために、一般的にダマシン工程により電気
的配線を形成する。ダマシン工程を使用して電気的配線
を形成する時には、導電ラインとコンタクトを同時に形
成することができるデュアルダマシン（ｄｕａｌ ｄａ
ｍａｃｉｎｅ）工程を使用することが経済的である。
【０００５】デュアルダマシン構造は、下部の導電体と
連結させるためのコンタクトが形成される部位であるビ
アホール（Ｖｉａ ｈｏｌｅ）と導電ラインが形成され
る部位であるトレンチ（ｔｒｅｎｃｈ）が形成された構
造として、次のうちのいずれか一つのエッチング方法に
よりなる。デュアルダマシン構造を形成するためのエッ
チング方法は、第一に、ビアをまず形成し、その後にト
レンチを形成する方法（ビアファースト、Ｖｉａ ｆｉ
ｒｓｔ）、第二に、トレンチをまず形成し、その後にビ
アを形成する方法（トレンチファースト、Ｔｒａｎｃｈ
ｆｉｒｓｔ）、第三に、ビアとトレンチを一度に形成
する方法（埋め込みトレンチ、ｂｕｒｉｅｄ Ｔｒｅｎ
ｃｈ）を挙げることができる。
連結させるためのコンタクトが形成される部位であるビ
アホール（Ｖｉａ ｈｏｌｅ）と導電ラインが形成され
る部位であるトレンチ（ｔｒｅｎｃｈ）が形成された構
造として、次のうちのいずれか一つのエッチング方法に
よりなる。デュアルダマシン構造を形成するためのエッ
チング方法は、第一に、ビアをまず形成し、その後にト
レンチを形成する方法（ビアファースト、Ｖｉａ ｆｉ
ｒｓｔ）、第二に、トレンチをまず形成し、その後にビ
アを形成する方法（トレンチファースト、Ｔｒａｎｃｈ
ｆｉｒｓｔ）、第三に、ビアとトレンチを一度に形成
する方法（埋め込みトレンチ、ｂｕｒｉｅｄ Ｔｒｅｎ
ｃｈ）を挙げることができる。
【０００６】前記の方法は、フォトリソグラフィ工程及
びエッチング工程がビア又はトレンチのうち、いずれか
一つをまず形成するかにより区分され、これは形成され
るトレンチとビアのサイズ、トレンチとビアのミスアラ
イン（ｍｉｓａｌｉｇｎ）許容程度などによって適切な
方法を選択することができる。
びエッチング工程がビア又はトレンチのうち、いずれか
一つをまず形成するかにより区分され、これは形成され
るトレンチとビアのサイズ、トレンチとビアのミスアラ
イン（ｍｉｓａｌｉｇｎ）許容程度などによって適切な
方法を選択することができる。
【０００７】前記列挙された方法のうちで、ビアホール
をまず形成させる（ビアファースト）方法によるデュア
ルダマシン構造は工程が単純であり、トレンチとビアホ
ールのミスアライン限界を克服できる方法としてよく使
用されている。
をまず形成させる（ビアファースト）方法によるデュア
ルダマシン構造は工程が単純であり、トレンチとビアホ
ールのミスアライン限界を克服できる方法としてよく使
用されている。
【０００８】図１乃至図４は、従来のデュアルダマシン
工程を使用した電気的な配線形成方法を説明するための
断面図である。
工程を使用した電気的な配線形成方法を説明するための
断面図である。
【０００９】図１に示すように、半導体基板上に導電性
物質が埋立てられているホール又はトレンチを備える第
１絶縁膜１０を形成する。したがって、第１絶縁膜１０
の上部面の所定部位には、導電性物質が埋め立てられる
ことからなる導電性パターン１０ａの上部面が各々露出
されている。
物質が埋立てられているホール又はトレンチを備える第
１絶縁膜１０を形成する。したがって、第１絶縁膜１０
の上部面の所定部位には、導電性物質が埋め立てられる
ことからなる導電性パターン１０ａの上部面が各々露出
されている。
【００１０】続いて、第１絶縁膜１０上に阻止膜１２を
形成し、順次に第２絶縁膜１４及び低誘電物質からなる
第３絶縁膜１６を形成する。第３絶縁膜１６は一般的に
誘電定数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ、
ｋ）が３．５以下である物質からなる。
形成し、順次に第２絶縁膜１４及び低誘電物質からなる
第３絶縁膜１６を形成する。第３絶縁膜１６は一般的に
誘電定数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ、
ｋ）が３．５以下である物質からなる。
【００１１】第２絶縁膜１４は後続工程により導電体間
を連結するためのビアホールが形成され、ビアホール間
を絶縁する役割を有する。また、第３絶縁膜１６は後続
工程により上部の導電ラインを形成されるためのトレン
チが形成され、上部導電ライン間を絶縁する役割を有す
る。したがって、第３絶縁膜１６は隣接する上部導電ラ
イン間のキャパシタンスが増加することを防止するため
に、低誘電物質を使用して形成する。一般的に、第３絶
縁膜１６は低誘電物質である炭素又は炭素化合物を含
む。
を連結するためのビアホールが形成され、ビアホール間
を絶縁する役割を有する。また、第３絶縁膜１６は後続
工程により上部の導電ラインを形成されるためのトレン
チが形成され、上部導電ライン間を絶縁する役割を有す
る。したがって、第３絶縁膜１６は隣接する上部導電ラ
イン間のキャパシタンスが増加することを防止するため
に、低誘電物質を使用して形成する。一般的に、第３絶
縁膜１６は低誘電物質である炭素又は炭素化合物を含
む。
【００１２】図２に示すように、第１絶縁膜１０の所定
部位に形成されている導電性パターン１０ａの上部に位
置する阻止膜１２の一部が露出されるように第３絶縁膜
１６ａ及び第２絶縁膜１４ａの所定部位をエッチングし
てビアホール１８を形成する。従って、ビアホール１８
の低部に露出される阻止膜１２の基底下に導電性パター
ン１０ａが位置する。
部位に形成されている導電性パターン１０ａの上部に位
置する阻止膜１２の一部が露出されるように第３絶縁膜
１６ａ及び第２絶縁膜１４ａの所定部位をエッチングし
てビアホール１８を形成する。従って、ビアホール１８
の低部に露出される阻止膜１２の基底下に導電性パター
ン１０ａが位置する。
【００１３】図３に示すように、第３絶縁膜１６ｂの所
定部位をエッチングして、ビアホール１８と重畳される
部分を有するライン形のトレンチ２０を形成する。トレ
ンチ２０はエッチングされる部位がビアホール１８を含
み、ビアホール１８より広く形成される。トレンチ２０
は後続工程により上部の導電ラインに形成される。
定部位をエッチングして、ビアホール１８と重畳される
部分を有するライン形のトレンチ２０を形成する。トレ
ンチ２０はエッチングされる部位がビアホール１８を含
み、ビアホール１８より広く形成される。トレンチ２０
は後続工程により上部の導電ラインに形成される。
【００１４】炭素又は炭素化合物を含む第３絶縁膜１６
ｂをエッチングするためには、ＣｘＦｙガスと共に酸素
ガス及び窒素ガスを含む混合ガスを使用してプラズマエ
ッチングを実施しなければならない。しかし、第３絶縁
膜１６ｂをエッチングするエッチングガスは、阻止膜１
２ａとのエッチング選択比が低い。従って、第３絶縁膜
１６ｂのエッチングを実施すると、第３絶縁膜１６ｂの
みがエッチングされるものではなく、ビアホール１８ｂ
の底面に露出されている阻止膜１２ａも同時にエッチン
グされる。
ｂをエッチングするためには、ＣｘＦｙガスと共に酸素
ガス及び窒素ガスを含む混合ガスを使用してプラズマエ
ッチングを実施しなければならない。しかし、第３絶縁
膜１６ｂをエッチングするエッチングガスは、阻止膜１
２ａとのエッチング選択比が低い。従って、第３絶縁膜
１６ｂのエッチングを実施すると、第３絶縁膜１６ｂの
みがエッチングされるものではなく、ビアホール１８ｂ
の底面に露出されている阻止膜１２ａも同時にエッチン
グされる。
【００１５】阻止膜１２ａがエッチングされ、阻止膜１
２ａの下の導電性パターン１０ａの上部面の一部が露出
されると、露出された導電性パターン１０ａの上部面に
高エネルギーを有するプラズマが衝突して、コンタクト
よりなるべきものである下部導電性パターン１０ａが損
傷される。
２ａの下の導電性パターン１０ａの上部面の一部が露出
されると、露出された導電性パターン１０ａの上部面に
高エネルギーを有するプラズマが衝突して、コンタクト
よりなるべきものである下部導電性パターン１０ａが損
傷される。
【００１６】図４に示すように、ビアホール１８ｂ底面
に残っている阻止膜１２ａを除去し、ビアホール１８ｂ
とトレンチ２０に導電性物質２２を埋め込ませる。続い
て、ビアホール１８ｂ及びトレンチ２０にのみ導電性物
質２２が残っているように研磨を実施して電気的配線を
形成する。
に残っている阻止膜１２ａを除去し、ビアホール１８ｂ
とトレンチ２０に導電性物質２２を埋め込ませる。続い
て、ビアホール１８ｂ及びトレンチ２０にのみ導電性物
質２２が残っているように研磨を実施して電気的配線を
形成する。
【００１７】前記の方法により電気的配線を形成する
と、説明したように導電ラインを形成するためのトレン
チ２０をエッチングする時、ビアホール１８ｂの底面の
阻止膜１２ａも共にエッチングされ、下部の導電性パタ
ーン１０ａが損傷される。これにより、低抵抗を有する
コンタクトを具現することが困難である。
と、説明したように導電ラインを形成するためのトレン
チ２０をエッチングする時、ビアホール１８ｂの底面の
阻止膜１２ａも共にエッチングされ、下部の導電性パタ
ーン１０ａが損傷される。これにより、低抵抗を有する
コンタクトを具現することが困難である。
【００１８】これを克服するために、ビアホールを形成
した以後に有機物からなる反射防止膜を形成し、その後
にトレンチをエッチングする方法が提案された。しか
し、前記の方法を実施すると、第３絶縁膜でエッチング
が実施されなければならない部位であるにも拘わらず、
エッチングされない場合が頻繁に発生し、半導体装置の
不良が誘発される。
した以後に有機物からなる反射防止膜を形成し、その後
にトレンチをエッチングする方法が提案された。しか
し、前記の方法を実施すると、第３絶縁膜でエッチング
が実施されなければならない部位であるにも拘わらず、
エッチングされない場合が頻繁に発生し、半導体装置の
不良が誘発される。
【００１９】また、他の方法として、ビアホールを形成
した後に、スピン−オン−ガラス層を形成する。そし
て、第３絶縁膜をエッチングしてトレンチを形成し、そ
の後にスピン−オン−ガラス層を除去する方法が米国特
許第６，２０４，０９６号に開示されている。前記の方
法は、トレンチエッチング時にスピン−オン−ガラス層
により下部膜を保護する方法であるが、後続工程で前記
スピン−オン−ガラス層のみを除去することが容易でな
い。また、ビアホールを形成する時にエッチング終了点
を知らせてくれるエッチング阻止膜が形成されていない
ために、プラズマにより下部導電性パターンが損傷する
ことがある。
した後に、スピン−オン−ガラス層を形成する。そし
て、第３絶縁膜をエッチングしてトレンチを形成し、そ
の後にスピン−オン−ガラス層を除去する方法が米国特
許第６，２０４，０９６号に開示されている。前記の方
法は、トレンチエッチング時にスピン−オン−ガラス層
により下部膜を保護する方法であるが、後続工程で前記
スピン−オン−ガラス層のみを除去することが容易でな
い。また、ビアホールを形成する時にエッチング終了点
を知らせてくれるエッチング阻止膜が形成されていない
ために、プラズマにより下部導電性パターンが損傷する
ことがある。
【００２０】
【発明が解決しようとする課題】本発明の目的は、下部
導電性パターンの損傷を最小化し、低いコンタクト抵抗
を有するようにデュアルダマシン工程を使用して電気的
配線を形成することにある。
導電性パターンの損傷を最小化し、低いコンタクト抵抗
を有するようにデュアルダマシン工程を使用して電気的
配線を形成することにある。
【００２１】
【発明を解決するための手段】上述した本発明の目的を
達成するための本発明の方法は、半導体基板上に導電性
物質が埋立てられているホール又は第１トレンチを備え
る第１絶縁膜を形成する。第１絶縁膜上に炭素又は炭素
化合物を含む非酸化物系列の絶縁物質からなる第１阻止
膜を形成した後、順次に酸化物系列の第２絶縁膜を形成
する。第２絶縁膜上に酸化物系列の絶縁物質からなる第
３絶縁膜を形成する。第３絶縁膜上に非炭素性酸化物系
列の絶縁物質からなるキャッピング膜を形成する。導電
性物質が埋立てられたホール又は第１トレンチの上部に
該当される第１阻止膜の一部分が露出されるように、キ
ャッピング膜、第３絶縁膜及び第２絶縁膜の所定部位を
エッチングしてビアホールを形成する。ビアホールが形
成されているキャッピング膜上にビアホールを含むライ
ン形の第２トレンチを形成するためのフォトレジストパ
ターンを形成する。フォトレジストパターンをエッチン
グマスクにしてキャッピング膜を部分的にエッチングし
ながら、キャッピング膜をエッチングするためのエッチ
ングガスと反応して、第１阻止膜上には第１阻止膜を保
護するに十分なポリマー膜を形成する。フォトレジスト
パターンをエッチングマスクにし、前記残っているキャ
ッピング膜及び第３絶縁膜を連続的にエッチングして第
２トレンチを形成する段階と、フォトレジストパターン
及びポリマー膜を除去し、続いて、ビアホールの底面に
露出された第１阻止膜を除去する。そして、前記結果物
に導電物質を埋立てさせて電気的配線を形成する。
達成するための本発明の方法は、半導体基板上に導電性
物質が埋立てられているホール又は第１トレンチを備え
る第１絶縁膜を形成する。第１絶縁膜上に炭素又は炭素
化合物を含む非酸化物系列の絶縁物質からなる第１阻止
膜を形成した後、順次に酸化物系列の第２絶縁膜を形成
する。第２絶縁膜上に酸化物系列の絶縁物質からなる第
３絶縁膜を形成する。第３絶縁膜上に非炭素性酸化物系
列の絶縁物質からなるキャッピング膜を形成する。導電
性物質が埋立てられたホール又は第１トレンチの上部に
該当される第１阻止膜の一部分が露出されるように、キ
ャッピング膜、第３絶縁膜及び第２絶縁膜の所定部位を
エッチングしてビアホールを形成する。ビアホールが形
成されているキャッピング膜上にビアホールを含むライ
ン形の第２トレンチを形成するためのフォトレジストパ
ターンを形成する。フォトレジストパターンをエッチン
グマスクにしてキャッピング膜を部分的にエッチングし
ながら、キャッピング膜をエッチングするためのエッチ
ングガスと反応して、第１阻止膜上には第１阻止膜を保
護するに十分なポリマー膜を形成する。フォトレジスト
パターンをエッチングマスクにし、前記残っているキャ
ッピング膜及び第３絶縁膜を連続的にエッチングして第
２トレンチを形成する段階と、フォトレジストパターン
及びポリマー膜を除去し、続いて、ビアホールの底面に
露出された第１阻止膜を除去する。そして、前記結果物
に導電物質を埋立てさせて電気的配線を形成する。
【００２２】前記の方法によると、キャッピング膜を部
分的にエッチングする時、キャッピング膜をエッチング
するためのエッチングガスと反応して第１阻止膜上に
は、ポリマーが十分に形成される。ポリマーは第２トレ
ンチをエッチングする時、第１阻止膜が共にエッチング
されないように第１阻止膜を保護して、下部の導電性パ
ターンの損傷を防止する。従って、低いコンタクト抵抗
を有する電気的配線を形成することができる。
分的にエッチングする時、キャッピング膜をエッチング
するためのエッチングガスと反応して第１阻止膜上に
は、ポリマーが十分に形成される。ポリマーは第２トレ
ンチをエッチングする時、第１阻止膜が共にエッチング
されないように第１阻止膜を保護して、下部の導電性パ
ターンの損傷を防止する。従って、低いコンタクト抵抗
を有する電気的配線を形成することができる。
【００２３】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい実施例をより詳細に説明する。
ましい実施例をより詳細に説明する。
【００２４】図５乃至図１５は、本発明の一実施形態に
よるデュアルダマシン工程を使用した電気的配線の形成
方法を説明するための断面図である。
よるデュアルダマシン工程を使用した電気的配線の形成
方法を説明するための断面図である。
【００２５】図５に示すように、半導体基板（図示せ
ず）上に導電性物質が埋立てられているホール又はトレ
ンチを備える第１絶縁膜３０を形成する。即ち、第１絶
縁膜３０の上部面の所定部位には、ホール又はトレンチ
に導電性物質が埋立てられて形成される導電性パターン
３０ａの上部面が各々露出されている。
ず）上に導電性物質が埋立てられているホール又はトレ
ンチを備える第１絶縁膜３０を形成する。即ち、第１絶
縁膜３０の上部面の所定部位には、ホール又はトレンチ
に導電性物質が埋立てられて形成される導電性パターン
３０ａの上部面が各々露出されている。
【００２６】具体的に説明すると、半導体基板上に絶縁
膜を形成した後、絶縁膜上に導電性パターンが形成され
る部位にホール又はトレンチを形成する。続いて、ホー
ル又はトレンチの内部に導電性物質を埋立てる。また、
導電性物質をエッチバック（ｅｔｃｈ ｂａｃｋ）又は
化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃ
ａｌ ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）方法によりエッチ
ングし、導電性パターン３０ａが上部面に露出される第
１絶縁膜３０を形成する。
膜を形成した後、絶縁膜上に導電性パターンが形成され
る部位にホール又はトレンチを形成する。続いて、ホー
ル又はトレンチの内部に導電性物質を埋立てる。また、
導電性物質をエッチバック（ｅｔｃｈ ｂａｃｋ）又は
化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃ
ａｌ ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）方法によりエッチ
ングし、導電性パターン３０ａが上部面に露出される第
１絶縁膜３０を形成する。
【００２７】他の方法として、絶縁膜が形成されている
半導体基板上に導電性物質を蒸着しパターニングして、
導電性パターン３０ａを形成し、導電性パターン３０ａ
上に絶縁膜を形成する。また、絶縁膜をエッチバック又
は化学機械的研磨（ＣＭＰ）方法にエッチングすること
により、導電性パターン３０ａが上部面に露出される第
１絶縁膜３０を形成することもできる。
半導体基板上に導電性物質を蒸着しパターニングして、
導電性パターン３０ａを形成し、導電性パターン３０ａ
上に絶縁膜を形成する。また、絶縁膜をエッチバック又
は化学機械的研磨（ＣＭＰ）方法にエッチングすること
により、導電性パターン３０ａが上部面に露出される第
１絶縁膜３０を形成することもできる。
【００２８】図６に示すように、第１絶縁膜３０上に第
１阻止膜３２と第２絶縁膜３４を順次に形成する。
１阻止膜３２と第２絶縁膜３４を順次に形成する。
【００２９】第１阻止膜３２は後続工程で膜をエッチン
グする時、エッチング終末点を知らせてくれる膜である
と同時に、第１阻止膜３２の下に備えられる導電性パタ
ーン３０ａを保護する膜である。従って、第１阻止膜３
２は第１阻止膜３２上に形成される第２絶縁膜３４とエ
ッチング選択比が大きくて、後続工程で第２絶縁膜３４
をエッチングする時に第２絶縁膜３４がエッチングされ
る速度に比べて、第１阻止膜３２のエッチング速度が相
対的に相当に遅いように所定の物質で形成しなければな
らない。
グする時、エッチング終末点を知らせてくれる膜である
と同時に、第１阻止膜３２の下に備えられる導電性パタ
ーン３０ａを保護する膜である。従って、第１阻止膜３
２は第１阻止膜３２上に形成される第２絶縁膜３４とエ
ッチング選択比が大きくて、後続工程で第２絶縁膜３４
をエッチングする時に第２絶縁膜３４がエッチングされ
る速度に比べて、第１阻止膜３２のエッチング速度が相
対的に相当に遅いように所定の物質で形成しなければな
らない。
【００３０】したがって、第１阻止膜３２は炭素（Ｃ）
又は炭素化合物を含む非酸化物系列の絶縁物質で形成す
ることができる。例えば、第１阻止膜３２はＳｉＣ膜で
形成することができる。
又は炭素化合物を含む非酸化物系列の絶縁物質で形成す
ることができる。例えば、第１阻止膜３２はＳｉＣ膜で
形成することができる。
【００３１】図７に示すように、第２絶縁膜３４上に第
２阻止膜３６と第３絶縁膜３８を順次に形成する。
２阻止膜３６と第３絶縁膜３８を順次に形成する。
【００３２】第３絶縁膜３８は後続のエッチング工程に
より所定部位に上部の導電ラインを形成するためのトレ
ンチが形成され、トレンチ間を絶縁させる役割を有す
る。第２阻止膜３６はトレンチを形成するために、第３
絶縁膜３８をエッチングする時、正確な地点までエッチ
ングが実施されることができるようにエッチング終末点
を知らせてくれる膜である。
より所定部位に上部の導電ラインを形成するためのトレ
ンチが形成され、トレンチ間を絶縁させる役割を有す
る。第２阻止膜３６はトレンチを形成するために、第３
絶縁膜３８をエッチングする時、正確な地点までエッチ
ングが実施されることができるようにエッチング終末点
を知らせてくれる膜である。
【００３３】第２阻止膜３６は窒化膜（ＳｉＮ）で形成
したり、炭素又は炭素化合物を含む非酸化物系列の膜
（例えば、ＳｉＣ）で形成することができる。しかし、
第２阻止膜３６は工程の単純化のために形成しなくても
よい。
したり、炭素又は炭素化合物を含む非酸化物系列の膜
（例えば、ＳｉＣ）で形成することができる。しかし、
第２阻止膜３６は工程の単純化のために形成しなくても
よい。
【００３４】第３絶縁膜３８は低誘電物質が含まれた酸
化物系列の絶縁物質からなる。
化物系列の絶縁物質からなる。
【００３５】第３絶縁膜３８は前記で説明したように、
後続工程により形成される導電ライン間を絶縁させる
が、導電ライン間の離隔される距離が近いために、導電
ライン間には導電ライン／第３絶縁膜／導電ラインの形
態の寄生キャパシタが形成される。寄生キャパシタは半
導体装置の応答速度を低下（ＲＣ ｄｅｌａｙ）させる
ために、応答速度及び半導体装置の信頼性向上のため
に、寄生キャパシタのキャパシタンスを最少化しなけれ
ばならない。
後続工程により形成される導電ライン間を絶縁させる
が、導電ライン間の離隔される距離が近いために、導電
ライン間には導電ライン／第３絶縁膜／導電ラインの形
態の寄生キャパシタが形成される。寄生キャパシタは半
導体装置の応答速度を低下（ＲＣ ｄｅｌａｙ）させる
ために、応答速度及び半導体装置の信頼性向上のため
に、寄生キャパシタのキャパシタンスを最少化しなけれ
ばならない。
【００３６】したがって、第３絶縁膜３８は低誘電物質
が含まれた酸化物系列の絶縁物質に形成し、誘電率を減
少させキャパシタンスを最少化する。第３絶縁膜３８は
誘電定数ｋが３．５以下である物質を使用して形成す
る。具体的に、第３絶縁膜３８は低誘電物質である炭素
又は炭素化合物がドーピングされた酸化物（ｃａｒｂｏ
ｎ−ｄｏｐｅｄ ｏｘｉｄｅ）、水素系酸化物（ＨＳ
Ｑ；ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｚｘａｎ
ｅ）、メチル系酸化物（ＭＳＱ；Ｍｅｔｈｙｌ ｓｉｌ
ｓｅｓｑｕｉｏｘａｎｅ）を使用して形成することがで
きる。即ち、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨ3系の物
質で形成することができる。
が含まれた酸化物系列の絶縁物質に形成し、誘電率を減
少させキャパシタンスを最少化する。第３絶縁膜３８は
誘電定数ｋが３．５以下である物質を使用して形成す
る。具体的に、第３絶縁膜３８は低誘電物質である炭素
又は炭素化合物がドーピングされた酸化物（ｃａｒｂｏ
ｎ−ｄｏｐｅｄ ｏｘｉｄｅ）、水素系酸化物（ＨＳ
Ｑ；ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｚｘａｎ
ｅ）、メチル系酸化物（ＭＳＱ；Ｍｅｔｈｙｌ ｓｉｌ
ｓｅｓｑｕｉｏｘａｎｅ）を使用して形成することがで
きる。即ち、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨ3系の物
質で形成することができる。
【００３７】図８に示すように、第３絶縁膜３８上に炭
素又は炭素化合物を含まない非炭素酸化物系列の絶縁物
質からなるキャッピング膜４０を形成する。
素又は炭素化合物を含まない非炭素酸化物系列の絶縁物
質からなるキャッピング膜４０を形成する。
【００３８】キャッピング膜４０は、例えば、ドーピン
グされない酸化膜であるＳｉＯ2、ＰＥＯＸ、ＵＳＧ又
はＴＥＯＳ膜で形成することができ、又は非炭素系列の
物質がドーピングされた酸化膜であるＳｉＯＦ膜によっ
ても形成することができる。
グされない酸化膜であるＳｉＯ2、ＰＥＯＸ、ＵＳＧ又
はＴＥＯＳ膜で形成することができ、又は非炭素系列の
物質がドーピングされた酸化膜であるＳｉＯＦ膜によっ
ても形成することができる。
【００３９】キャッピング膜４０は炭素又は炭素化合物
を含まない酸化物系列の絶縁物質からなるので、炭素又
は炭素化合物を含む非酸化物系列の絶縁物質からなる第
１阻止膜３２とはエッチングガスによりエッチング選択
比の調節が可能である。具体的に、炭素又は炭素化合物
がエッチングされないエッチングガスを選択し使用する
ことにより、第１阻止膜３２は殆どエッチングされず
に、キャッピング膜４０のみをエッチングすることがで
きる。
を含まない酸化物系列の絶縁物質からなるので、炭素又
は炭素化合物を含む非酸化物系列の絶縁物質からなる第
１阻止膜３２とはエッチングガスによりエッチング選択
比の調節が可能である。具体的に、炭素又は炭素化合物
がエッチングされないエッチングガスを選択し使用する
ことにより、第１阻止膜３２は殆どエッチングされず
に、キャッピング膜４０のみをエッチングすることがで
きる。
【００４０】図９に示すように、第１絶縁膜３０に形成
されている導電性パターン３０ａの上部に位置する第１
阻止膜３２の一部が露出されるように、キャッピング膜
４０ａ、第３絶縁膜３８ａ、第２阻止膜３６ａ及び第２
絶縁膜３４ａの所定部位を連続的にエッチングしてビア
ホール４２を形成する。
されている導電性パターン３０ａの上部に位置する第１
阻止膜３２の一部が露出されるように、キャッピング膜
４０ａ、第３絶縁膜３８ａ、第２阻止膜３６ａ及び第２
絶縁膜３４ａの所定部位を連続的にエッチングしてビア
ホール４２を形成する。
【００４１】具体的に、キャッピング膜４０ａ上にビア
ホールが形成される部位を特定するための第１フォトレ
ジストパターン（図示せず）を形成する。第２フォトレ
ジストパターン（図示せず）はエッチングを実施した後
に、導電性パターン３０ａの上部に位置する第１阻止膜
３２が露出されるように所定の位置に形成される。続い
て、第１フォトレジストパターン（図示せず）をエッチ
ングマスクにして、キャッピング膜４０ａ、第３絶縁膜
３８ａ、第２阻止膜３６ａ及び第２絶縁膜３４ａを連続
的にエッチングし、低部に第１阻止膜３２を露出させる
ビアホール４２を形成する。ビアホール４２が形成され
た後には、第１フォトレジストパターン（図示せず）を
除去する。
ホールが形成される部位を特定するための第１フォトレ
ジストパターン（図示せず）を形成する。第２フォトレ
ジストパターン（図示せず）はエッチングを実施した後
に、導電性パターン３０ａの上部に位置する第１阻止膜
３２が露出されるように所定の位置に形成される。続い
て、第１フォトレジストパターン（図示せず）をエッチ
ングマスクにして、キャッピング膜４０ａ、第３絶縁膜
３８ａ、第２阻止膜３６ａ及び第２絶縁膜３４ａを連続
的にエッチングし、低部に第１阻止膜３２を露出させる
ビアホール４２を形成する。ビアホール４２が形成され
た後には、第１フォトレジストパターン（図示せず）を
除去する。
【００４２】図１０に示すように、ビアホール４２が形
成されているキャッピング膜４０ａ上にトレンチが形成
される部位を特定するための第２フォトレジストパター
ン４４を形成する。第２フォトレジストパターン４４で
オープンされる部位は、ビアホール４２を含みながらラ
イン形に形成される。
成されているキャッピング膜４０ａ上にトレンチが形成
される部位を特定するための第２フォトレジストパター
ン４４を形成する。第２フォトレジストパターン４４で
オープンされる部位は、ビアホール４２を含みながらラ
イン形に形成される。
【００４３】図１１に示すように、第２フォトレジスト
パターン４４をエッチングマスクにしてキャッピング膜
４０ｂを部分的にエッチングし、キャッピング膜４０ｂ
をエッチングするエッチングガスによりビアホール４２
ａの底面には第１阻止膜３２を保護するに十分なポリマ
ー膜４６が形成される。この時、ビアホール４２ａの側
面にも若干のポリマーが形成される。
パターン４４をエッチングマスクにしてキャッピング膜
４０ｂを部分的にエッチングし、キャッピング膜４０ｂ
をエッチングするエッチングガスによりビアホール４２
ａの底面には第１阻止膜３２を保護するに十分なポリマ
ー膜４６が形成される。この時、ビアホール４２ａの側
面にも若干のポリマーが形成される。
【００４４】より詳細に説明すると、キャッピング膜４
０ｂを部分的にエッチングする時、キャッピング膜４０
ｂはエッチングが実施されながら、ビアホール４２ａ底
面に露出されている第１阻止膜３２はエッチングが殆ど
実施されないか、又はエッチング速度が相対的に相当に
遅いエッチングガスを使用してエッチングを行う。即
ち、炭素又は炭素化合物を含まない酸化物系列のキャッ
ピング膜４０ｂは、エッチングガスと反応してエッチン
グが実施され、炭素又は炭素化合物を含む非酸化物系列
の第１阻止膜３２はエッチングガスと結合しながら、ポ
リマー膜４６が形成されるようにするエッチングガスを
使用する。従って、条件により工程を実施すると、キャ
ッピング膜４０ｂがエッチングされながら、第１阻止膜
３２上には第１阻止膜３２を保護するポリマー膜４６が
形成される。
０ｂを部分的にエッチングする時、キャッピング膜４０
ｂはエッチングが実施されながら、ビアホール４２ａ底
面に露出されている第１阻止膜３２はエッチングが殆ど
実施されないか、又はエッチング速度が相対的に相当に
遅いエッチングガスを使用してエッチングを行う。即
ち、炭素又は炭素化合物を含まない酸化物系列のキャッ
ピング膜４０ｂは、エッチングガスと反応してエッチン
グが実施され、炭素又は炭素化合物を含む非酸化物系列
の第１阻止膜３２はエッチングガスと結合しながら、ポ
リマー膜４６が形成されるようにするエッチングガスを
使用する。従って、条件により工程を実施すると、キャ
ッピング膜４０ｂがエッチングされながら、第１阻止膜
３２上には第１阻止膜３２を保護するポリマー膜４６が
形成される。
【００４５】前記の条件を満足させるエッチングガス
は、ＣｘＦｙガスを含む。ＣｘＦｙガスはフッ素と炭素
の比であるｙ／ｘが３以下に組合わされたエッチングガ
スを使用する。例えば、エッチングガスはＣ2Ｆ6、Ｃ3
Ｆ8、Ｃ4Ｆ8、Ｃ4Ｆ6又はＣ5Ｆ8のようなガスを使用す
ることができる。
は、ＣｘＦｙガスを含む。ＣｘＦｙガスはフッ素と炭素
の比であるｙ／ｘが３以下に組合わされたエッチングガ
スを使用する。例えば、エッチングガスはＣ2Ｆ6、Ｃ3
Ｆ8、Ｃ4Ｆ8、Ｃ4Ｆ6又はＣ5Ｆ8のようなガスを使用す
ることができる。
【００４６】また、エッチングガスはＣｘＦｙガスに酸
素及びＣＯのうちの一つ以上のガスをさらに添加するこ
ともできる。また、アルゴン（Ａｒ）を含む不活性ガス
もＣｘＦｙとともに供給しても良い。
素及びＣＯのうちの一つ以上のガスをさらに添加するこ
ともできる。また、アルゴン（Ａｒ）を含む不活性ガス
もＣｘＦｙとともに供給しても良い。
【００４７】エッチングガスを使用してエッチングを実
施すると、シリコン（Ｓｉ）と酸素（Ｏ2）が結合する
ことからなる酸化物系列のキャッピング膜４０ａは、エ
ッチングガスと反応してＣＦＯ、ＣＯ、ＣＦ２Ｏ、Ｓｉ
Ｆのような反応ガスが形成されながら、エッチングが実
施される。しかし、炭素又は炭素化合物を含む非酸化物
系列の第１阻止膜３２上には炭素とフッ素（Ｃ−Ｆ）又
は炭素と炭素（Ｃ−Ｃ）が結合してポリマー膜４６が形
成される。
施すると、シリコン（Ｓｉ）と酸素（Ｏ2）が結合する
ことからなる酸化物系列のキャッピング膜４０ａは、エ
ッチングガスと反応してＣＦＯ、ＣＯ、ＣＦ２Ｏ、Ｓｉ
Ｆのような反応ガスが形成されながら、エッチングが実
施される。しかし、炭素又は炭素化合物を含む非酸化物
系列の第１阻止膜３２上には炭素とフッ素（Ｃ−Ｆ）又
は炭素と炭素（Ｃ−Ｃ）が結合してポリマー膜４６が形
成される。
【００４８】キャッピング膜４０ａをエッチングする時
は、キャッピング膜４０ｂ全体をエッチングせずに、一
部分のみをエッチングして第３絶縁膜３８ａ上にキャッ
ピング膜４０ｂを残す。
は、キャッピング膜４０ｂ全体をエッチングせずに、一
部分のみをエッチングして第３絶縁膜３８ａ上にキャッ
ピング膜４０ｂを残す。
【００４９】この理由は、万一キャッピング膜４０ｂが
全てエッチングされると、下部膜である第３絶縁膜３８
ａ上にもエッチングガスが伝達される。この時、エッチ
ングガスにより低誘電物質である炭素又は炭素化合物が
含まれている酸化物系列の第３絶縁膜３８ａ上にもポリ
マー膜４６が形成される。第３絶縁膜３８ａ上にポリマ
ー膜４６が形成されると、後続工程により第３絶縁膜３
８ａをエッチングする時、ポリマー膜４６が容易にエッ
チングされないために、正常なエッチングとならない。
これにより、工程不良が誘発される。
全てエッチングされると、下部膜である第３絶縁膜３８
ａ上にもエッチングガスが伝達される。この時、エッチ
ングガスにより低誘電物質である炭素又は炭素化合物が
含まれている酸化物系列の第３絶縁膜３８ａ上にもポリ
マー膜４６が形成される。第３絶縁膜３８ａ上にポリマ
ー膜４６が形成されると、後続工程により第３絶縁膜３
８ａをエッチングする時、ポリマー膜４６が容易にエッ
チングされないために、正常なエッチングとならない。
これにより、工程不良が誘発される。
【００５０】キャッピング膜４０ｂを形成する際に考慮
すべき点は、前記のようにキャッピング膜４０ｂを部分
的にエッチングした場合、第１阻止膜３２上に第１阻止
膜３２を保護するに十分なポリマー膜４６が形成されな
ければないという点と、キャッピング膜４０ｂは後続の
研磨工程により全て又は一部分のみ残留するように所定
の厚さを有しなければならないという点である。
すべき点は、前記のようにキャッピング膜４０ｂを部分
的にエッチングした場合、第１阻止膜３２上に第１阻止
膜３２を保護するに十分なポリマー膜４６が形成されな
ければないという点と、キャッピング膜４０ｂは後続の
研磨工程により全て又は一部分のみ残留するように所定
の厚さを有しなければならないという点である。
【００５１】万一、キャッピング膜４０ｂをエッチング
する時、ポリマー膜４６が十分に形成されないと、後続
工程によりトレンチを形成する際、第１阻止膜３２がエ
ッチングされる。また、ポリマー膜４６を十分に形成す
るためにキャッピング膜４０ｂを厚く形成した場合、後
続の導電ラインを形成させるための研磨工程の以後にも
キャッピング膜４０ｂが厚く残留して、寄生キャパシタ
のキャパシタンスが増加する。これは、キャッピング膜
４０ｂは第３絶縁膜に比べて誘電定数が高いためであ
る。従って、これを考慮して、キャッピング膜４０ｂを
最初に形成させる厚さ及びキャッピング膜４０ｂを部分
的にエッチングする厚さを設定しなければならない。
する時、ポリマー膜４６が十分に形成されないと、後続
工程によりトレンチを形成する際、第１阻止膜３２がエ
ッチングされる。また、ポリマー膜４６を十分に形成す
るためにキャッピング膜４０ｂを厚く形成した場合、後
続の導電ラインを形成させるための研磨工程の以後にも
キャッピング膜４０ｂが厚く残留して、寄生キャパシタ
のキャパシタンスが増加する。これは、キャッピング膜
４０ｂは第３絶縁膜に比べて誘電定数が高いためであ
る。従って、これを考慮して、キャッピング膜４０ｂを
最初に形成させる厚さ及びキャッピング膜４０ｂを部分
的にエッチングする厚さを設定しなければならない。
【００５２】キャッピング膜４０ｂを部分的にエッチン
グする工程を一例を挙げて説明する。
グする工程を一例を挙げて説明する。
【００５３】キャッピング膜４０ｂは第３絶縁膜上に約
２０００Å（オングストローム）が形成されている。ま
た、第２フォトレジストパターン４４をエッチングマス
クにしてキャッピング膜４０ｂを約１５００Å程度エッ
チングする。従って、エッチングが実施された領域のキ
ャッピング膜は約５００Å程度が残留する。この時のエ
ッチングガスはＣｘＦｙガス（この時ｙ／ｘは３以下）
を１０乃至２０ｓｃｃｍ、アルゴンガスを０乃至１００
０ｓｃｃｍ、酸素ガスを０乃至１０ｓｃｃｍの混合ガス
を使用し、５乃至５０ｍＴｏｒｒの圧力下で工程を実施
する。前記条件によりキャッピング膜４０ｂをエッチン
グすると、第１阻止膜３２上には２００乃至５００Åの
ポリマーが形成される。
２０００Å（オングストローム）が形成されている。ま
た、第２フォトレジストパターン４４をエッチングマス
クにしてキャッピング膜４０ｂを約１５００Å程度エッ
チングする。従って、エッチングが実施された領域のキ
ャッピング膜は約５００Å程度が残留する。この時のエ
ッチングガスはＣｘＦｙガス（この時ｙ／ｘは３以下）
を１０乃至２０ｓｃｃｍ、アルゴンガスを０乃至１００
０ｓｃｃｍ、酸素ガスを０乃至１０ｓｃｃｍの混合ガス
を使用し、５乃至５０ｍＴｏｒｒの圧力下で工程を実施
する。前記条件によりキャッピング膜４０ｂをエッチン
グすると、第１阻止膜３２上には２００乃至５００Åの
ポリマーが形成される。
【００５４】図１２に示すように、第２フォトレジスト
パターン４４をエッチングマスクにして残留するキャッ
ピング膜４０ｃと第３絶縁膜３８ｂを第２阻止膜３６ａ
が露出されるときまで連続的にエッチングしてトレンチ
４８を形成する。トレンチ４８はビアホール４２ｂと重
畳されながらライン形で形成され、後続工程により導電
ラインに形成される。
パターン４４をエッチングマスクにして残留するキャッ
ピング膜４０ｃと第３絶縁膜３８ｂを第２阻止膜３６ａ
が露出されるときまで連続的にエッチングしてトレンチ
４８を形成する。トレンチ４８はビアホール４２ｂと重
畳されながらライン形で形成され、後続工程により導電
ラインに形成される。
【００５５】トレンチ４８を形成する時、第１阻止膜３
２上に形成されたポリマー膜４６の消耗が最少化される
ようにするエッチング条件を使用し、ポリマー膜４６に
より第１阻止膜３２を保護する。即ち、残留しているキ
ャッピング膜４０ｃ及び第３絶縁膜３８ｂをエッチング
する速度に比べて、ポリマー膜４６がエッチングされる
速度が遅いように、第３絶縁膜３８ｂとポリマー膜４６
間のエッチング選択比が高い条件で工程を実施する。
２上に形成されたポリマー膜４６の消耗が最少化される
ようにするエッチング条件を使用し、ポリマー膜４６に
より第１阻止膜３２を保護する。即ち、残留しているキ
ャッピング膜４０ｃ及び第３絶縁膜３８ｂをエッチング
する速度に比べて、ポリマー膜４６がエッチングされる
速度が遅いように、第３絶縁膜３８ｂとポリマー膜４６
間のエッチング選択比が高い条件で工程を実施する。
【００５６】前記の条件を満足させるエッチングガス
は、ＣｘＦｙガスを含み、ＣｘＦｙガスはフッ素と炭素
の比であるｙ／ｘが３以下に組合わされたエッチングガ
スを使用する。例えば、エッチングガスはＣ2Ｆ6、Ｃ3
Ｆ8、Ｃ4Ｆ8、Ｃ4Ｆ6、又はＣ5Ｆ8のようなガスを使用
することができる。また、ＣｘＦｙガスに窒素、酸素又
はＣＯガスのうちの一つ以上のガスをさらに添加するこ
とができる。また、ＣＨｘＦｙ系ガスをさらに添加する
ことができる。ＣＨｘＦｙ系ガスは、ＣＨ2Ｆ2、ＣＨ3
Ｆ、ＣＨＦ3のようなガスを使用することができる。
は、ＣｘＦｙガスを含み、ＣｘＦｙガスはフッ素と炭素
の比であるｙ／ｘが３以下に組合わされたエッチングガ
スを使用する。例えば、エッチングガスはＣ2Ｆ6、Ｃ3
Ｆ8、Ｃ4Ｆ8、Ｃ4Ｆ6、又はＣ5Ｆ8のようなガスを使用
することができる。また、ＣｘＦｙガスに窒素、酸素又
はＣＯガスのうちの一つ以上のガスをさらに添加するこ
とができる。また、ＣＨｘＦｙ系ガスをさらに添加する
ことができる。ＣＨｘＦｙ系ガスは、ＣＨ2Ｆ2、ＣＨ3
Ｆ、ＣＨＦ3のようなガスを使用することができる。
【００５７】一方、キャッピング膜４０ｂを部分的にエ
ッチングする時に酸素を添加したければ、トレンチ４８
を形成する時にはキャッピング膜４０ｂを部分的にエッ
チングする時に酸素の流量の１．５乃至３倍の流量を加
える。
ッチングする時に酸素を添加したければ、トレンチ４８
を形成する時にはキャッピング膜４０ｂを部分的にエッ
チングする時に酸素の流量の１．５乃至３倍の流量を加
える。
【００５８】具体的に、トレンチ４８を形成するための
エッチング条件の一例は、エッチングガスはＣｘＦｙガ
ス（この時ｙ／ｘは３以下）を１０乃至２０ｓｃｃｍ、
アルゴンガスを０乃至１０００ｓｃｃｍ、酸素ガスを０
乃至２０ｓｃｃｍ、窒素ガス又はＮ2Ｏガスが１０乃至
２００ｓｃｃｍ、また、ＣＨｘＦｙガスを０乃至１０ｓ
ｃｃｍの混合ガスを使用することができ、１０乃至１０
０ｍＴｏｒｒの圧力下で工程を実施する。
エッチング条件の一例は、エッチングガスはＣｘＦｙガ
ス（この時ｙ／ｘは３以下）を１０乃至２０ｓｃｃｍ、
アルゴンガスを０乃至１０００ｓｃｃｍ、酸素ガスを０
乃至２０ｓｃｃｍ、窒素ガス又はＮ2Ｏガスが１０乃至
２００ｓｃｃｍ、また、ＣＨｘＦｙガスを０乃至１０ｓ
ｃｃｍの混合ガスを使用することができ、１０乃至１０
０ｍＴｏｒｒの圧力下で工程を実施する。
【００５９】前記の条件により、トレンチ４８を形成す
ると、ポリマー膜４６により第１阻止膜３２が保護され
るので、エッチングを実施する際に高エネルギーを有す
るイオンと下部の導電性パターン３０ａが衝突して、導
電性パターン３０ａの上部面の損傷を防止することがで
きる。従って、低抵抗を有するボーダレス（ｂｏｒｄｅ
ｒｌｅｓｓ）コンタクトを具現することができる。
ると、ポリマー膜４６により第１阻止膜３２が保護され
るので、エッチングを実施する際に高エネルギーを有す
るイオンと下部の導電性パターン３０ａが衝突して、導
電性パターン３０ａの上部面の損傷を防止することがで
きる。従って、低抵抗を有するボーダレス（ｂｏｒｄｅ
ｒｌｅｓｓ）コンタクトを具現することができる。
【００６０】図１３に示すように、トレンチ４８を形成
する時に、エッチングマスクとして使用した第２フォト
レジストパターン４４をプラズマを使用するアッシング
工程により除去し、この時プラズマによりビアホール４
２ｂの底面に露出されているポリマー膜４６もともに除
去する。
する時に、エッチングマスクとして使用した第２フォト
レジストパターン４４をプラズマを使用するアッシング
工程により除去し、この時プラズマによりビアホール４
２ｂの底面に露出されているポリマー膜４６もともに除
去する。
【００６１】図１４に示すように、ビアホール４２ｂの
底面に露出されている第１阻止膜３２ａをエッチング
し、導電性パターン３０ａの上部面を露出させる。この
時、トレンチ４８の低部に露出されている第２阻止膜３
６ｂもともにエッチングされる。したがって、導電ライ
ンとコンタクトを同時に形成するためのデュアルダマシ
ン構造が完成される。
底面に露出されている第１阻止膜３２ａをエッチング
し、導電性パターン３０ａの上部面を露出させる。この
時、トレンチ４８の低部に露出されている第２阻止膜３
６ｂもともにエッチングされる。したがって、導電ライ
ンとコンタクトを同時に形成するためのデュアルダマシ
ン構造が完成される。
【００６２】図１５に示すように、ビアホール４２ｂと
トレンチ４８内部を埋め込みながら、導電物質５０を蒸
着させる。続いて、蒸着された導電物質５０を研磨し、
上部面に第３絶縁膜３８ｂと導電ライン５０ａが露出さ
れる電気的配線を形成する。
トレンチ４８内部を埋め込みながら、導電物質５０を蒸
着させる。続いて、蒸着された導電物質５０を研磨し、
上部面に第３絶縁膜３８ｂと導電ライン５０ａが露出さ
れる電気的配線を形成する。
【００６３】即ち、トレンチ４８に埋められる導電物質
は導電ライン５０ａに形成され、トレンチ４８の所定部
位から下部に繋がっているビアホール４２ｂに埋められ
る導電物質５０は、導電ライン５０ａと下部の導電性パ
ターン３０ａと連結するコンタクト５０ｂの役割を有す
る。従って、導電ライン５０ａとコンタクト５０ｂとが
同時に形成される。
は導電ライン５０ａに形成され、トレンチ４８の所定部
位から下部に繋がっているビアホール４２ｂに埋められ
る導電物質５０は、導電ライン５０ａと下部の導電性パ
ターン３０ａと連結するコンタクト５０ｂの役割を有す
る。従って、導電ライン５０ａとコンタクト５０ｂとが
同時に形成される。
【００６４】導電物質５０は、低抵抗を有しエレクトロ
マイグレーション特性が良好な物質を使用することがで
き、例えば、銅を使用する。
マイグレーション特性が良好な物質を使用することがで
き、例えば、銅を使用する。
【００６５】前記蒸着された導電物質５０を研磨する工
程の際に、示したように第３絶縁膜３８ｂ上部に残留す
るキャッピング膜４０ｃが全て研磨され、第３絶縁膜３
８ｂが露出される電気的配線を形成することができる。
キャッピング膜４０ｃが全て除去される場合には、低誘
電物質を含む第３絶縁膜３８ｂにより導電ライン５０ａ
間が絶縁され、導電ライン５０ａ間のキャパシタンスの
減少効果がある。
程の際に、示したように第３絶縁膜３８ｂ上部に残留す
るキャッピング膜４０ｃが全て研磨され、第３絶縁膜３
８ｂが露出される電気的配線を形成することができる。
キャッピング膜４０ｃが全て除去される場合には、低誘
電物質を含む第３絶縁膜３８ｂにより導電ライン５０ａ
間が絶縁され、導電ライン５０ａ間のキャパシタンスの
減少効果がある。
【００６６】図示しなかったが、他の方法により、導電
物質５０を研磨する工程時にキャッピング膜４０ｃを一
部残留させることもできる。この時、残留しているキャ
ッピング膜４０ｃは５０乃至２００Å以下に残留するよ
うにする。これは過度な研磨により第３絶縁膜３８ｂ及
び導電ライン５０ａの損傷を防止するためである。
物質５０を研磨する工程時にキャッピング膜４０ｃを一
部残留させることもできる。この時、残留しているキャ
ッピング膜４０ｃは５０乃至２００Å以下に残留するよ
うにする。これは過度な研磨により第３絶縁膜３８ｂ及
び導電ライン５０ａの損傷を防止するためである。
【００６７】しかし、望ましくは、研磨により第３絶縁
膜３８ｂ及び導電ライン５０ａが損傷されずに、キャッ
ピング膜４０ｃが全て除去されるようにキャッピング膜
４０ｃを最初に形成する厚さ、キャッピング膜４０ｃを
部分的にエッチングする厚さ及び研磨条件などを調節す
ることが望ましい。
膜３８ｂ及び導電ライン５０ａが損傷されずに、キャッ
ピング膜４０ｃが全て除去されるようにキャッピング膜
４０ｃを最初に形成する厚さ、キャッピング膜４０ｃを
部分的にエッチングする厚さ及び研磨条件などを調節す
ることが望ましい。
【００６８】従って、上述したように、デュアルダマシ
ン構造を使用して電気的配線を形成する時、デュアルダ
マシン構造を形成するためのエッチング工程時に、下部
の導電性パターンを保護して導電性パターンの損傷を防
止する。したがって、ビアホールに埋められる導電物質
と導電性パターン間のコンタクト抵抗を減少させること
ができる。
ン構造を使用して電気的配線を形成する時、デュアルダ
マシン構造を形成するためのエッチング工程時に、下部
の導電性パターンを保護して導電性パターンの損傷を防
止する。したがって、ビアホールに埋められる導電物質
と導電性パターン間のコンタクト抵抗を減少させること
ができる。
【００６９】以上、本発明の実施例によって詳細に説明
したが、本発明はこれに限定されず、本発明が属する技
術分野において通常の知識を有するものであれば本発明
の思想と精神を離れることなく、本発明を修正または変
更できるであろう。
したが、本発明はこれに限定されず、本発明が属する技
術分野において通常の知識を有するものであれば本発明
の思想と精神を離れることなく、本発明を修正または変
更できるであろう。
【００７０】
【発明の効果】本発明によると、ビアホールをまず形成
するデュアルダマシン工程による電気的配線を形成する
際に、上部導電ライン間を絶縁するために備えられる第
３絶縁膜上にキャッピング膜をさらに形成する。また、
ビアホールが形成した後に導電ラインに形成されるトレ
ンチを形成する前に、キャッピング膜を部分的にエッチ
ングしてビアホールの底面の第１阻止膜上にポリマーを
形成する。従って、後続工程により残留しているキャッ
ピング膜及び第３絶縁膜をエッチングしてトレンチを形
成する時に、ポリマーが第１阻止膜を保護し、ビアホー
ル底面に露出された第１阻止膜がエッチングされること
を防止する。したがって、第１阻止膜の基底に位置する
下部導電性パターンが損傷されることを防止することが
できる。また、第１阻止膜を除去してコンタクトを形成
する時に、コンタクト抵抗を減少することができるの
で、半導体装置の応答速度を含む各種特性が向上される
効果がある。
するデュアルダマシン工程による電気的配線を形成する
際に、上部導電ライン間を絶縁するために備えられる第
３絶縁膜上にキャッピング膜をさらに形成する。また、
ビアホールが形成した後に導電ラインに形成されるトレ
ンチを形成する前に、キャッピング膜を部分的にエッチ
ングしてビアホールの底面の第１阻止膜上にポリマーを
形成する。従って、後続工程により残留しているキャッ
ピング膜及び第３絶縁膜をエッチングしてトレンチを形
成する時に、ポリマーが第１阻止膜を保護し、ビアホー
ル底面に露出された第１阻止膜がエッチングされること
を防止する。したがって、第１阻止膜の基底に位置する
下部導電性パターンが損傷されることを防止することが
できる。また、第１阻止膜を除去してコンタクトを形成
する時に、コンタクト抵抗を減少することができるの
で、半導体装置の応答速度を含む各種特性が向上される
効果がある。
【図１】 従来のデュアルダマシン工程を使用した電気
的配線の形成方法を説明するための断面図である。
的配線の形成方法を説明するための断面図である。
【図２】 従来のデュアルダマシン工程を使用した電気
的配線の形成方法を説明するための断面図である。
的配線の形成方法を説明するための断面図である。
【図３】 従来のデュアルダマシン工程を使用した電気
的配線の形成方法を説明するための断面図である。
的配線の形成方法を説明するための断面図である。
【図４】 従来のデュアルダマシン工程を使用した電気
的配線の形成方法を説明するための断面図である。
的配線の形成方法を説明するための断面図である。
【図５】 本発明の一実施形態によるデュアルダマシン
工程を使用した電気的配線の形成方法を説明するための
断面図である。
工程を使用した電気的配線の形成方法を説明するための
断面図である。
【図６】 本発明の一実施形態によるデュアルダマシン
工程を使用した電気的配線の形成方法を説明するための
断面図である。
工程を使用した電気的配線の形成方法を説明するための
断面図である。
【図７】 本発明の一実施形態によるデュアルダマシン
工程を使用した電気的配線の形成方法を説明するための
断面図である。
工程を使用した電気的配線の形成方法を説明するための
断面図である。
【図８】 本発明の一実施形態によるデュアルダマシン
工程を使用した電気的配線の形成方法を説明するための
断面図である。
工程を使用した電気的配線の形成方法を説明するための
断面図である。
【図９】 本発明の一実施形態によるデュアルダマシン
工程を使用した電気的配線の形成方法を説明するための
断面図である。
工程を使用した電気的配線の形成方法を説明するための
断面図である。
【図１０】 本発明の一実施形態によるデュアルダマシ
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
【図１１】 本発明の一実施形態によるデュアルダマシ
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
【図１２】 本発明の一実施形態によるデュアルダマシ
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
【図１３】 本発明の一実施形態によるデュアルダマシ
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
【図１４】 本発明の一実施形態によるデュアルダマシ
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
【図１５】 本発明の一実施形態によるデュアルダマシ
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
ン工程を使用した電気的配線の形成方法を説明するため
の断面図である。
３０ 第１絶縁膜
３０ａ 導電性パターン
３２、３２ａ 第１阻止膜
３４、３４ａ、３４ｂ 第２絶縁膜
３６、３４ａ、３６ｂ 第２阻止膜
３８、３８ａ、３８ｂ 第３絶縁膜
４０、４０ａ、４０ｂ、４０ｃ キャッピング膜
４２、４２ａ、４２ｂ ビアホール
４４ 第２フォトレジストパターン
４６ ポリマー膜
４８ トレンチ
５０ａ 導電ライン
５０ｂ コンタクト
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH11 JJ11 MM02 QQ09 QQ15
QQ25 QQ31 QQ37 QQ48 RR01
RR04 RR06 RR11 SS04 TT02
TT04 XX09 XX24
Claims (23)
- 【請求項１】半導体基板上に導電性物質が埋立てられて
いるホール又は第１トレンチを備える第１絶縁膜を形成
する段階と、 前記第１絶縁膜上に炭素又は炭素化合物を含む非酸化物
系列の絶縁物質からなる第１阻止膜及び酸化物系列の第
２絶縁膜を順次に形成する段階と、 前記第２絶縁膜上に酸化物系列の絶縁物質からなる第３
絶縁膜を形成する段階と、 前記第３絶縁膜上に非炭素性酸化物系列の絶縁物質から
なるキャッピング膜を形成する段階と、 前記導電性物質が埋立てられたホール又はトレンチの上
部に該当する第１阻止膜の一部分が露出するように、前
記キャッピング膜、第３絶縁膜、第２絶縁膜の所定部位
をエッチングしてビアホールを形成する段階と、 前記ビアホールが形成されているキャッピング膜上に前
記ビアホールを含むライン形のトレンチを形成するため
のフォトレジストパターンを形成する段階と、 前記フォトレジストパターンをエッチングマスクにして
キャッピング膜を部分的にエッチングしながら、前記キ
ャッピング膜をエッチングするためのエッチングガスと
反応して、前記第１阻止膜上には前記第１阻止膜を保護
するに十分なポリマー膜を形成する段階と、 前記フォトレジストパターンをエッチングマスクにし、
前記残っているキャッピング膜及び第３絶縁膜を連続的
にエッチングして第２トレンチを形成する段階と、 前記フォトレジストパターン及びポリマ膜を除去する段
階と、 前記ビアホールの底面に露出された第１阻止膜を除去す
る段階と、 前記ビアホールおよび第２トレンチに導電物質を埋立て
る段階を実施することを特徴とする半導体装置の配線形
成方法。 - 【請求項２】前記第３絶縁膜は誘電定数３．５以下であ
る酸化物系列の膜で形成されることを特徴とする請求項
１に記載の半導体装置の配線形成方法。 - 【請求項３】前記第１阻止膜はＳｉＣ膜を含むことを特
徴とする請求項１に記載の半導体装置の配線形成方法。 - 【請求項４】前記第３絶縁膜は炭素又は炭素化合物がド
ーピングされた酸化物（ｃａｒｂｏｎ−ｄｏｐｅｄ ｏ
ｘｉｄｅ）、水素系酸化物（ＨＳＱ；ｈｙｄｒｏｇｅｎ
ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）又はメチル系酸化物
（ＭＳＱ；Ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎ
ｅ）を使用して形成することを特徴とする請求項１に記
載の半導体装置の配線形成方法。 - 【請求項５】前記キャッピング膜はＳｉＯ2膜、ＴＥＯ
Ｓ膜、ＰＥＯＸ膜、ＳｉＯＦ膜又はＢＰＳＧ膜で形成す
ることを特徴とする請求項１に記載の半導体装置の配線
形成方法。 - 【請求項６】前記キャッピング膜を部分的にエッチング
する工程を実施するとき、前記ビアホールの底面に形成
された第１阻止膜がエッチングされないエッチングガス
を使用することを特徴とする請求項１に記載の半導体装
置の配線形成方法。 - 【請求項７】前記キャッピング膜をエッチングするため
のエッチングガスは、ＣｘＦｙガスを含み、前記ＣｘＦ
ｙガスはフッ素と炭素の比であるｙ／ｘが３以下に組合
わされたエッチングガスであることを特徴とする請求項
６に記載の半導体装置の配線形成方法。 - 【請求項８】前記キャッピング膜をエッチングするため
のエッチングガスはＣ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8、Ｃ4Ｆ6、
Ｃ5Ｆ8であることを特徴とする請求項７に記載の半導体
装置の配線形成方法。 - 【請求項９】前記キャッピング膜をエッチングするため
のエッチングガスは、酸素及びＣＯうちのいずれか一つ
以上のガスをさらに加えることを特徴とする請求項７に
記載の半導体装置の配線形成方法。 - 【請求項１０】前記キャッピング膜をエッチングするた
めのエッチングガスは不活性ガスをさらに含むことを特
徴とする請求項７に記載の半導体装置の配線形成方法。 - 【請求項１１】前記不活性ガスをアルゴンガスを含むこ
とを特徴とする請求項１０に記載の半導体装置の配線形
成方法。 - 【請求項１２】前記第２トレンチを形成するためのエッ
チングガスは、フッ素と炭素の比であるｙ／ｘが３以下
に組合わされたＣｘＦｙガスを含み、酸素、ＣＯ及び窒
素うちのいずれか一つ以上のガスをさらに加えることを
特徴とする請求項１に記載の半導体装置の配線形成方
法。 - 【請求項１３】前記ＣｘＦｙガスは、Ｃ2Ｆ6、Ｃ3Ｆ8、
Ｃ4Ｆ8、Ｃ4Ｆ6、Ｃ5Ｆ8であることを特徴とする請求項
１２に記載の半導体装置の配線形成方法。 - 【請求項１４】前記第２トレンチを形成するためのエッ
チングガスのうちの酸素ガスは、前記キャッピング膜を
部分エッチングするときに比べて１．５倍乃至３倍の流
量を使用することを特徴とする請求項１２に記載の半導
体装置の配線形成方法。 - 【請求項１５】前記第２トレンチを形成するためのエッ
チングガスは、ＣＨｘＦｙ系ガスをさらに加えることを
特徴とする請求項１２に記載の半導体装置の配線形成方
法。 - 【請求項１６】前記ＣＨｘＦｙ系ガスは、ＣＨ2Ｆ2、Ｃ
Ｈ3Ｆ、ＣＨＦ3であることを特徴とする請求項１５に記
載の半導体装置の配線形成方法。 - 【請求項１７】前記第２絶縁膜と第３絶縁膜との間に前
記第２トレンチを形成する時に、エッチング終末点を知
らせるための第２エッチング阻止膜をさらに形成するこ
とを特徴とする請求項１に記載の半導体装置の配線形成
方法。 - 【請求項１８】前記第２エッチング阻止膜はＳｉＮ膜又
は炭素又は炭素化合物を含む非酸化物系列の膜を含むこ
とを特徴とする請求項１７に記載の半導体装置の配線形
成方法。 - 【請求項１９】前記フォトレジストパターン及びポリマ
ー膜はプラズマアッシング工程を実施して同時に除去す
ることを特徴とする請求項１に記載の半導体装置の配線
形成方法。 - 【請求項２０】前記第２トレンチ及びビアホールに埋め
られる導電物質は銅を含むことを特徴とする請求項１に
記載の半導体装置の配線形成方法。 - 【請求項２１】前記導電物質を埋立てる段階を実施した
以後に、前記第３絶縁膜及び第２トレンチに埋められて
いる導電物質が上部面に露出されるようにする研磨工程
をさらに実施することを特徴とする請求項１に記載の半
導体装置の配線形成方法。 - 【請求項２２】前記導電物質を埋立てる段階を実施した
以後に、前記キャッピング膜及び前記第２トレンチに埋
められている導電物質が上部面に露出されるようにする
研磨工程をさらに実施することを特徴とする請求項１に
記載の半導体装置の配線形成方法。 - 【請求項２３】前記第３絶縁膜は、ＳｉＯＣ、ＳｉＯＨ
又はＳｉＯＣＨ3系物質で形成することを特徴とする請
求項１に記載の半導体装置の配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0041940A KR100430472B1 (ko) | 2001-07-12 | 2001-07-12 | 듀얼 다마신 공정을 이용한 배선 형성 방법 |
| KR2001-041940 | 2001-07-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003045969A true JP2003045969A (ja) | 2003-02-14 |
| JP4005431B2 JP4005431B2 (ja) | 2007-11-07 |
Family
ID=19712100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002203130A Expired - Fee Related JP4005431B2 (ja) | 2001-07-12 | 2002-07-11 | デュアルダマシン工程を利用した配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6617232B2 (ja) |
| JP (1) | JP4005431B2 (ja) |
| KR (1) | KR100430472B1 (ja) |
| GB (1) | GB2381661B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007508698A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法 |
| CN101958310B (zh) * | 2009-07-16 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及半导体器件的形成方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092287A (ja) * | 2001-09-19 | 2003-03-28 | Nec Corp | アッシング方法 |
| KR100412195B1 (ko) * | 2001-12-29 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
| KR20030092531A (ko) * | 2002-05-30 | 2003-12-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| US7217649B2 (en) * | 2003-03-14 | 2007-05-15 | Lam Research Corporation | System and method for stress free conductor removal |
| US7009281B2 (en) * | 2003-03-14 | 2006-03-07 | Lam Corporation | Small volume process chamber with hot inner surfaces |
| US7078344B2 (en) * | 2003-03-14 | 2006-07-18 | Lam Research Corporation | Stress free etch processing in combination with a dynamic liquid meniscus |
| US7232766B2 (en) * | 2003-03-14 | 2007-06-19 | Lam Research Corporation | System and method for surface reduction, passivation, corrosion prevention and activation of copper surface |
| US7074701B2 (en) * | 2003-11-21 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company | Method of forming a borderless contact opening featuring a composite tri-layer etch stop material |
| KR101077021B1 (ko) * | 2003-12-29 | 2011-10-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
| JP2005277375A (ja) * | 2004-02-27 | 2005-10-06 | Nec Electronics Corp | 半導体装置の製造方法 |
| CN100365772C (zh) * | 2004-06-16 | 2008-01-30 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| DE102005004409B4 (de) * | 2005-01-31 | 2011-01-20 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε |
| KR100726149B1 (ko) * | 2005-06-29 | 2007-06-13 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100698094B1 (ko) * | 2005-07-27 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US20070082477A1 (en) * | 2005-10-06 | 2007-04-12 | Applied Materials, Inc. | Integrated circuit fabricating techniques employing sacrificial liners |
| KR100650766B1 (ko) * | 2005-11-08 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7842190B2 (en) * | 2006-03-28 | 2010-11-30 | Tokyo Electron Limited | Plasma etching method |
| KR100741924B1 (ko) | 2006-05-25 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 폴리머를 이용한 듀얼 다마신 공정 |
| KR100750950B1 (ko) * | 2006-07-18 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법, 비휘발성메모리 장치 및 그 제조 방법 |
| US7553758B2 (en) | 2006-09-18 | 2009-06-30 | Samsung Electronics Co., Ltd. | Method of fabricating interconnections of microelectronic device using dual damascene process |
| DE102008045035B4 (de) * | 2008-08-29 | 2017-11-16 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht |
| JP2010272758A (ja) * | 2009-05-22 | 2010-12-02 | Hitachi High-Technologies Corp | 被エッチング材のプラズマエッチング方法 |
| US9093386B2 (en) * | 2013-11-20 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer-damage-free etching |
| KR102225696B1 (ko) * | 2014-09-01 | 2021-03-12 | 에스케이하이닉스 주식회사 | 연결 배선 구조체 형성 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052529A (ko) * | 1997-12-22 | 1999-07-15 | 윤종용 | 반도체소자의 도전 라인 형성방법 |
| TW410455B (en) * | 1998-02-16 | 2000-11-01 | United Microelectronics Corp | Forming method for dual damascene structure |
| US6211092B1 (en) * | 1998-07-09 | 2001-04-03 | Applied Materials, Inc. | Counterbore dielectric plasma etch process particularly useful for dual damascene |
| JP2000100749A (ja) * | 1998-09-25 | 2000-04-07 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US6204096B1 (en) | 1999-03-19 | 2001-03-20 | United Microelectronics Corp. | Method for reducing critical dimension of dual damascene process using spin-on-glass process |
| KR20010017560A (ko) * | 1999-08-12 | 2001-03-05 | 윤종용 | 이중 다마신 구조 형성 방법 |
| KR100440080B1 (ko) * | 1999-12-30 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100510067B1 (ko) | 1999-12-30 | 2005-08-26 | 주식회사 하이닉스반도체 | 반도체 소자 제조를 위한 자기정렬콘택 식각 방법 |
| US6323121B1 (en) * | 2000-05-12 | 2001-11-27 | Taiwan Semiconductor Manufacturing Company | Fully dry post-via-etch cleaning method for a damascene process |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2001
- 2001-07-12 KR KR10-2001-0041940A patent/KR100430472B1/ko not_active IP Right Cessation
-
2002
- 2002-07-09 GB GB0215852A patent/GB2381661B/en not_active Expired - Fee Related
- 2002-07-09 US US10/190,478 patent/US6617232B2/en not_active Expired - Fee Related
- 2002-07-11 JP JP2002203130A patent/JP4005431B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007508698A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法 |
| CN101958310B (zh) * | 2009-07-16 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030013316A1 (en) | 2003-01-16 |
| KR20030006241A (ko) | 2003-01-23 |
| US6617232B2 (en) | 2003-09-09 |
| KR100430472B1 (ko) | 2004-05-10 |
| JP4005431B2 (ja) | 2007-11-07 |
| GB2381661A (en) | 2003-05-07 |
| GB2381661B (en) | 2004-01-07 |
| GB0215852D0 (en) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4005431B2 (ja) | デュアルダマシン工程を利用した配線形成方法 | |
| KR100416596B1 (ko) | 반도체 소자의 연결 배선 형성 방법 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US6924228B2 (en) | Method of forming a via contact structure using a dual damascene technique | |
| US6605545B2 (en) | Method for forming hybrid low-K film stack to avoid thermal stress effect | |
| US6228760B1 (en) | Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish | |
| US7157366B2 (en) | Method of forming metal interconnection layer of semiconductor device | |
| US7622808B2 (en) | Semiconductor device and having trench interconnection | |
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| US7790601B1 (en) | Forming interconnects with air gaps | |
| US8164196B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8735283B2 (en) | Method for forming small dimension openings in the organic masking layer of tri-layer lithography | |
| US6603206B2 (en) | Slot via filled dual damascene interconnect structure without middle etch stop layer | |
| US7436009B2 (en) | Via structures and trench structures and dual damascene structures | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| JP4988148B2 (ja) | 半導体素子の金属配線の形成方法 | |
| US7033944B2 (en) | Dual damascene process | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| US7250364B2 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| US7199038B2 (en) | Method for fabricating semiconductor device | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| KR20070033175A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2006073907A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |