JP4425432B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4425432B2 JP4425432B2 JP2000185275A JP2000185275A JP4425432B2 JP 4425432 B2 JP4425432 B2 JP 4425432B2 JP 2000185275 A JP2000185275 A JP 2000185275A JP 2000185275 A JP2000185275 A JP 2000185275A JP 4425432 B2 JP4425432 B2 JP 4425432B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film layer
- forming
- wiring
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法において、Ｃｕ配線とその上の金属配線の間に形成される層間絶縁膜に関し、特に、Ｃｕ拡散防止絶縁層に関する。
【０００２】
【従来の技術】
ＩＣの製造分野では、デバイスの高速化、高集積化にともない、デバイス設計ルールの縮小化が進んできている。デバイスの縮小化にともない、配線サイズと配線間隔も縮小化が進むため、配線抵抗や配線間寄生容量が増加していく傾向にある。
【０００３】
配線抵抗や配線間寄生容量が増加するとＲＣ時定数が大きくなり、信号の伝播速度の低下がデバイスの高速化をおこなう上で問題となってきている。配線間の寄生容量は、配線の面積、配線間の絶縁膜の比誘電率に比例し、配線間隔に反比例して増加する。このため、デバイスのデザインを変更せずに寄生容量を減少する方法としては、絶縁膜の比誘電率を下げることが有効である。
【０００４】
近年、配線間容量低減のため、従来のＳｉＯ２よりも比誘電率の低いＳｉＯＦ等各種低誘電率の層間絶縁膜が検討されてきている。一方、配線抵抗を低減するためには、配線材料として広く用いられてきていたＡｌよりも比抵抗の低いＣｕを配線材料として用いた技術、製品が普及してきている。
【０００５】
Ｃｕを配線材料として用いる場合、ドライエッチングによるＣｕの微細加工が困難なことから、通常、図４に示すようなダマシン配線構造が一般的に広く使われている。ダマシン配線の形成方法は、まず、層間膜６に溝を形成し、バリヤメタル１０とＣｕで溝埋め込みをおこなってから、ＣＭＰにより絶縁膜上の余分なＣｕとバリヤメタルを除去してＣｕ配線１２を形成する。
【０００６】
ダマシン配線形成後、層間絶縁膜を形成する場合、ＣｕがＳｉＯ２と容易に反応して拡散してしまうため、通常は拡散防止絶縁膜としてＳｉＨ４とＮＨ３とＮ２を用いた平行平板型プラズマＣＶＤによるＳｉＮ膜５２をＣｕ上に５０〜１００ｎｍ程度成膜してから、ＳｉＯ２等の絶縁膜２０を成膜している。
【０００７】
この場合、ＳｉＮはＣｕの拡散防止のためだけではなく、例えば、Ｃｕのダマシン配線上にビアホールを開口する際、Ｃｕ表面がＳｉＯ２のエッチングやＯ２レジストアッシングの雰囲気に晒されるのを防止するため、ＳｉＯ２のエッチングストップ層としての役割も担うことになる。このようにＣｕ上に成膜されるＳｉＮ膜５２はＣｕの拡散防止とエッチングストップ層としての機能が求められている。
【０００８】
【発明が解決しようとする課題】
１．通常、Ｃｕ上にＳｉＮを成膜する際、成膜温度は４００℃程度あるので、基板温度の上昇にともないＣｕの凝集が起こりやすくなり、Ｃｕ表面のモホロジーが劣化する。このため、Ｃｕの凝集を抑えた拡散防止絶縁層の形成が必要となる。
【０００９】
２．Ｃｕの凝集を抑制する方法の１つとしては成膜温度の低温化があるが、成膜温度を低温化すると、ＳｉＮの膜質が密度の低い疎な絶縁膜となる。密度の低い絶縁膜になるとＳｉＯ２とのエッチング選択比が低下してしまい、ＳｉＮがエッチングストップ層としての役割を果たせなくなる。このため、拡散防止絶縁膜には絶縁膜とのエッチング選択比を保つための緻密な膜が必要である。
【００１０】
本発明の目的は、半導体装置の製造方法において、Ｃｕの凝集がおこらず、かつ絶縁膜との十分なエッチング選択比を有する層間絶縁膜が形成された半導体の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明にかかる半導体装置の製造方法は、溝配線構造を有する半導体素子の製造方法において、半導体基板上に第１の絶縁膜層を形成する工程と、前記第１の絶縁膜層に溝配線パターンを形成する工程と、前記溝をＣｕにより埋設し、Ｃｕ配線を形成する工程と、前記第１の絶縁膜層およびＣｕ配線上にＳｉＮ、ＳｉＣＮ、酸素を含まない有機膜のいずれか一つの膜である第１のＣｕ拡散防止絶縁膜層を形成する工程と、前記第１のＣｕ拡散防止絶縁膜層上にＳｉＣ、有機膜のいずれか一つの膜である第２のＣｕ拡散防止絶縁膜層を形成する工程と、前記第２のＣｕ拡散防止絶縁膜層上に第２の絶縁膜層を形成する工程を有し、 前記第１のＣｕ拡散防止絶縁膜をＣＶＤ法により３５０℃未満の温度で成膜し、前記第２のＣｕ拡散防止絶縁膜をＣＶＤ法により３５０℃以上４５０℃以下の範囲の温度で成膜する
こととした。
【００１２】
また前記Ｃｕ配線は前記第１の溝内壁部に形成されたＣｕ拡散防止のためのバリヤ金属膜層と、前記バリヤ膜上に形成されたＣｕ膜を有することとした。
【００１３】
また前記第１および第２の絶縁膜層は、ＳｉＯ２、ポーラスシリカ、ＨＳＱ、ＭＳＱ，有機膜の少なくともいずれか１つを用いることとした。
【００１４】
また２層以上のＣｕ拡散防止絶縁膜層を形成する工程において、前記Ｃｕ配線表面の酸化層を還元するための工程とＣｕ拡散防止絶縁膜を成膜する工程を有することとした。
【００１５】
また前記第１のＣｕ拡散防止絶縁膜層の密度は、前記第２のＣｕ拡散防止絶縁膜層の密度よりも小さいこととした。
【００１６】
また前記第１のＣｕ拡散防止絶縁膜層は、前記第２のＣｕ拡散防止絶縁膜層よりも疎であることとした。
【００１８】
このようにＣｕ上に成膜する第１のＣｕ拡散防止絶縁膜層のＳｉＮを３５０℃未満の低温でおこなうことにより、Ｃｕの凝集反応を抑え、且つ、第２のＣｕ拡散防止絶縁膜層のＳｉＣを３５０℃以上４５０℃以下の範囲の高温でおこなうことで、エッチストップ層としての機能の高い、多層構造のＣｕ拡散防止絶縁層を形成できる。
【００１９】
【発明の実施形態】
以下、本発明にかかる半導体装置の一実施形態を説明する。
【００２０】
図１、図２、図３に半導体装置の製造方法を示す。まず、図１（ａ）に示すようにデバイス素子を有するシリコン基板４上にプラズマＣＶＤ法によりＳｉＯ２絶縁膜６を５００ｎｍ成膜する。次にフォトレジスト８を塗布し、フォトリソグラフィーにより、溝配線用パターンを形成する。次に図１（ｂ）に示すようにドライエッチング技術により、絶縁膜６をエッチングし溝を形成した後、Ｏ２ドライアッシングとウエット剥離によりフォトレジスト８を除去する。次にバリヤメタルとしてＴａ１０を５０ｎｍ、Ｃｕメッキのシード層としてスパッタリング法によりＣｕ膜を１００ｎｍ、シリコン基板４の全面に成膜する。
【００２１】
次に電界メッキ法によりＣｕ１４で溝を埋め込んでから、４００℃の熱処理によりＣｕのアニール処理をおこなう。それから、図１（ｄ）に示すようにＣＭＰ法により絶縁膜６上のＣｕ１４とＴａ１０を除去し、Ｃｕ配線１２を形成する。
【００２２】
次に、図２（ａ）に示すように、枚葉式の平行平板型ＣＶＤ装置を用いて、成膜温度３００℃、ＳｉＨ４流量５０ｓｃｃｍ、ＮＨ３流量３０ｓｃｃｍ、Ｎ２流量２０００ｓｃｃｍ、成膜圧力４Ｔｏｒｒ、ＲＦパワー４００Ｗの条件で、第１絶縁膜１６としての低温成膜の拡散防止絶縁層ＳｉＮを２０ｎｍ成膜する。次に別の成膜室を用いて、成膜温度４００℃で、ＳｉＨ４流量５０ｓｃｃｍ、ＮＨ３流量３０ｓｃｃｍ、Ｎ２流量２０００ｓｃｃｍ、成膜圧力４Ｔｏｒｒ、ＲＦパワー４００Ｗの条件で、第２絶縁膜１８としての高温成膜の拡散防止絶縁層ＳｉＮを３０ｎｍ成膜する。それから、図２（ｂ）に示すようにプラズマＣＶＤ法によりＳｉＯ２膜を５００ｎｍ成膜し、Ｃｕ配線１２上にその他の絶縁膜としての絶縁膜２０を形成した。第１絶縁膜１６と第２絶縁膜１８と絶縁膜２０で、層間絶縁膜を構成する。
【００２３】
次に、絶縁膜２０等からなる層間絶縁膜にビアホールを形成する点について説明する。図２（ｃ）に示すように、フォトリソグラフィーによりビアホール開口のためのパターンを、フォトレジスト２２で形成し、Ｃ４Ｆ８、Ａｒ、Ｏ２を用いたドライエッチングにより、絶縁膜２０であるＳｉＯ２膜のエッチングをおこなう。この場合、絶縁膜２０と第２絶縁膜１８のＣｕ拡散防止絶縁膜のエッチング選択比が１０以上になるようにエッチング条件を決定し、第２絶縁膜１８のＣｕ拡散防止絶縁膜が絶縁膜２０のエッチングのエッチストップ層となるようにする。
【００２４】
次に、図３（ａ）に示すように、Ｏ２アッシングとウェット剥離液を用いたレジスト剥離技術により、フォトレジスト２２を除去する。この際、第１絶縁膜１６と、第２絶縁膜１８は、Ｃｕ配線１２表面がＯ２プラズマ等に晒されることによる酸化やエッチングを防止する。
【００２５】
それから、図３（ｂ）に示すように、Ｃ４Ｆ８、Ａｒを用いたドライエッチングにより第１絶縁膜１６、第２絶縁膜１８のＣｕ拡散防止絶縁膜層をエッチングし、ビア孔３０を形成する。次に、図３（ｃ）に示すように、ＴｉＮ１１を５０ｎｍ成膜してからＷ（タングステン）３２を７００ｎｍ形成し、ビア孔３０にＷ３２を充填し、層間絶縁膜２０の余剰Ｗ３２とＴｉＮ１１とをＣＭＰ技術により除去し、Ｃｕ配線１２とのビアコンタクトを形成した。
【００２６】
ここでは、第１絶縁膜１６と、第２絶縁膜１８の拡散防止絶縁層としてＳｉＮを用いたが、第１絶縁膜１６がＳｉＣ、ＳｉＣＮ、有機膜などのＣｕと反応せず、Ｃｕの拡散防止の役割を果たす絶縁膜であれば良い。また、絶縁膜としてＳｉＯ２を用いたが、ポーラスシリカや有機膜、ＨＳＱ、ＭＳＱなどのＳｉＯ２よりも比誘電率の低い絶縁膜を用いても良い。
【００２７】
（他の実施形態）
本実施形態では、まず、上記実施形態と同一の方法によりＣｕ溝配線を形成する。次に平行平板型プラズマＣＶＤ装置を用いて、まず、Ｃｕ表面の酸化層を還元するため処理温度３００℃、Ｎ２流量５００ｓｃｃｍ、ＮＨ３流量５００ｓｃｃｍ、圧力４Ｔｏｒｒ、ＲＦパワー２００Ｗの条件でプラズマ前処理をおこなってから、上記と同一条件にて第１絶縁膜１６としての拡散防止絶縁層ＳｉＮを２０ｎｍ成膜する。
【００２８】
次に別のＣＶＤ装置を用いて、成膜温度４００℃の条件で第２絶縁膜１８としての拡散防止絶縁層としてＳｉＣを３０ｎｍ成膜する。次に絶縁膜２０として平行平板型プラズマＣＶＤ装置によりＳｉＯ２を５００ｎｍ成膜し、Ｃｕ配線１２上に絶縁膜２０を形成した。
【００２９】
ここでは、Ｃｕ酸化層還元のための前処理を３００℃でおこなっているが、３５０℃未満でＣｕの凝集が抑制できればよい。また、ここではプラズマ前処理をおこなっているが、ＮＨ３やＨ２などの還元ガス雰囲気での熱処理でも良い。また、前処理のためのガスとしてＮ２とＮＨ３を用いたがＨ２のみ、ＮＨ３のみ、あるいはＮ２やＨ２、ＮＨ３の混合ガス雰囲気でも、Ｃｕ表面の酸化層を還元できれば特にガス種は規定しない。また、プラズマ前処理をおこなう処理室を、ＳｉＮ成膜室とは別に設けても良い。
【００３０】
また、ここでは第１絶縁膜１６のＣｕ拡散防止絶縁層としてＳｉＮを、第２絶縁膜１８のＣｕ拡散防止絶縁層としてＳｉＣを用いたが、その他、ＳｉＣＮや有機膜、ＳｉＯＮのように第１絶縁膜１６と第２絶縁膜１８の拡散防止絶縁層は、必ずしも同じ膜組成である必要はなく、絶縁膜２０とのエッチング選択比を所定値以上有していれば特に規定しない。また、ここでは２層構造のＣｕ拡散防止絶縁層を形成しているが、２層以上の多層構造であれば特に規定しない。
【００３１】
更に、製造装置としては、第１絶縁膜１６を３００℃程度の温度で成膜し、第２絶縁膜１８を４００℃程度の温度で成膜するように、ＣＶＤ装置を構成した。製造装置としてのその他の構成は従来と同様でよい。
【００３２】
【発明の効果】
第１の効果は、Ｃｕ配線におけるＣｕの凝集を抑制することができる。その理由は、第１絶縁膜のＳｉＮを３５０℃未満の低温で成膜することにより、Ｃｕの凝集が抑制されるためである。
【００３３】
第２の効果は、絶縁膜とＣｕ拡散防止絶縁層（例えばＳｉＯ２とＳｉＮ）のエッチング選択比を向上できる。その理由は、第２絶縁膜の成膜温度を３５０℃以上４５０℃以下の範囲の高温でおこなうことにより３５０℃未満の温度で成膜した場合より緻密で膜質の良好なＣｕ拡散防止絶縁層を成膜できるためである。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造過程を示す図である。
【図２】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造過程を示す図である。
【図３】（ａ）、（ｂ）、（ｃ）は、本発明にかかる半導体装置の製造過程を示す図である。
【図４】従来例の説明図である。
【符号の説明】
４ シリコン基板
６ 絶縁膜
８、２２ フォトレジスト
１０、１１ Ｔａ
１２ Ｃｕ配線
１４ Ｃｕ
１６ 第１絶縁膜
１８ 第２絶縁膜
２０ 絶縁膜
３０ ビア孔
３２ Ｗ
５２ ＳｉＮ膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法において、Ｃｕ配線とその上の金属配線の間に形成される層間絶縁膜に関し、特に、Ｃｕ拡散防止絶縁層に関する。
【０００２】
【従来の技術】
ＩＣの製造分野では、デバイスの高速化、高集積化にともない、デバイス設計ルールの縮小化が進んできている。デバイスの縮小化にともない、配線サイズと配線間隔も縮小化が進むため、配線抵抗や配線間寄生容量が増加していく傾向にある。
【０００３】
配線抵抗や配線間寄生容量が増加するとＲＣ時定数が大きくなり、信号の伝播速度の低下がデバイスの高速化をおこなう上で問題となってきている。配線間の寄生容量は、配線の面積、配線間の絶縁膜の比誘電率に比例し、配線間隔に反比例して増加する。このため、デバイスのデザインを変更せずに寄生容量を減少する方法としては、絶縁膜の比誘電率を下げることが有効である。
【０００４】
近年、配線間容量低減のため、従来のＳｉＯ２よりも比誘電率の低いＳｉＯＦ等各種低誘電率の層間絶縁膜が検討されてきている。一方、配線抵抗を低減するためには、配線材料として広く用いられてきていたＡｌよりも比抵抗の低いＣｕを配線材料として用いた技術、製品が普及してきている。
【０００５】
Ｃｕを配線材料として用いる場合、ドライエッチングによるＣｕの微細加工が困難なことから、通常、図４に示すようなダマシン配線構造が一般的に広く使われている。ダマシン配線の形成方法は、まず、層間膜６に溝を形成し、バリヤメタル１０とＣｕで溝埋め込みをおこなってから、ＣＭＰにより絶縁膜上の余分なＣｕとバリヤメタルを除去してＣｕ配線１２を形成する。
【０００６】
ダマシン配線形成後、層間絶縁膜を形成する場合、ＣｕがＳｉＯ２と容易に反応して拡散してしまうため、通常は拡散防止絶縁膜としてＳｉＨ４とＮＨ３とＮ２を用いた平行平板型プラズマＣＶＤによるＳｉＮ膜５２をＣｕ上に５０〜１００ｎｍ程度成膜してから、ＳｉＯ２等の絶縁膜２０を成膜している。
【０００７】
この場合、ＳｉＮはＣｕの拡散防止のためだけではなく、例えば、Ｃｕのダマシン配線上にビアホールを開口する際、Ｃｕ表面がＳｉＯ２のエッチングやＯ２レジストアッシングの雰囲気に晒されるのを防止するため、ＳｉＯ２のエッチングストップ層としての役割も担うことになる。このようにＣｕ上に成膜されるＳｉＮ膜５２はＣｕの拡散防止とエッチングストップ層としての機能が求められている。
【０００８】
【発明が解決しようとする課題】
１．通常、Ｃｕ上にＳｉＮを成膜する際、成膜温度は４００℃程度あるので、基板温度の上昇にともないＣｕの凝集が起こりやすくなり、Ｃｕ表面のモホロジーが劣化する。このため、Ｃｕの凝集を抑えた拡散防止絶縁層の形成が必要となる。
【０００９】
２．Ｃｕの凝集を抑制する方法の１つとしては成膜温度の低温化があるが、成膜温度を低温化すると、ＳｉＮの膜質が密度の低い疎な絶縁膜となる。密度の低い絶縁膜になるとＳｉＯ２とのエッチング選択比が低下してしまい、ＳｉＮがエッチングストップ層としての役割を果たせなくなる。このため、拡散防止絶縁膜には絶縁膜とのエッチング選択比を保つための緻密な膜が必要である。
【００１０】
本発明の目的は、半導体装置の製造方法において、Ｃｕの凝集がおこらず、かつ絶縁膜との十分なエッチング選択比を有する層間絶縁膜が形成された半導体の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明にかかる半導体装置の製造方法は、溝配線構造を有する半導体素子の製造方法において、半導体基板上に第１の絶縁膜層を形成する工程と、前記第１の絶縁膜層に溝配線パターンを形成する工程と、前記溝をＣｕにより埋設し、Ｃｕ配線を形成する工程と、前記第１の絶縁膜層およびＣｕ配線上にＳｉＮ、ＳｉＣＮ、酸素を含まない有機膜のいずれか一つの膜である第１のＣｕ拡散防止絶縁膜層を形成する工程と、前記第１のＣｕ拡散防止絶縁膜層上にＳｉＣ、有機膜のいずれか一つの膜である第２のＣｕ拡散防止絶縁膜層を形成する工程と、前記第２のＣｕ拡散防止絶縁膜層上に第２の絶縁膜層を形成する工程を有し、 前記第１のＣｕ拡散防止絶縁膜をＣＶＤ法により３５０℃未満の温度で成膜し、前記第２のＣｕ拡散防止絶縁膜をＣＶＤ法により３５０℃以上４５０℃以下の範囲の温度で成膜する
こととした。
【００１２】
また前記Ｃｕ配線は前記第１の溝内壁部に形成されたＣｕ拡散防止のためのバリヤ金属膜層と、前記バリヤ膜上に形成されたＣｕ膜を有することとした。
【００１３】
また前記第１および第２の絶縁膜層は、ＳｉＯ２、ポーラスシリカ、ＨＳＱ、ＭＳＱ，有機膜の少なくともいずれか１つを用いることとした。
【００１４】
また２層以上のＣｕ拡散防止絶縁膜層を形成する工程において、前記Ｃｕ配線表面の酸化層を還元するための工程とＣｕ拡散防止絶縁膜を成膜する工程を有することとした。
【００１５】
また前記第１のＣｕ拡散防止絶縁膜層の密度は、前記第２のＣｕ拡散防止絶縁膜層の密度よりも小さいこととした。
【００１６】
また前記第１のＣｕ拡散防止絶縁膜層は、前記第２のＣｕ拡散防止絶縁膜層よりも疎であることとした。
【００１８】
このようにＣｕ上に成膜する第１のＣｕ拡散防止絶縁膜層のＳｉＮを３５０℃未満の低温でおこなうことにより、Ｃｕの凝集反応を抑え、且つ、第２のＣｕ拡散防止絶縁膜層のＳｉＣを３５０℃以上４５０℃以下の範囲の高温でおこなうことで、エッチストップ層としての機能の高い、多層構造のＣｕ拡散防止絶縁層を形成できる。
【００１９】
【発明の実施形態】
以下、本発明にかかる半導体装置の一実施形態を説明する。
【００２０】
図１、図２、図３に半導体装置の製造方法を示す。まず、図１（ａ）に示すようにデバイス素子を有するシリコン基板４上にプラズマＣＶＤ法によりＳｉＯ２絶縁膜６を５００ｎｍ成膜する。次にフォトレジスト８を塗布し、フォトリソグラフィーにより、溝配線用パターンを形成する。次に図１（ｂ）に示すようにドライエッチング技術により、絶縁膜６をエッチングし溝を形成した後、Ｏ２ドライアッシングとウエット剥離によりフォトレジスト８を除去する。次にバリヤメタルとしてＴａ１０を５０ｎｍ、Ｃｕメッキのシード層としてスパッタリング法によりＣｕ膜を１００ｎｍ、シリコン基板４の全面に成膜する。
【００２１】
次に電界メッキ法によりＣｕ１４で溝を埋め込んでから、４００℃の熱処理によりＣｕのアニール処理をおこなう。それから、図１（ｄ）に示すようにＣＭＰ法により絶縁膜６上のＣｕ１４とＴａ１０を除去し、Ｃｕ配線１２を形成する。
【００２２】
次に、図２（ａ）に示すように、枚葉式の平行平板型ＣＶＤ装置を用いて、成膜温度３００℃、ＳｉＨ４流量５０ｓｃｃｍ、ＮＨ３流量３０ｓｃｃｍ、Ｎ２流量２０００ｓｃｃｍ、成膜圧力４Ｔｏｒｒ、ＲＦパワー４００Ｗの条件で、第１絶縁膜１６としての低温成膜の拡散防止絶縁層ＳｉＮを２０ｎｍ成膜する。次に別の成膜室を用いて、成膜温度４００℃で、ＳｉＨ４流量５０ｓｃｃｍ、ＮＨ３流量３０ｓｃｃｍ、Ｎ２流量２０００ｓｃｃｍ、成膜圧力４Ｔｏｒｒ、ＲＦパワー４００Ｗの条件で、第２絶縁膜１８としての高温成膜の拡散防止絶縁層ＳｉＮを３０ｎｍ成膜する。それから、図２（ｂ）に示すようにプラズマＣＶＤ法によりＳｉＯ２膜を５００ｎｍ成膜し、Ｃｕ配線１２上にその他の絶縁膜としての絶縁膜２０を形成した。第１絶縁膜１６と第２絶縁膜１８と絶縁膜２０で、層間絶縁膜を構成する。
【００２３】
次に、絶縁膜２０等からなる層間絶縁膜にビアホールを形成する点について説明する。図２（ｃ）に示すように、フォトリソグラフィーによりビアホール開口のためのパターンを、フォトレジスト２２で形成し、Ｃ４Ｆ８、Ａｒ、Ｏ２を用いたドライエッチングにより、絶縁膜２０であるＳｉＯ２膜のエッチングをおこなう。この場合、絶縁膜２０と第２絶縁膜１８のＣｕ拡散防止絶縁膜のエッチング選択比が１０以上になるようにエッチング条件を決定し、第２絶縁膜１８のＣｕ拡散防止絶縁膜が絶縁膜２０のエッチングのエッチストップ層となるようにする。
【００２４】
次に、図３（ａ）に示すように、Ｏ２アッシングとウェット剥離液を用いたレジスト剥離技術により、フォトレジスト２２を除去する。この際、第１絶縁膜１６と、第２絶縁膜１８は、Ｃｕ配線１２表面がＯ２プラズマ等に晒されることによる酸化やエッチングを防止する。
【００２５】
それから、図３（ｂ）に示すように、Ｃ４Ｆ８、Ａｒを用いたドライエッチングにより第１絶縁膜１６、第２絶縁膜１８のＣｕ拡散防止絶縁膜層をエッチングし、ビア孔３０を形成する。次に、図３（ｃ）に示すように、ＴｉＮ１１を５０ｎｍ成膜してからＷ（タングステン）３２を７００ｎｍ形成し、ビア孔３０にＷ３２を充填し、層間絶縁膜２０の余剰Ｗ３２とＴｉＮ１１とをＣＭＰ技術により除去し、Ｃｕ配線１２とのビアコンタクトを形成した。
【００２６】
ここでは、第１絶縁膜１６と、第２絶縁膜１８の拡散防止絶縁層としてＳｉＮを用いたが、第１絶縁膜１６がＳｉＣ、ＳｉＣＮ、有機膜などのＣｕと反応せず、Ｃｕの拡散防止の役割を果たす絶縁膜であれば良い。また、絶縁膜としてＳｉＯ２を用いたが、ポーラスシリカや有機膜、ＨＳＱ、ＭＳＱなどのＳｉＯ２よりも比誘電率の低い絶縁膜を用いても良い。
【００２７】
（他の実施形態）
本実施形態では、まず、上記実施形態と同一の方法によりＣｕ溝配線を形成する。次に平行平板型プラズマＣＶＤ装置を用いて、まず、Ｃｕ表面の酸化層を還元するため処理温度３００℃、Ｎ２流量５００ｓｃｃｍ、ＮＨ３流量５００ｓｃｃｍ、圧力４Ｔｏｒｒ、ＲＦパワー２００Ｗの条件でプラズマ前処理をおこなってから、上記と同一条件にて第１絶縁膜１６としての拡散防止絶縁層ＳｉＮを２０ｎｍ成膜する。
【００２８】
次に別のＣＶＤ装置を用いて、成膜温度４００℃の条件で第２絶縁膜１８としての拡散防止絶縁層としてＳｉＣを３０ｎｍ成膜する。次に絶縁膜２０として平行平板型プラズマＣＶＤ装置によりＳｉＯ２を５００ｎｍ成膜し、Ｃｕ配線１２上に絶縁膜２０を形成した。
【００２９】
ここでは、Ｃｕ酸化層還元のための前処理を３００℃でおこなっているが、３５０℃未満でＣｕの凝集が抑制できればよい。また、ここではプラズマ前処理をおこなっているが、ＮＨ３やＨ２などの還元ガス雰囲気での熱処理でも良い。また、前処理のためのガスとしてＮ２とＮＨ３を用いたがＨ２のみ、ＮＨ３のみ、あるいはＮ２やＨ２、ＮＨ３の混合ガス雰囲気でも、Ｃｕ表面の酸化層を還元できれば特にガス種は規定しない。また、プラズマ前処理をおこなう処理室を、ＳｉＮ成膜室とは別に設けても良い。
【００３０】
また、ここでは第１絶縁膜１６のＣｕ拡散防止絶縁層としてＳｉＮを、第２絶縁膜１８のＣｕ拡散防止絶縁層としてＳｉＣを用いたが、その他、ＳｉＣＮや有機膜、ＳｉＯＮのように第１絶縁膜１６と第２絶縁膜１８の拡散防止絶縁層は、必ずしも同じ膜組成である必要はなく、絶縁膜２０とのエッチング選択比を所定値以上有していれば特に規定しない。また、ここでは２層構造のＣｕ拡散防止絶縁層を形成しているが、２層以上の多層構造であれば特に規定しない。
【００３１】
更に、製造装置としては、第１絶縁膜１６を３００℃程度の温度で成膜し、第２絶縁膜１８を４００℃程度の温度で成膜するように、ＣＶＤ装置を構成した。製造装置としてのその他の構成は従来と同様でよい。
【００３２】
【発明の効果】
第１の効果は、Ｃｕ配線におけるＣｕの凝集を抑制することができる。その理由は、第１絶縁膜のＳｉＮを３５０℃未満の低温で成膜することにより、Ｃｕの凝集が抑制されるためである。
【００３３】
第２の効果は、絶縁膜とＣｕ拡散防止絶縁層（例えばＳｉＯ２とＳｉＮ）のエッチング選択比を向上できる。その理由は、第２絶縁膜の成膜温度を３５０℃以上４５０℃以下の範囲の高温でおこなうことにより３５０℃未満の温度で成膜した場合より緻密で膜質の良好なＣｕ拡散防止絶縁層を成膜できるためである。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造過程を示す図である。
【図２】（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造過程を示す図である。
【図３】（ａ）、（ｂ）、（ｃ）は、本発明にかかる半導体装置の製造過程を示す図である。
【図４】従来例の説明図である。
【符号の説明】
４ シリコン基板
６ 絶縁膜
８、２２ フォトレジスト
１０、１１ Ｔａ
１２ Ｃｕ配線
１４ Ｃｕ
１６ 第１絶縁膜
１８ 第２絶縁膜
２０ 絶縁膜
３０ ビア孔
３２ Ｗ
５２ ＳｉＮ膜
Claims (6)
- 溝配線構造を有する半導体素子の製造方法において、半導体基板上に第１の絶縁膜層を形成する工程と、前記第１の絶縁膜層に溝配線パターンを形成する工程と、前記溝をＣｕにより埋設し、Ｃｕ配線を形成する工程と、前記第１の絶縁膜層およびＣｕ配線上にＳｉＮ、ＳｉＣＮ、酸素を含まない有機膜のいずれか一つの膜である第１のＣｕ拡散防止絶縁膜層を形成する工程と、前記第１のＣｕ拡散防止絶縁膜層上にＳｉＣ、有機膜のいずれか一つの膜である第２のＣｕ拡散防止絶縁膜層を形成する工程と、前記第２のＣｕ拡散防止絶縁膜層上に第２の絶縁膜層を形成する工程を有し、 前記第１のＣｕ拡散防止絶縁膜をＣＶＤ法により３５０℃未満の温度で成膜し、前記第２のＣｕ拡散防止絶縁膜をＣＶＤ法により３５０℃以上４５０℃以下の範囲の温度で成膜することを特徴とする半導体装置の製造方法。
- 前記Ｃｕ配線は前記第１の溝内壁部に形成されたＣｕ拡散防止のためのバリヤ金属膜層と、前記バリヤ膜上に形成されたＣｕ膜を有することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１および第２の絶縁膜層は、ＳｉＯ２、ポーラスシリカ、ＨＳＱ、ＭＳＱ，有機膜の少なくともいずれか１つを用いた構造であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記請求項１に記載の２層以上のＣｕ拡散防止絶縁膜層を形成する工程において、前記Ｃｕ配線表面の酸化層を還元するための工程とＣｕ拡散防止絶縁膜を成膜する工程を有することを特徴とする請求項１乃至３のうちのいずれか１項に記載の半導体装置の製造方法。
- 前記第１のＣｕ拡散防止絶縁膜層の密度は、前記第２のＣｕ拡散防止絶縁膜層の密度よりも小さいことを特徴とする請求項１乃至４のうちのいずれか１項に記載の半導体装置の製造方法。
- 前記第１のＣｕ拡散防止絶縁膜層は、前記第２のＣｕ拡散防止絶縁膜層よりも疎であることを特徴とする請求項１乃至５のうちのいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185275A JP4425432B2 (ja) | 2000-06-20 | 2000-06-20 | 半導体装置の製造方法 |
| US09/883,370 US6879042B2 (en) | 2000-06-20 | 2001-06-19 | Semiconductor device and method and apparatus for manufacturing the same |
| US11/068,431 US7119441B2 (en) | 2000-06-20 | 2005-03-01 | Semiconductor interconnect structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185275A JP4425432B2 (ja) | 2000-06-20 | 2000-06-20 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002009150A JP2002009150A (ja) | 2002-01-11 |
| JP2002009150A5 JP2002009150A5 (ja) | 2007-04-19 |
| JP4425432B2 true JP4425432B2 (ja) | 2010-03-03 |
Family
ID=18685612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185275A Expired - Lifetime JP4425432B2 (ja) | 2000-06-20 | 2000-06-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6879042B2 (ja) |
| JP (1) | JP4425432B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559543B1 (en) * | 2001-11-16 | 2003-05-06 | International Business Machines Corporation | Stacked fill structures for support of dielectric layers |
| JP3716218B2 (ja) * | 2002-03-06 | 2005-11-16 | 富士通株式会社 | 配線構造及びその形成方法 |
| JP4063619B2 (ja) | 2002-03-13 | 2008-03-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7687917B2 (en) | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
| JP5117755B2 (ja) * | 2002-05-08 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2004128256A (ja) | 2002-10-03 | 2004-04-22 | Oki Electric Ind Co Ltd | 多層構造半導体素子の製造方法 |
| TW574762B (en) * | 2002-10-16 | 2004-02-01 | Univ Nat Cheng Kung | Method for growing monocrystal GaN on silicon substrate |
| CN100352036C (zh) | 2002-10-17 | 2007-11-28 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| JP4606713B2 (ja) | 2002-10-17 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR100459733B1 (ko) | 2002-12-30 | 2004-12-03 | 삼성전자주식회사 | 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법 |
| JP4086673B2 (ja) | 2003-02-04 | 2008-05-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4454242B2 (ja) | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US6962846B2 (en) * | 2003-11-13 | 2005-11-08 | Micron Technology, Inc. | Methods of forming a double-sided capacitor or a contact using a sacrificial structure |
| US6925000B2 (en) * | 2003-12-12 | 2005-08-02 | Maglabs, Inc. | Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture |
| KR100515370B1 (ko) * | 2003-12-31 | 2005-09-14 | 동부아남반도체 주식회사 | 반도체 소자의 플러그 제조 방법 |
| KR100552815B1 (ko) * | 2003-12-31 | 2006-02-22 | 동부아남반도체 주식회사 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
| US7960838B2 (en) * | 2005-11-18 | 2011-06-14 | United Microelectronics Corp. | Interconnect structure |
| KR100771370B1 (ko) * | 2005-12-29 | 2007-10-30 | 동부일렉트로닉스 주식회사 | 반도체 장치의 금속 배선 및 그 형성 방법 |
| JP4810306B2 (ja) * | 2006-05-16 | 2011-11-09 | 日本電気株式会社 | 銅ダマシン多層配線の形成方法 |
| DE102006025405B4 (de) * | 2006-05-31 | 2018-03-29 | Globalfoundries Inc. | Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen |
| JP5357401B2 (ja) * | 2007-03-22 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2010010656A (ja) * | 2008-05-26 | 2010-01-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5755471B2 (ja) * | 2011-03-10 | 2015-07-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN105336675B (zh) * | 2014-07-29 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| JP6388282B2 (ja) * | 2014-12-01 | 2018-09-12 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板の製造方法 |
| CN105914134B (zh) | 2016-05-27 | 2017-07-04 | 京东方科技集团股份有限公司 | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 |
| KR102616489B1 (ko) | 2016-10-11 | 2023-12-20 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| JPWO2019187978A1 (ja) * | 2018-03-28 | 2021-02-12 | 富士フイルム株式会社 | ガスバリアフィルム |
| CN109300918A (zh) * | 2018-10-08 | 2019-02-01 | 惠科股份有限公司 | 一种导电层绝缘方法、导电层绝缘结构及显示装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335470A (en) * | 1993-01-28 | 1994-08-09 | Alvarez Gustavo O | Adjustable beam holder |
| JP2994934B2 (ja) | 1993-12-22 | 1999-12-27 | シャープ株式会社 | 配線の形成方法 |
| JPH07201851A (ja) | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3333313B2 (ja) | 1994-04-21 | 2002-10-15 | 富士通株式会社 | 半導体装置の製造方法 |
| US5602053A (en) * | 1996-04-08 | 1997-02-11 | Chartered Semidconductor Manufacturing Pte, Ltd. | Method of making a dual damascene antifuse structure |
| JP3304754B2 (ja) * | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
| US5904569A (en) * | 1997-09-03 | 1999-05-18 | National Semiconductor Corporation | Method for forming self-aligned vias in multi-metal integrated circuits |
| JP3660799B2 (ja) * | 1997-09-08 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6291891B1 (en) * | 1998-01-13 | 2001-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device |
| US5939788A (en) * | 1998-03-11 | 1999-08-17 | Micron Technology, Inc. | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper |
| US6124198A (en) * | 1998-04-22 | 2000-09-26 | Cvc, Inc. | Ultra high-speed chip interconnect using free-space dielectrics |
| US6181012B1 (en) * | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
| JPH11317446A (ja) * | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6066560A (en) * | 1998-05-05 | 2000-05-23 | Lsi Logic Corporation | Non-linear circuit elements on integrated circuits |
| JP2000012544A (ja) | 1998-06-23 | 2000-01-14 | Toshiba Corp | 半導体装置の製造方法 |
| US6100195A (en) * | 1998-12-28 | 2000-08-08 | Chartered Semiconductor Manu. Ltd. | Passivation of copper interconnect surfaces with a passivating metal layer |
| US6255233B1 (en) * | 1998-12-30 | 2001-07-03 | Intel Corporation | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application |
| US6380625B2 (en) * | 1999-01-13 | 2002-04-30 | Advanced Micro Devices, Inc. | Semiconductor interconnect barrier and manufacturing method thereof |
| JP2001077196A (ja) * | 1999-09-08 | 2001-03-23 | Sony Corp | 半導体装置の製造方法 |
| US6420258B1 (en) * | 1999-11-12 | 2002-07-16 | Taiwan Semiconductor Manufacturing Company | Selective growth of copper for advanced metallization |
| KR100390951B1 (ko) * | 1999-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US6566258B1 (en) * | 2000-05-10 | 2003-05-20 | Applied Materials, Inc. | Bi-layer etch stop for inter-level via |
-
2000
- 2000-06-20 JP JP2000185275A patent/JP4425432B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-19 US US09/883,370 patent/US6879042B2/en not_active Expired - Lifetime
-
2005
- 2005-03-01 US US11/068,431 patent/US7119441B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002009150A (ja) | 2002-01-11 |
| US20050159012A1 (en) | 2005-07-21 |
| US6879042B2 (en) | 2005-04-12 |
| US7119441B2 (en) | 2006-10-10 |
| US20010054765A1 (en) | 2001-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| JP5308414B2 (ja) | 半導体デバイスおよびその構造体の製造方法 | |
| JP4086673B2 (ja) | 半導体装置及びその製造方法 | |
| US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002009150A5 (ja) | 半導体装置とその製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JP2003045969A (ja) | デュアルダマシン工程を利用した配線形成方法 | |
| JP2003045964A (ja) | 半導体装置及びその製造方法 | |
| US6355572B1 (en) | Method of dry etching organic SOG film | |
| JP3696055B2 (ja) | 半導体装置の製造方法 | |
| US6150232A (en) | Formation of low k dielectric | |
| US6689690B2 (en) | Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature | |
| US6576545B1 (en) | Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers | |
| US6492276B1 (en) | Hard masking method for forming residue free oxygen containing plasma etched layer | |
| US6399424B1 (en) | Method of manufacturing contact structure | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| JP2000174019A (ja) | 半導体装置及びその製造方法 | |
| KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
| KR20040105578A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4312785B2 (ja) | 半導体装置 | |
| KR100434508B1 (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100447322B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| JP2000183166A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090928 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4425432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |