KR100771370B1 - 반도체 장치의 금속 배선 및 그 형성 방법 - Google Patents
반도체 장치의 금속 배선 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100771370B1 KR100771370B1 KR1020050134354A KR20050134354A KR100771370B1 KR 100771370 B1 KR100771370 B1 KR 100771370B1 KR 1020050134354 A KR1020050134354 A KR 1020050134354A KR 20050134354 A KR20050134354 A KR 20050134354A KR 100771370 B1 KR100771370 B1 KR 100771370B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- barrier layer
- semiconductor device
- sic
- layer
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 100
- 238000009792 diffusion process Methods 0.000 claims abstract description 92
- 239000010410 layer Substances 0.000 claims abstract description 66
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000002356 single layer Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- -1 Teflon-AF Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004530 micro-emulsion Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000008208 nanofoam Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 반도체 장치의 금속 배선은 도전체를 포함하는 반도체 기판, 반도체 기판 위에 형성되어 있는 제1 확산 방지막 및 제2 확산 방지막, 제2 확산 방지막 위에 형성되어 있으며 도전체를 노출하는 트렌치를 포함하는 층간 절연막, 그리고 트렌치를 채우도록 형성되어 있는 금속 배선을 포함하고, 제2 확산 방지막은 제1 확산 방지막보다 층간 절연막과의 열팽창계수차가 작다.
다마신, 금속배선, 반도체
Description
도 1은 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선을 도시한 단면도이다.
도 2 내지 도 4는 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 구리 배선을 도시한 단면도이다.
도 5 내지 도 7는 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.
본 발명은 반도체 장치의 금속 배선에 관한 것으로 특히, 구리 배선을 포함하는 반도체 장치에 관한 것이다.
반도체 장치가 점점 고속화. 고집적화 되면서 반도체 장치내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이처럼 금속 배선의 폭이 좁아지 면 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.
구리는 종래 금속에 비해 식각이 잘 되지 않는 금속으로 구리 배선을 형성하기 위해서는 먼저 트렌치를 형성하고, 트렌치를 채우도록 구리층을 형성한 후 화학적 기계적 연마를 하는 다마신 공정으로 배선을 형성한다.
그러나 구리는 다른층으로의 확산이 용이하여 절연막과 구리 배선 사이에 확산 방지막을 필요로 한다. 이러한 확산 방지막은 구리층 및 층간 절연막과의 접합성이 우수하고 EM(electro migration) 특성 및 SM(stress induced migration) 특성이 우수하여야 한다.
그러나 대부분의 확산 방지막은 EM 특성이 우수하면 SM 특성이 떨어지고 SM 특성이 우수하면 EM특성이 떨어진다. 특히 구리 또는 절연층과의 열팽창계수 차이로 인해서 SM특성이 떨어지는 경우에는 보이드(void)가 발생한다. 이러한 보이드는 구리 배선의 신호 전달이 제대로 되지 않아 소자의 신뢰성이 감소한다.
따라서 본 발명이 기술적 과제는 SM특성 및 EM특성을 동시에 가질 수 있는 확산 방지막을 형성하여 구리 배선이 끊어지지 않도록 하는 것이다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 금속 배선은 도전체를 포함하는 반도체 기판, 반도체 기판 위에 형성되어 있는 제1 확산 방지막 및 제2 확산 방지막, 제2 확산 방지막 위에 형성되어 있으며 도전체를 노출 하는 트렌치를 포함하는 층간 절연막, 그리고 트렌치를 채우도록 형성되어 있는 금속 배선을 포함하고, 제2 확산 방지막은 제1 확산 방지막보다 층간 절연막과의 열팽창계수차가 작다.
제1 확산 방지막은 SiN, SiC 또는 SiCN 중 어느 하나로 형성되어 있을 수 있다.
제2 확산 방지막은 SiC 또는 SiON으로 형성되어 있을 수 있다.
제1 확산 방지막은 SiN/SiCN으로 형성되어 있을 수 있다.
도전체 및 금속 배선은 구리로 형성되어 있을 수 있다.
상기한 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 도전체를 포함하는 기판 위에 제1 확산 방지막, 제2 확산 방지막 및 층간 절연막을 적층하는 단계, 선택적 식각 공정으로 제2 확산 방지막을 노출하는 트렌치를 형성하는 단계, 그리고 트렌치를 채우는 금속 배선을 형성하는 단계를 포함하고, 제2 확산 방지막은 제1 확산 방지막보다 층간 절연막과의 열팽창계수차가 작다.
제1 확산 방지막은 SiN, SiC 또는 SiCN 중 어느 하나로 형성할 수 있다.
제2 확산 방지막은 SiC 또는 SiON으로 형성할 수 있다.
제1 확산 방지막은 SiN/SiCN으로 형성할 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설 명하는 실시예에 한정되지 않는다.
이제 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치의 구리 배선 및 그의 제조 방법을 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 장치의 구리 배선을 도시한 단면도이다.
도 1에 도시한 바와 같이, 기판(100) 위에 확산 방지막(106) 및 층간 절연막(108)이 적층되어 있다.
기판(100)은 개별 소자(도시하지 않음) 또는 하부 도전체(102)를 포함하다. 하부 도전체(102)는 저저항 금속인 구리 등으로 형성된 배선일 수 있다.
확산 방지막(106)은 막의 특성이 서로 다른 제1 확산 방지막(104a)과 제2 확산 방지막(104b)을 포함한다. 제1 확산 방지막(104a)은 SiN, SiC, SiCN 중 어느 하나로 이루어지고, 제2 확산 방지막(104b)은 SiC 또는 SiON로 이루어진다.
제1 확산 방지막(104a)은 하부 도전체(102)와 직접 접촉하기 때문에 하부 도전체(102)와 접합성이 우수한 물질을 사용하고, 제2 확산 방지막(104b)은 제1 확산 방지막(104a)에 비해서 접합성은 떨어지나 하부 도전체(102) 및 상부 층간 절연막과의 열팽창계수차가 낮은 물질을 사용하는 것이 바람직하다.
이러한 예로는, SiN/SiC, SiCN/SiC, SiC/SiON의 구조로 형성할 수 있다. 또한, 제1 확산 방지막(104a)은 복층으로 형성하고, 제2 확산 방지막(104b)을 단층으로 형성하여 삼중막의 확산 방지막(106)을 형성할 수도 있는데 예를 들면, SiN/SiCN/SiC의 구조인 것이 바람직하다. SiCN은 SiC와 SiN의 중간 물성으로 이 두 물질 사이의 완충층(buffer)이 될 수 있다.
그리고 층간 절연막(108)은 FSG(fluorine silicate glass), USG(un-doped silicate glass), SiH4, TEOS(tetra ethyl ortho silicate) 따위의 무기 절연물 또는 유기 절연물 등을 단층 또는 복수층으로 적층하여 형성될 수 있으며, BD(black diamond), 실리카제로겔스(Silica xerogels), 메소포로스 실리카(mesoporous silica), 폴리이미드 나노폼스(Polyimide nanofoams), 테프론-에이에프(Teflon-AF), 테프론마이크로에멀젼(Teflon microemulsion) 등과 같은 유전율 3.0이하의 저유전율 물질을 사용하여 형성할 수도 있다.
층간 절연막(108) 및 확산 방지막(106)에는 하부 도전체(102) 또는 개별 소자를 노출하는 트렌치(T)가 형성되어 있다.
트렌치(T)에는 하부 도전체(102) 또는 개별 소자를 전기적으로 연결하는 장벽층(barrier metal)(110) 및 금속 배선(112)이 형성되어 있다. 장벽층(110)은 트렌치(T)의 내벽을 따라 얇게 형성되어 있으며, 금속 배선(110)은 장벽층(110)에 의해 정의되는 비아와 트렌치 내부를 채우도록 형성되어 있다.
장벽층(110)은 금속 배선(112)의 금속물질이 층간 절연막(108)과 같은 다른층으로 확산되는 것을 방지하고, 절연막(108)과 금속 배선(112)의 접합성(adhension)을 강화시킨다.
장벽층은 TaN, Ta, TiN, TaSiN, TiSiN 등의 물질로 형성할 수 있으며, 단층 또는 복층으로 형성될 수 있다. 금속 배선(112)은 저저항 금속인 구리 따위의 도전 물질로 이루어진다.
이와 같은 반도체 장치의 금속 배선을 형성하는 방법을 도 2 내지 4를 참조하여 설명한다.
도 2 내지 도 4는 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.
도 2에 도시한 바와 같이, 기판(100) 위에 제1 및 제2 확산 방지막(104a, 104b)으로 이루어지는 확산 방지막(106)을 형성한다.
제1 확산 방지막(104a)은 SiN, SiC, SiCN 등을 형성하고 제2 확산 방지막(104b)은 SiC 또는 SiON로 형성한다.
SiN은 SiH4기체와 NH3 기체를 반응시켜 얻을 수 있으며, SiC는 SiH4기체와 CH4기체를 반응시켜 얻을 수 있다. 그리고 SiON은 SiH4 기체, CO기체, O2기체를 반응시켜 얻을 수 있고, SiH4기체, NH3기체, CH4 기체를 반응시켜 SiCN 을 얻을 수 있다.
SiN으로 제1 확산 방지막(104a)을 형성하는 경우에는 100~300Å 정도의 두께로 형성하고, SiC로 제1 확산 방지막(104a)을 형성하는 경우에는 300~700Å 정도의 두께로 형성한다. 그리고 제2 확산 방지막(104b)은 500~1,000 Å 정도의 두께로 형성한다.
다음 도 3에 도시한 바와 같이, 확산 방지막(106) 위에 절연물질을 증착하여 층간 절연막(108)을 형성한다. 그리고 선택적 식각 공정으로 층간 절연막(108)을 식각하여 확산 방지막(106)을 노출하는 트렌치(T)를 형성한다.
다음 도 1에서와 같이, 트렌치(T)를 포함하는 기판(100) 위에 금속을 증착하여 제1 금속막을 형성하고, 제1 금속막이 형성된 비아 및 트렌치를 채우도록 구리를 증착하여 제2 금속막을 형성한다.
이후 화학적 기계적 연마(chemical machnical polishing)로 기판(100)을 평탄화하여 장벽층(110)과 금속 배선(112)을 완성한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 구리 배선을 도시한 단면도이다.
도 4에 도시한 바와 같이, 기판(100) 위에 확산 방지막(106) 및 층간 절연막(108)이 적층되어 있다.
기판(100)은 개별 소자(도시하지 않음) 또는 하부 도전체(102)를 포함하다. 하부 도전체(102)는 저저항 금속인 구리 등으로 형성된 배선일 수 있다.
확산 방지막(106)은 막의 특성이 서로 다른 제1 확산 방지막(104a)과 제2 확산 방지막(104b)을 포함한다. 제1 확산 방지막(104a)은 SiN, SiC, SiCN 중 어느 하나로 이루어지고, 제2 확산 방지막(104b)은 SiC 또는 SiON로 이루어진다.
제1 확산 방지막(104a)은 하부 도전체(102)와 직접 접촉하기 때문에 하부 도전체(102)와 접합성이 우수한 물질을 사용하고, 제2 확산 방지막(104b)은 제1 확산 방지막(104a)에 비해서 접합성은 떨어지나 하부 도전체(102) 및 상부 층간 절연막과의 열팽창계수차가 낮은 물질을 사용하는 것이 바람직하다.
이러한 예로는, SiN/SiC, SiCN/SiC, SiC/SiON의 구조로 형성할 수 있다. 또한, 제1 확산 방지막(104a)은 복층으로 형성하고, 제2 확산 방지막(104b)을 단층으 로 형성하여 삼중막의 확산 방지막(106)을 형성할 수도 있는데 예를 들면, SiN/SiCN/SiC의 구조인 것이 바람직하다. SiCN은 SiC와 SiN의 중간 물성으로 이 두 물질 사이의 완충층(buffer)이 될 수 있다.
그리고 층간 절연막(108)은 FSG(fluorine silicate glass), USG(un-doped silicate glass), SiH4, TEOS(tetra ethyl ortho silicate) 따위의 무기 절연물 또는 유기 절연물 등을 단층 또는 복수층으로 적층하여 형성될 수 있으며, BD(black diamond), 실리카제로겔스(Silica xerogels), 메소포로스 실리카(mesoporous silica), 폴리이미드 나노폼스(Polyimide nanofoams), 테프론-에이에프(Teflon-AF), 테프론마이크로에멀젼(Teflon microemulsion) 등과 같은 유전율 3.0이하의 저유전율 물질을 사용하여 형성할 수도 있다.
층간 절연막(108) 및 확산 방지막(106)에는 하부 도전체(102) 또는 개별 소자를 노출하는 비아(V)가 형성되어 있고, 층간 절연막(108)에는 비아(V)를 노출하는 트렌치(T)가 형성되어 있다.
비아(V) 및 트렌치(T)에는 하부 도전체(102) 또는 개별 소자를 전기적으로 연결하는 장벽층(barrier metal)(110) 및 금속 배선(112)이 형성되어 있다. 장벽층(110)은 비아(V)와 트렌치(T)의 내벽을 따라 얇게 형성되어 있으며, 금속 배선(110)은 장벽층(110)에 의해 정의되는 비아와 트렌치 내부를 채우도록 형성되어 있다.
장벽층(110)은 금속 배선(112)의 금속물질이 층간 절연막(108)과 같은 다른층으로 확산되는 것을 방지하고, 절연막(108)과 금속 배선(112)의 접합성 (adhension)을 강화시킨다.
장벽층은 TaN, Ta, TiN, TaSiN, TiSiN 등의 물질로 형성할 수 있으며, 단층 또는 복층으로 형성될 수 있다. 금속 배선(112)은 저저항 금속인 구리 따위의 도전 물질로 이루어진다.
이와 같은 반도체 장치의 금속 배선을 형성하는 방법을 도 2 내지 4를 참조하여 설명한다.
도 5 내지 도 7는 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.
도 5에 도시한 바와 같이, 기판(100) 위에 제1 및 제2 확산 방지막(104a, 104b)으로 이루어지는 확산 방지막(106)을 형성한다.
제1 확산 방지막(104a)은 SiN, SiC, SiCN 등을 형성하고 제2 확산 방지막(104b)은 SiC 또는 SiON로 형성한다.
SiN은 SiH4기체와 NH3 기체를 반응시켜 얻을 수 있으며, SiC는 SiH4기체와 CH4기체를 반응시켜 얻을 수 있다. 그리고 SiON은 SiH4 기체, CO기체, O2기체를 반응시켜 얻을 수 있고, SiH4기체, NH3기체, CH4 기체를 반응시켜 SiCN 을 얻을 수 있다.
SiN으로 제1 확산 방지막(104a)을 형성하는 경우에는 100~300Å 정도의 두께로 형성하고, SiC로 제1 확산 방지막(104a)을 형성하는 경우에는 300~700Å 정도의 두께로 형성한다. 그리고 제2 확산 방지막(104b)은 500~1,000 Å 정도의 두께로 형성한다.
다음 도 6에 도시한 바와 같이, 확산 방지막(106) 위에 절연물질을 증착하여 층간 절연막(108)을 형성한다. 그리고 선택적 식각 공정으로 층간 절연막(108)을 식각하여 확산 방지막(106)을 노출하는 비아(V)를 형성한다. 이때, 확산 방지막(106)은 비아(V)를 할 때 식각 정지막으로 사용될 수 있다.
다음 도 7에 도시한 바와 같이, 선택적 식각 공정으로 층간 절연막(108)에 비아(V)를 노출하는 트렌치(T)를 형성한다. 복수층으로 층간 절연막(108)을 형성하는 경우에는 층간 절연막(108)의 어느 한 층을 트렌치(T)를 형성하는 식각 정지막으로 사용할 수 있다.
다음 도 4에서와 같이, 비아(V) 및 트렌치(T)를 포함하는 기판(100) 위에 금속을 증착하여 제1 금속막을 형성하고, 제1 금속막이 형성된 비아 및 트렌치를 채우도록 구리를 증착하여 제2 금속막을 형성한다.
이후 화학적 기계적 연마(chemical machnical polishing)로 기판(100)을 평탄화하여 장벽층(110)과 금속 배선(112)을 완성한다.
이상 기술한 바와 같이 본 발명에서는 확산 방지막으로 접합성이 우수한 막과 다른층과의 열팽창계수차가 적은 막을 함께 형성하여 금속 배선의 금속 확산을 방지하면서도 보이드가 발생않아 소자의 신뢰성이 향상된다.
또한, 본 발명에서는 확산 방지막을 형성하는 기체만을 변화시켜 별다른 추가 공정 없이 서로 다른 특성을 가지는 확산 방지막을 용이하게 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (9)
- 도전체를 포함하는 반도체 기판,상기 반도체 기판 위에 형성되어 있는 제1 확산 방지막 및 제2 확산 방지막,상기 제2 확산 방지막 위에 형성되어 있으며 상기 도전체를 노출하는 트렌치를 포함하는 층간 절연막, 그리고상기 트렌치를 채우도록 형성되어 있는 금속 배선을 포함하고,상기 제1 확산 방지막은 복층으로 형성되고, 상기 제2 확산 방지막은 상기 제1 확산 방지막보다 상기 층간 절연막과의 열팽창계수차가 작은 반도체 장치의 금속 배선.
- 제1항에서,상기 제1 확산 방지막은 SiN, SiC 및 SiCN 중 어느 두개로 형성되어 있는 반도체 장치의 금속 배선.
- 제1항에서,상기 제2 확산 방지막은 SiC 또는 SiON으로 형성되어 있는 반도체 장치의 금속 배선.
- 제1항에서,상기 제1 확산 방지막은 SiN/SiCN으로 형성되어 있는 반도체 장치의 금속 배 선.
- 제1항에서,상기 도전체 및 상기 금속 배선은 구리로 형성되어 있는 반도체 장치의 금속 배선
- 도전체를 포함하는 기판 위에 제1 확산 방지막, 제2 확산 방지막 및 층간 절연막을 적층하는 단계,선택적 식각 공정으로 상기 도전체를 노출하는 트렌치를 형성하는 단계, 그리고상기 트렌치를 채우는 금속 배선을 형성하는 단계를 포함하고,상기 제1 확산 방지막은 복층으로 형성되고, 상기 제2 확산 방지막은 상기 제1 확산 방지막보다 상기 층간 절연막과의 열팽창계수차가 작은 반도체 장치의 금속 배선 형성 방법.
- 제6항에서,상기 제1 확산 방지막은 SiN, SiC 및 SiCN 중 어느 두개로 형성하는 반도체 장치의 금속 배선 형성 방법.
- 제6항에서,상기 제2 확산 방지막은 SiC 또는 SiON으로 형성하는 반도체 장치의 금속 배 선 형성 방법.
- 제6항에서,상기 제1 확산 방지막은 SiN/SiCN으로 형성하는 반도체 장치의 금속 배선 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134354A KR100771370B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 장치의 금속 배선 및 그 형성 방법 |
| US11/615,787 US7531901B2 (en) | 2005-12-29 | 2006-12-22 | Metal interconnection of semiconductor device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134354A KR100771370B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 장치의 금속 배선 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070071152A KR20070071152A (ko) | 2007-07-04 |
| KR100771370B1 true KR100771370B1 (ko) | 2007-10-30 |
Family
ID=38225020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134354A KR100771370B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 장치의 금속 배선 및 그 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7531901B2 (ko) |
| KR (1) | KR100771370B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100953742B1 (ko) * | 2009-06-17 | 2010-04-19 | 주식회사 아토 | 반도체 소자 및 그 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937953B1 (ko) * | 2009-07-02 | 2010-01-21 | 주식회사 아토 | 반도체 소자 및 그 제조 방법 |
| CN103700699A (zh) * | 2013-12-19 | 2014-04-02 | 深圳市华星光电技术有限公司 | 一种栅金属结构及其制造方法 |
| KR102399345B1 (ko) | 2014-11-12 | 2022-05-19 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058993A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20040084668A (ko) * | 2003-03-25 | 2004-10-06 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| KR20050009652A (ko) * | 2003-07-18 | 2005-01-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4425432B2 (ja) * | 2000-06-20 | 2010-03-03 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TW559999B (en) * | 2002-05-08 | 2003-11-01 | Nec Corp | Semiconductor device having silicon-including metal wiring layer and its manufacturing method |
| DE102005052052B4 (de) * | 2005-10-31 | 2008-02-07 | Advanced Micro Devices, Inc., Sunnyvale | Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels |
-
2005
- 2005-12-29 KR KR1020050134354A patent/KR100771370B1/ko not_active IP Right Cessation
-
2006
- 2006-12-22 US US11/615,787 patent/US7531901B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058993A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20040084668A (ko) * | 2003-03-25 | 2004-10-06 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| KR20050009652A (ko) * | 2003-07-18 | 2005-01-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100953742B1 (ko) * | 2009-06-17 | 2010-04-19 | 주식회사 아토 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070071152A (ko) | 2007-07-04 |
| US7531901B2 (en) | 2009-05-12 |
| US20070155171A1 (en) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268434B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7488643B2 (en) | MIM capacitor and method of making same | |
| JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006005190A (ja) | 半導体装置 | |
| US7196423B2 (en) | Interconnect structure with dielectric barrier and fabrication method thereof | |
| KR100771370B1 (ko) | 반도체 장치의 금속 배선 및 그 형성 방법 | |
| JP2009295733A (ja) | 半導体装置及びその製造方法 | |
| KR100711928B1 (ko) | 반도체 장치의 금속 배선 및 그 형성 방법 | |
| KR20070087856A (ko) | 반도체 장치의 금속 배선 및 그 형성 방법 | |
| US20050064629A1 (en) | Tungsten-copper interconnect and method for fabricating the same | |
| KR100680499B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100905828B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| US6277755B1 (en) | Method for fabricating an interconnect | |
| JP2010171291A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100718451B1 (ko) | 반도체 장치의 금속 배선 및 그 제조 방법 | |
| KR100707092B1 (ko) | 반도체 장치의 박막 및 금속 배선 형성 방법 | |
| KR20060114181A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100738210B1 (ko) | 반도체 장치의 박막 및 금속 배선 형성 방법 | |
| US6599823B1 (en) | Method for improving package bonding between multi-level interconnection lines and low K inter-metal dielectric | |
| KR20150061924A (ko) | 고전압 소자 및 이의 제조방법 | |
| KR100914976B1 (ko) | 반도체 소자의 제조방법 | |
| KR101051808B1 (ko) | 국부연결배선을 이용한 반도체장치 제조 방법 | |
| KR100776141B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100714026B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |