JP4063619B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4063619B2
JP4063619B2 JP2002264666A JP2002264666A JP4063619B2 JP 4063619 B2 JP4063619 B2 JP 4063619B2 JP 2002264666 A JP2002264666 A JP 2002264666A JP 2002264666 A JP2002264666 A JP 2002264666A JP 4063619 B2 JP4063619 B2 JP 4063619B2
Authority
JP
Japan
Prior art keywords
copper
wiring
film
containing metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002264666A
Other languages
English (en)
Other versions
JP2004096052A (ja
Inventor
利至 竹脇
浩之 國嶋
悦章 山本
伸夫 弘長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002264666A priority Critical patent/JP4063619B2/ja
Priority to EP02023883A priority patent/EP1345270A2/en
Priority to TW091124868A priority patent/TW564514B/zh
Priority to US10/281,306 priority patent/US7229921B2/en
Priority to CNB021481237A priority patent/CN100429771C/zh
Priority to KR1020020066640A priority patent/KR20030074084A/ko
Publication of JP2004096052A publication Critical patent/JP2004096052A/ja
Application granted granted Critical
Publication of JP4063619B2 publication Critical patent/JP4063619B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に銅含有金属配線を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化に対する要請から、配線材料として銅等の低抵抗材料が利用されるようになってきた。
【０００３】
ダマシンプロセスには、配線のみをダマシンプロセスで形成するシングルダマシン法と、配線溝の埋め込みとともに接続孔の埋め込みも行い、接続プラグと配線とを形成するデュアルダマシン法とがある。従来、シングルダマシン法においては、接続プラグをタングステン等の高融点金属で形成していたが、デュアルダマシン法では、配線と同様に接続プラグをも銅含有金属で形成するため、配線構造の低抵抗化を図ることができ、半導体装置の高速化実現に寄与することができる。
【０００４】
図１０は、デュアルダマシン法により接続プラグと配線を形成する方法を示す工程図である。図１０（ａ）は、第一の銅含有金属配線２２０ａを形成した段階の工程断面図である。まず図１０（ａ）の状態に至るまでの工程について説明する。はじめに、トランジスタ等の素子を形成した半導体基板２１０上に第一のシリコン窒化膜２１２および第一のシリコン酸化膜２１４を成膜した後、ドライエッチングにより配線溝を形成し、その内部を埋め込むように、バリアメタル膜２１６ａおよび銅膜２１８ａをこの順で形成する。その後、ＣＭＰによる平坦化を行い、第一の銅含有金属配線２２０ａを形成する。次に、第二のシリコン窒化膜２２２および第二のシリコン酸化膜２２４を成膜する。こうして、図１０（ａ）の状態となる。
【０００５】
次に、図１０（ｂ）に示すように、第二のシリコン酸化膜２２４において、接続プラグ用の接続孔２２６および配線溝２２８をリソグラフィ法およびエッチングにより形成する。続いて、エッチングガスを変えて第二のシリコン窒化膜２２２のエッチングを行う。その後、図１０（ｃ）に示すように、接続孔２２６および配線溝２２８を含む第二のシリコン酸化膜２２４上全体にバリアメタル膜２３０を形成する。
【０００６】
次に、図１０（ｄ）に示すように、バリアメタル膜２３０上に銅膜２３２を形成し、接続孔２２６および配線溝２２８を埋め込む。次に、図１０（ｅ）に示すように、ＣＭＰによる平坦化を行い、配線溝２２８以外の部分における銅膜２３２およびバリアメタル膜２３０を除去し、それにより、接続プラグ２３４および第二の銅含有金属配線２２０ｂを形成する。
上述した一連の工程を繰り返すことにより、多層配線構造を含む半導体装置が形成される。
【０００７】
【特許文献１】
特許２８０９１９６号公報
【特許文献２】
特開平９−２５５６８７号公報
【特許文献３】
特開２０００−１５０５１７号公報
【特許文献４】
米国特許第６１８１０１３号明細書
【特許文献５】
米国特許第６２１１０８４号明細書
【０００８】
【発明が解決しようとする課題】
しかし、以上のようにデュアルダマシン法で配線および接続プラグを銅により構成した場合、半導体装置の歩留が悪く、安定的に生産されないという課題があった。また、半導体装置を安定的に長期間利用するためには、なお改善の余地を有しており、半導体装置の素子の信頼性を高めるため、さらなる改良が望まれていた。このような課題が生じる推定原因の一つとして、銅や銅含有金属がマイグレーションを起こしやすいということが挙げられるが、その原因は明らかではなかった。
【０００９】
本発明は上記事情を踏まえてなされたものであり、銅含有金属配線を含む半導体装置における歩留を向上させることを目的とする。本発明の別の目的は、銅含有金属配線を含む半導体装置の寿命を延ばすことにある。本発明のさらに別の目的は、半導体装置の素子の信頼性を高めることにある。
【００１０】
【課題を解決するための手段】
本発明者は、デュアルダマシン法により形成した銅含有金属配線を含む半導体装置の歩留が低い原因を検討した結果、図１１に示すように、接続プラグとその下層の銅含有金属配線との間に空洞が生じることを見出した。空洞の生じ方には以下の二通りが考えられる。第１に、図中左側に示すように、上層の第二の銅含有金属配線２２０ｂから接続プラグ２３４部分の銅の吸い上げがおこり、第二のシリコン窒化膜２２２および第二のシリコン酸化膜２２４部分に空洞が生じる。第２に、図中右側に示すように、下層の第一の銅含有金属配線においても、接続プラグ２３４下方周辺に空洞が生じる。下層の第一の銅含有金属配線２２０ａにおける空洞化は、特に幅が１〜１２μｍ程度の太い配線においておこりやすい。また、このような空洞化現象は、半導体装置の実用化温度（例えばボンディング工程、フォトレジストのベーキング工程等）である約１５０℃前後で顕著に生じるということも判明した。このような空洞が生じるために、接続プラグと配線との接続不良が生じ、半導体装置の歩留が低下したり、長期間の使用により半導体装置が不安定になるという課題が生じると考えられる。
【００１１】
図１２は、このような空洞が生じる原因の一つと考えられる原理を説明する図である。この図は、銅フィルムを加熱したときに銅に加えられる応力を示す。図中横軸は温度を、縦軸は応力を示す。図示したように、銅フィルムを常温から加熱していくと、銅フィルムにかかる応力が、約１５０℃で引張りモードから圧縮モードに変化する。本発明者は、このような応力モードの変化が契機となって、接続プラグおよび配線中の銅含有金属にストレスマイグレーションが生じるのが空洞化の原因ではないかと推察した。特に、接続プラグと配線との界面においてこのようなストレスマイグレーションが促進され、空洞化が起こると考えられる。
【００１２】
そこで、本発明者は上記推察のもと、接続プラグと配線との界面におけるストレスマイグレーションを抑制するために、以下のような本発明を導き出した。
【００１３】
本発明によれば、半導体基板上に、銅含有金属膜により構成された第一の配線を形成する工程と、前記第一の配線を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔を形成する工程と、前記接続孔の内面を覆うバリアメタル膜を形成した後、前記接続孔を埋め込むように銅含有金属膜を形成する工程と、前記接続孔外部に形成された前記銅含有金属膜を除去して接続プラグを形成する工程と、前記接続プラグを覆うように絶縁膜を形成する工程と、前記絶縁膜を選択的に除去することにより、底面に前記接続プラグの露出する配線溝を形成する工程と、前記配線溝の内面を覆うバリアメタル膜を形成した後、前記配線溝を埋め込むように銅含有金属膜を形成する工程と、前記配線溝外部に形成された前記銅含有金属膜を除去することにより第二の配線を形成する工程と、を含み、前記層間絶縁膜を形成する工程の前に、前記第一の配線の上部を清浄化する工程と、前記第一の配線の上部に珪素（Ｓｉ）を導入して前記第一の配線の上面をシリサイド化する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１４】
この方法によれば、第二の配線と接続プラグとの銅含有金属膜との間にバリアメタル膜が形成されるので、第二の配線部分のストレスマイグレーションによる接続プラグからの銅含有金属の吸い上げを防ぐことができる。そのため、接続プラグと配線間の接続不良を改善することができる。ここで、銅含有金属とは、例えば銅の含有量が３０％以上の金属とすることができる。また、銅含有金属は、金、銀、白金等を含むことができる。銅含有金属は、クロム、モリブデン等を含んだものであってもよい。
【００１５】
図１３は、このようなシングルダマシン法により形成した半導体装置を約１５０℃で５００時間放置した後の断面図（透過型電子顕微鏡（ＴＥＭ）写真）である。図示したように、シングルダマシン法により接続プラグおよび第二の配線を形成した場合、接続プラグ部分の銅の空洞化は解消された。しかし、接続プラグ下方周辺の第一の配線部分の空洞化は、デュアルダマシン法により形成した場合に比較すると改善されるものの、解消できていないことがわかった。
【００１６】
図１４は、図１３に示したような空洞部分を示す平面模式図である。図示したように、接続プラグが第一の配線表面の粒子（グレイン）のバウンダリー（境界）３００近傍に形成された場合（３０１ａ）、接続プラグの下方周辺に空洞３０２が生じる。しかし、例えば接続プラグがバウンダリーではない部分に形成された場合（３０１ｂ）、その周辺には空洞は生じにくい。また、接続プラグがバウンダリー近傍に形成された場合であっても、空洞は必ずしも接続プラグ直下ではなく、バウンダリー部分に発生する。特に、複数のグレインのバウンダリーが複数重なる部分で空洞が生じやすいことが判明した。これらの結果から、本発明者は、第一の配線において、バウンダリー部分でストレスマイグレーションが生じやすく、特に、接続プラグとの界面近傍にバウンダリーが存在する場合に、第一の配線にストレスマイグレーションが生じることが空洞化の原因の一つであることを見出した。
【００１７】
本発明において、層間絶縁膜を形成する工程の前に、第一の配線の上部をアモルファス化する工程をさらに含むことができる。ここで、アモルファス化とは、Ｘ線回折において、電子線のリフラクションをとった際にハローパターンが確認されるものをいう。
【００１８】
この工程によれば、第一の配線の上部がアモルファス化されるので、第一の配線のストレスマイグレーションを低減することができる。そのため、第一の配線と接続プラグとの間の空洞化を防ぐことができる。
【００１９】
本発明において、層間絶縁膜を形成する工程の前に、第一の配線の上部をシリサイド化する工程をさらに含むことができる。
【００２０】
この工程によれば、第一の配線の上部がシリサイド化されるので、第一の配線のストレスマイグレーションを低減することができる。そのため、第一の配線と接続プラグとの間の空洞化を防ぐことができる。
【００２１】
本発明において、第一の配線の上部をシリサイド化する工程は、プラズマを生成しない状態で、珪素を含むガスに前記第一の配線の上部を曝す工程を含んでいてもよい。本発明において、珪素を含むガスとして、ＳｉＨ ４ を用いることができる。
【００２２】
本発明において、第一の配線の銅含有金属膜は、めっき法により形成されることができる。めっき法により銅含有金属膜を形成した後、アニール処理により、グレインを成長させることができる。これにより、第一の配線を低抵抗化することができる。
【００２３】
図１４に示したように、空洞３０２は、グレインのバウンダリーで発生しやすい。第一の配線の銅含有金属膜をめっき法により形成した場合、グレインにバウンダリーが発生するため、空洞が生じやすくなる。また、めっき法で形成した銅含有金属膜においては、例えば（１１１）や（５１１）等、グレインごとに表面の面方位が相違し、銅含有金属膜表面に様々な面が露出しやすく、空洞化の原因となる。以上のことから、かかる空洞化現象は、めっき法により銅含有金属膜を形成した場合に、特に顕著に発生する。本発明の製造方法を第一の配線の銅含有金属膜がめっき法により形成された半導体装置に適用すれば、第一の配線と接続プラグとの間の空洞化の問題を防ぐことができ、接続プラグと配線との接続不良が改善される。これにより、半導体装置を安定的に製造することができる。
【００２４】
また、接続プラグの銅含有金属膜および／または第二の配線の銅含有金属膜もまた、めっき法により形成することができる。接続プラグの銅含有金属膜がめっき法により形成された場合、グレインのバウンダリーが生じやすく、そのため、ストレスマイグレーションを受けやすくなる。したがって、本発明の製造方法を接続プラグがめっき法により形成された半導体装置に適用すれば、第一の配線と接続プラグとの間の空洞化の問題を防ぐことができる。
【００２５】
本発明において、第一の配線の形成後、接続プラグを形成する前に、第一の配線の上部を清浄化する工程をさらに含むことができる。第一の配線の上部をシリサイド化する工程は、清浄化する工程の後に実施されてもよい。また、第一の配線の上部をシリサイド化する工程の後に清浄化する工程が実施されてもよい。
【００２６】
第一の配線の銅含有金属膜表面に酸化膜等が存在すると、酸化膜が形成された個所ではシリサイド化が起こりにくいため、第一の配線の表面に酸化膜が付着した状態でシリサイド化処理を行うと、形成されたシリサイド膜の厚みが不均一になってしまう。特に、第一の配線をそのままめっき法により形成した場合、上述したように、銅含有金属膜表面の面方位が異なるため、表面の酸化されやすさが面方位ごとに異なり、厚みが不均一な酸化膜が表面に形成されてしまうため、金属シリサイドの厚みが不均一になりやすい。
【００２７】
第一の配線へのストレスマイグレーションを低減するためには、シリサイド膜の厚さが厚い方がよいが、第一の配線と接続プラグとの間のコンタクト抵抗を低減するためには、シリサイド膜の厚さが薄い方がよい。従って、銅含有金属配線を含む半導体装置を歩留よく製造するためには、シリサイド膜の厚さを上記両方の条件を満たすような適切な厚さに制御することが重要である。銅含有金属膜表面に厚みが不均一な酸化膜が形成されていると、シリサイド膜の厚さを制御するのが困難である。したがって、銅含有金属膜表面からの酸化膜の除去は重要な工程である。上記のように第一の配線の上部を清浄化する工程によれば、第一の配線の露出した銅含有金属膜表面の酸化を防止したり、すでに形成されているＣｕＯｘ膜等の酸化膜を除去することができ、銅含有金属膜表面を均一にシリサイド化することができる。これにより、半導体装置の素子の性能を高めることができる。
【００２８】
本発明において、第一の配線の上部を清浄化する工程は、第一の配線の上部をカルボン酸またはその塩を含む洗浄液により洗浄する工程を含むことができる。カルボン酸は、シュウ酸、クエン酸、リンゴ酸、マレイン酸、コハク酸、酒石酸またはマロン酸の少なくとも一つを含むことができる。これらの中でも特にシュウ酸を含むのが好ましい。シュウ酸はキレート作用により、ＣｕＯｘ膜を効率よく除去することができるからである。このような処理により、銅膜表面に形成されたＣｕＯｘ膜等の酸化膜を除去することができる。これにより、銅含有金属膜表面を均一にシリサイド化することができる。
【００２９】
本発明において、第一の配線の上部を清浄化する工程は、第一の配線の形成後に、ベンゾトリアゾールまたはベンゾトリアゾール誘導体を含む防食剤により第一の配線の上部を処理する工程を含むことができる。
【００３０】
この防食剤による処理は、第一の配線を形成後、つまり第一の配線の銅含有金属膜をＣＭＰ等で除去した直後に行うことができる。これにより、銅含有金属膜表面を保護することができ、銅含有金属膜表面の酸化を防ぐことができ、銅含有金属膜を均一にシリサイド化することができる。また、第一の配線の形成直後に上記洗浄液により銅含有金属膜表面を洗浄する工程を行い、その後防食剤により処理する工程を行ってもよい。これにより、第一の配線の銅含有金属膜を除去する工程中に形成されたＣｕＯｘ膜等の酸化膜を除去するとともに、新たな酸化膜の形成を防止することができる。
【００３１】
本発明において、第一の配線の上部を清浄化する工程は、第一の配線に対して、プラズマ処理を行う工程を含むことができる。
【００３２】
この工程は、第一の配線の銅含有金属膜表面を上記防食剤で処理する工程の後に行われてよく、この場合、次のシリサイド化処理工程の直前に、防食剤を銅含有金属膜表面から揮発させるために用いられる。これにより、銅含有金属膜表面を清浄に保つことができ、銅含有金属膜表面を均一にシリサイド化することができる。
【００３３】
本発明において、第一の配線の上部を清浄化する工程は、第一の配線に対して、還元性雰囲気下でプラズマ処理を行う工程を含むことができる。
【００３４】
このような還元性雰囲気下でのプラズマ処理により、防食剤を揮発させることができる。さらに、この工程により、銅含有金属膜表面に形成されたＣｕＯｘ膜等の酸化膜を除去することができる。これにより、銅含有金属膜表面を均一にシリサイド化することができる。また、この処理により、防食剤を銅含有金属膜表面から揮発させることもできる。この工程は、第一の配線の上部のシリサイド化処理の後に行われてもよい。例えば、この工程をアンモニアプラズマ処理で行うことにより、シリサイド化処理中に半導体装置の絶縁膜にシリコンが堆積した場合であっても、そのシリコンが窒化されるので、配線間のショートを防ぐことができる。
【００３５】
本発明において、配線層を構成する絶縁膜や、下層配線および上層配線の間の層間絶縁膜は、ポリオルガノシロキサン、または芳香族含有有機材料を含むものとすることができる。このように、層間絶縁膜を低誘電率材料により形成することにより、半導体装置の特性を向上させることができる。
【００３６】
本発明によれば、半導体基板上に、銅含有金属膜により構成された第一の配線を形成する工程と、前記第一の配線を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔および該接続孔の上部に接続する配線溝を形成する工程と、前記接続孔および前記配線溝の内面を覆うバリアメタル膜を形成した後、前記接続孔および前記配線溝を埋め込むように銅含有金属膜を形成する工程と、前記配線溝外部に形成された前記銅含有金属膜を除去することにより接続プラグおよび第二の配線を形成する工程と、を含み、前記層間絶縁膜を形成する工程の前に、前記第一の配線の上部を清浄化する工程と、前記第一の配線の上部に珪素（Ｓｉ）を導入して前記第一の配線の上面をシリサイド化する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明において、層間絶縁膜を形成する工程の前に、第一の配線上にＳｉＣ、ＳｉＣＮまたはＳｉＯＣにより構成された拡散防止膜を形成する工程をさらに含み、接続孔を形成する工程は、層間絶縁膜および拡散防止膜を選択的に除去して接続孔を形成することができる。このように、拡散防止膜を低誘電率材料により形成することにより、半導体装置の特性を向上させることができる。
本発明において、拡散防止膜をＳｉＣＮ膜とすることができる。
【００３７】
銅配線の表面をシリサイド化する方法は、例えば特許２８０９１９６号公報、特開平９−２５５６８７号公報および特開２０００−１５０５１７号公報に記載されている。これらの公報においては、銅配線の酸化防止のために、銅配線の上部にシリサイド膜を形成する技術が開示されている。しかし、近年の半導体装置の高速化に対する要請に伴い、銅配線においても微細化が進んでおり、銅配線上部にシリサイド膜を形成した場合のコンタクト抵抗の増加が問題となってきた。シリサイド膜の膜厚を適切に制御できないと、銅配線の膜厚全体に対するシリサイド膜の相対的な厚さが増えるからである。そのため、銅配線と接続プラグとを積み重ねた多層配線構造を含む半導体装置においては、むしろ、シリサイド膜の形成を抑えるための様々な処理が行われるようになっている。
一方、米国特許第６１８１０１３号明細書および米国特許第６２１１０８４号明細書では、シリサイド膜厚を制御する方法が記載されている。例えば、米国特許第６２１１０８４号明細書では、ＳｉＮに代表される酸化防止膜を形成する前に、ＳｉＨ４プラズマを生成して銅表面にシリサイドを制御よく形成しようとしている。しかし、この場合、図２０に示すように、銅表面以外のところにも多結晶シリコンが形成されることになるため、配線間ショートを引き起こす危険性がある。この点については実施例の項にて後述する。また、米国特許第６１８１０１３号明細書では、銅を薄皮一枚残してＣＭＰした後、シラン照射によりＣｕ５Ｓｉのシリサイド層を形成し、その後、再度ＣＭＰをして銅配線上面にＣｕ５Ｓｉ保護層を選択的に形成するというものである。このようなプロセスを採用した場合、再度ＣＭＰしたときに銅表面にディッシングやリセスが発生し、層抵抗のばらつきが生じる場合がある。
【００３８】
また、例えば特許２８０９１９６号公報では、銅配線をスパッタリング法またはＣＶＤ法で形成する例が記載されているが、スパッタリング法やＣＶＤ法により銅含有金属膜を形成した場合、上述したようなグレインのバウンダリーもほとんど生じないため、バウンダリーの存在によるストレスマイグレーションについての問題に対する認識は、全くなされていなかった。
【００３９】
本発明においては上記公報とは異なる観点から、銅含有金属膜により構成された配線および接続プラグを含む半導体装置において、ストレスマイグレーションを低減させるためにシリサイド膜の形成が要請される。特に、銅含有金属配線をめっき法に形成した場合には、グレインのバウンダリーの発生が不可避であるので、適切な膜厚のシリサイド膜を形成することが重要である。本発明においては、第一の配線の上部を清浄化する処理により、第一の配線の銅含有金属膜表面に酸化膜等を除去することができ、また特に、防食剤を用いた処理によりさらなる酸化膜の形成を防ぐことができるので、銅含有金属配線におけるシリサイド膜の膜厚を適切に制御することができる。そのため、多層配線構造を含む半導体装置においても、コンタクト抵抗の影響を抑えるとともにストレスマイグレーションを低減させることができ、素子の信頼性を高めることができる。
【００４０】
本発明によれば、半導体基板上に、絶縁膜を形成した後、該絶縁膜中に、銅含有金属膜により構成された第一の配線を形成する工程と、前記第一の配線の上部を清浄化する工程と、前記第一の配線の上部に珪素（Ｓｉ）を導入して前記第一の配線の上面をシリサイド化する工程と、前記第一の配線上に、銅含有金属膜により構成され、該第一の配線と接続する接続プラグと、銅含有金属膜により構成され、該接続プラグに接続する第二の配線とを形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００４１】
ここで、第二の配線は、接続プラグと共にデュアルダマシン法により形成してもよく、接続プラグを形成した後、シングルダマシン法により形成してもよい。この方法によれば、第一の配線の上部がアモルファス化されるので、第一の配線へのストレスマイグレーションを低減することができる。
【００４２】
本発明によれば、半導体基板上に、銅含有金属膜により構成された第一の配線を形成する工程と、第一の配線の上部をシリサイド化する工程と、第一の配線上部に、それぞれ銅含有金属膜により構成され、該第一の配線に接続して設けられた接続プラグと、該接続プラグに接続して設けられた第二の配線とを形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００４３】
ここで、第二の配線は、接続プラグと共にデュアルダマシン法により形成してもよく、接続プラグを形成した後、シングルダマシン法により形成してもよい。この方法によれば、第一の配線の上部がシリサイド化されるので、第一の配線へのストレスマイグレーションを低減することができる。
【００４４】
本発明によれば、半導体基板と、半導体基板上の絶縁膜中に設けられ、銅含有金属膜により構成された第一の配線と、銅含有金属膜により構成され、第一の配線に接続して設けられた接続プラグと、銅含有金属膜により構成され、接続プラグに接続して設けられた第二の配線と、を含み、第一の配線の上部に異種元素が導入されていることを特徴とする半導体装置が提供される。
【００４５】
この構成によれば、第一の配線の上部がアモルファス化されているので、第一の配線へのストレスマイグレーションを低減することができる。
【００４６】
本発明によれば、半導体基板と、半導体基板上の絶縁膜中に設けられ、銅含有金属膜により構成された第一の配線と、銅含有金属膜により構成され、第一の配線に接続して設けられた接続プラグと、銅含有金属膜により構成され、接続プラグに接続して設けられた第二の配線と、を含み、第一の配線の上部がシリサイド化されていることを特徴とする半導体装置が提供される。
【００４７】
この構成によれば、第一の配線の上部がシリサイド化されているので、第一の配線へのストレスマイグレーションを低減することができる。
【００４８】
本発明によれば、半導体基板と、半導体基板上の絶縁膜中に設けられ、銅含有金属膜により構成された第一の配線と、第一の配線を覆うように形成された層間絶縁膜と、銅含有金属膜により構成され、第一の配線に接続して設けられた接続プラグと、バリアメタル膜と銅含有金属膜とがこの順に積層され、接続プラグに接続して設けられた第二の配線と、を含み、第一の配線の上部に異種元素が導入されていることを特徴とする半導体装置が提供される。
【００４９】
この構成によれば、第二の配線と接続プラグとの間にバリアメタル膜が形成されているので、第二の配線部分のストレスマイグレーションによる接続プラグからの銅含有金属の吸い上げを防ぐことができる。そのため、接続プラグと配線間の接続不良を改善することができる。
本発明において、銅含有金属膜は、金属配線、プラグまたはパッドを構成することができる。また、本発明において、金属配線は、単一のグレインからなる銅含有めっき膜により構成することができる。さらに、本発明において、金属配線の幅は、１μｍ以上とすることができる。
【００５０】
この半導体装置において、第一の配線の銅含有金属膜は、めっき法により形成されることができる。
【００５１】
第一の配線は、ポリオルガノシロキサン、芳香族含有有機材料、Ｌ−Ｏx、Ｌ−ＯxとＳｉＯ２の積層膜等により構成された絶縁膜に形成されてよい。この半導体装置は、第一の配線と絶縁膜との間に、ＳｉＣ、ＳｉＣＮ、またはＳｉＯＣにより構成された拡散防止膜をさらに含んでもよい。
【００５２】
本発明によれば、半導体基板上に、表面における面方位が略均一の銅含有金属膜を形成する工程と、銅含有金属膜の上面に、銅とは異なる異種元素を含む異種元素含有導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００５３】
面方位が略均一とは、Ｘ線解析法により、少なくとも７０％以上のものが同じ面方位の銅含有金属により構成されたものをいう。銅含有金属膜の表面における面方位を略均一にすることにより、その表面に異種元素含有膜を均一に形成することができ、異種元素含有膜の膜厚を適切に制御することができる。これにより、銅含有金属膜の抵抗上昇率を抑えつつ、異種元素含有膜により銅含有金属膜を保護することができ、銅含有金属膜のストレスマイグレーション耐性を向上することができる。
【００５４】
ここで、異種元素は、Ｓｉ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｓｉ、Ｚｒ、Ｔｉ、または、Ｓｎから選択される一又は二以上の元素を含むことができる。異種元素としてＳｉを用いた場合、銅含有金属膜表面をシリサイド化することができ、銅含有金属膜のストレスマイグレーション耐性を向上することができる。異種元素含有膜を銅と異種元素との合金により構成することにより、強度を向上することができる。これにより、銅含有金属膜の表面が保護され、銅含有金属膜のストレスマイグレーションを低減することができる。異種元素としてＢｅ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｇ、Ｃｄ、Ａｕ、またはＨｇを用いた場合、銅含有金属膜の抵抗上昇率を抑えることができる。また、Ｚｒ、またはＴｉを用いた場合、例えば絶縁膜やバリアメタル膜等と銅含有金属膜との密着性を向上することができる。また、Ｍｇを用いた場合、銅含有金属膜表面の腐食を阻止することができる。
【００５５】
本発明において、銅含有金属膜を形成する工程は、半導体基板上に設けた銅含有金属膜の上部から面方位を略均一に配列させる工程を含むことができる。
【００５６】
この方法によれば、銅含有金属膜の上面の面方位を確実に略均一にすることができるので、異種元素含有膜を均一に形成することができ、異種元素含有膜の膜厚を適切に制御することができる。
【００５７】
本発明によれば、半導体基板上に、めっき法により、平均グレインサイズが１μｍ以上の銅含有金属膜を形成する工程と、銅含有金属膜の上面に銅とは異なる異種元素を含む異種元素含有導電膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００５８】
銅含有金属膜の平均グレインサイズを１μｍ以上にすることにより、銅含有金属膜表面のグレインのバウンダリーの数を低減することができる。ここで、グレインサイズとは、各グレインの長軸と短軸の平均値から求められ、平均グレインサイズとは、各グレインサイズの数平均のことである。これにより、銅含有金属膜のストレスマイグレーション耐性を向上することができる。また、銅含有金属膜の表面に異種元素含有膜を形成した場合、グレインのバウンダリー部分には異種元素含有膜が均一に形成されにくいが、バウンダリーの数を減らすことにより、異種元素含有膜の膜厚を適切に制御することができる。
【００５９】
本発明において、銅含有金属膜を形成する工程は、半導体基板上に第一の銅含有金属膜を形成する工程と、第一の銅含有金属膜を覆うように半導体基板の上部全面に、スパッタリング法により第二の銅含有金属膜を形成する工程と、第一の銅含有金属膜および第二の銅含有金属膜を熱処理する工程と、を含むものとすることができる。こうした工程を経ることにより、第一の配線を構成する銅含有金属膜の表面における面方位を略均一にすることができる。
【００６０】
ここで、第一の銅含有金属膜は、めっき法またはプラズマＣＶＤ法等により形成することができる。熱処理は、アルゴンまたは窒素などの不活性ガス雰囲気中で行うことができる。
【００６１】
本発明において、半導体基板上に絶縁膜を形成する工程と、絶縁膜に凹部を形成する工程と、をさらに含み、銅含有金属膜を形成する工程は、凹部の一部を埋め込むように第一の銅含有金属膜を形成した後、凹部の他の部分を埋め込むように第二の銅含有金属膜を形成し、凹部の外部に形成された第一の銅含有金属膜および第二の銅含有金属膜を除去する工程を含むことができる。
【００６２】
本発明において、凹部は配線溝であって、銅含有金属膜は配線を構成することができる。
【００６３】
本発明において、第二の銅含有金属膜を形成する工程は、半導体基板にバイアスを印加するバイアススパッタリング法により第二の銅含有金属膜を形成することができる。
【００６４】
バイアススパッタリング法は、半導体基板にＲＦ（高周波）バイアスまたはＤＣ（直流）バイアスを印加することにより行うことができる。このとき、半導体基板に印加するイオン照射エネルギ（プラズマポテンシャル＋自己バイアス）は、高バイアス、例えば８０ｅＶ以上、好ましくは２００ｅＶ以上とすることができる。第二の銅含有金属膜をこのようなバイアススパッタリング法で形成することにより、その後の熱処理により、銅含有金属膜の面方位を略均一にすることができるとともに、これらの銅含有金属膜の平均グレインサイズを１μｍ以上にすることができる。
【００６５】
第二の銅含有金属膜を形成する工程は、第一の銅含有金属膜の表面をスパッタおよび還元する工程と、半導体基板にバイアスを印加して、アルゴンイオンを成長表面に照射しながら第二の銅含有金属膜をスパッタ成膜させる工程と、を含むことができる。これにより、第一の銅含有金属膜の表面の酸化物を除去して第二の銅含有金属膜を形成することができ、その後の熱処理により、第二の銅含有金属膜および第一の銅含有金属膜の表面における面方位を略均一にすることができるとともに、これらの銅含有金属膜の平均グレインサイズを１μｍ以上にすることができる。
【００６６】
本発明において、第二の銅含有金属膜を形成する工程は、第二の銅含有金属膜の平坦部における膜厚を第一の銅含有金属膜の平坦部における膜厚よりも厚く形成することができる。
【００６７】
これにより、その後の熱処理により、第二の銅含有金属膜および第一の銅含有金属膜の表面における面方位を略均一にすることができるとともに、これらの銅含有金属膜の平均グレインサイズを１μｍ以上にすることができる。このとき、第一の銅含有金属膜の平坦部における膜厚と第二の銅金属膜の平坦部における膜厚の合計膜厚は、１μｍ以上であるのが好ましい。
【００６８】
本発明において、異種元素は珪素であって、異種元素含有膜を形成する工程は、銅含有金属膜の上面をシリサイド化する工程を含むことができる。
【００６９】
この工程によれば、銅含有金属膜の上面がシリサイド化されるので、銅含有金属膜のストレスマイグレーションを低減することができる。
【００７０】
本発明において、前記異種元素は、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｓｉ、Ｚｒ、Ｔｉ、またはＳｎから選択される一又は二以上の元素であって、前記異種元素を導入する工程は、銅含有金属膜の上部に、銅と異種元素との合金を形成する工程を含むことができる。なお、本明細書における「合金」とは、２種以上の金属元素を融解・凝固させたものを意味し、金属元素のほかに非金属または半金属元素を含むものも合金とよぶものとする。また、合金の組織状態としては成分元素の混ざり方から固溶体や金属間化合物をつくる場合とそれらの混合物をなす場合がある。すなわち、本明細書では、固溶限以上の成分を添加したものも「合金」と称するものとする。
【００７１】
この工程によれば、合金化により強度が向上した異種元素含有膜により銅含有金属膜の上面が保護されるので、銅含有金属膜のストレスマイグレーションを低減することができる。
【００７２】
本発明において、異種元素含有膜を形成する工程は、銅含有金属膜の上面をアモルファス化する工程を含むことができる。
【００７３】
この工程によれば、銅含有金属膜の上面がアモルファス化されるので、銅含有金属膜のストレスマイグレーションを低減することができる。
【００７４】
本発明において、銅含有金属膜を形成する工程は、銅含有金属膜の表面における面方位を（２００）に形成することができる。ここで、面方位が（２００）とは、銅含有金属膜の表面における面方位が（２００）のものが主成分であることをいう。
【００７５】
これにより、銅含有金属膜表面を平坦にすることができ、異種元素含有膜の膜厚を適切に制御することができる。そのため、銅含有金属膜の抵抗上昇率を低減しつつ、銅含有金属膜を保護することができる。
【００７６】
本発明によれば、半導体基板と、該半導体基板上部に形成され、表面における面方位が略均一の銅含有金属膜と、銅含有金属膜の上面に形成された、銅とは異なる異種元素を含む異種元素含有導電膜と、を含むことを特徴とする半導体装置が提供される。
【００７７】
この半導体装置によれば、異種元素含有膜の膜厚を適切に制御することができるので、銅含有金属膜の抵抗上昇率を抑えつつ、異種元素含有膜により銅含有金属膜を保護することができ、銅含有金属膜のストレスマイグレーション耐性を向上することができる。
【００７８】
本発明によれば、半導体基板と、該半導体基板上部に形成され、平均グレインサイズが１μｍ以上の銅含有金属膜と、銅含有金属膜の上面に形成された、銅とは異なる異種元素を含む異種元素含有導電膜と、を含むことを特徴とする半導体装置が提供される。
【００７９】
この半導体装置によれば、銅含有金属膜表面のグレインのバウンダリーの数を低減することができるので、銅含有金属膜のストレスマイグレーション耐性を向上することができる。また、グレインのバウンダリーの数を減らすことにより、異種元素含有膜の膜厚を適切に制御することができる。
【００８０】
本発明によれば、半導体基板と、該半導体基板上部に形成された銅含有金属膜と、銅含有金属膜の上面に形成された、銅とは異なる異種元素を含む異種元素含有導電膜と、を含み、銅含有金属膜の結晶の平均グレインサイズが銅含有金属膜の平均膜厚より大きいことを特徴とする半導体装置が提供される。
【００８１】
この半導体装置によれば、銅含有金属膜の結晶の平均グレインサイズが銅含有金属膜の平均膜厚より大きいので、銅含有金属膜の低抵抗化を図ることができる。また、表面のグレインのバウンダリーの数を低減することができるので、銅含有金属膜のストレスマイグレーション耐性を向上することができる。また、グレインのバウンダリーの数を減らすことにより、異種元素含有膜の膜厚を適切に制御することができる。
【００８２】
この半導体装置において、異種元素は珪素であって、異種元素含有膜はシリサイド化された構成とすることができる。
【００８３】
この半導体装置によれば、銅含有金属膜の上面がシリサイド化されるので、銅含有金属膜のストレスマイグレーションを低減することができる。
【００８４】
この半導体装置において、異種元素は、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｂｅ、Ｐｔ、Ｓｉ、Ｚｒ、Ｔｉ、またはＳｎから選択される一又は二以上の元素であって、異種元素含有膜は、異種元素と銅との合金により構成されることができる。
【００８５】
この半導体装置によれば、合金化により強度が向上した異種元素含有膜により銅含有金属膜の上面が保護されるので、銅含有金属膜のストレスマイグレーションを低減することができる。
【００８６】
この半導体装置において、異種元素含有膜はアモルファス化された構成とすることができる。
【００８７】
この半導体装置によれば、銅含有金属膜の上面がアモルファス化されるので、銅含有金属膜のストレスマイグレーションを低減することができる。
【００８８】
この半導体装置において、銅含有金属膜の表面における面方位が（２００）とすることができる。
【００８９】
これにより、銅含有金属膜表面を平坦にすることができ、異種元素含有膜の膜厚を適切に制御することができる。そのため、銅含有金属膜の抵抗上昇率を低減しつつ、銅含有金属膜を保護することができる。
【００９０】
この半導体装置において、銅含有金属膜は配線を構成し、配線の幅が１μｍ以上とすることができる。
【００９１】
配線の幅が１μｍ以上の比較的に太幅の配線において、従来の銅配線では、配線幅に比してグレインサイズが小さく、銅膜表面に多数のグレインのバウンダリーが存在していたために、ストレスマイグレーションが生じやすかった。本半導体装置によれば、グレインサイズを大きくすることができるので、銅含有金属膜表面のグレインのバウンダリーの数を低減することができ、配線のストレスマイグレーション耐性を向上することができる。
【００９２】
この半導体装置において、銅含有金属膜は、配線、プラグまたはパッドを構成することができる。
【００９３】
本発明によれば、銅含有めっき膜により構成された金属配線であって、銅含有めっき膜の上面に形成された、銅とは異なる異種元素を含む異種元素含有導電膜を含み、銅含有めっき膜に含まれるグレインの平均サイズが１μｍ以上であることを特徴とする金属配線が提供される。金属配線の幅は、１μｍ以上とすることができる。
【００９４】
本発明によれば、銅含有めっき膜により構成された金属配線であって、銅含有めっき膜の上面に形成された、銅とは異なる異種元素を含む異種元素含有導電膜を含み、銅含有めっき膜が単一のグレインにより構成されたことを特徴とする金属配線が提供される。金属配線の幅は、１μｍ以上とすることができる。
【００９５】
以上、本発明の構成について説明したが、これらを種々変形して用いることも可能である。例えば、本発明をダマシン法による配線構造に適用した場合、本発明の効果はより顕著となる。以下、そうした態様について説明する。
【００９６】
すなわち、本発明における銅含有金属膜は、シングルダマシン法またはデュアルダマシン法により形成することができる。
【００９７】
シングルダマシン法は以下の工程を含む。
（ａ）半導体基板上に、第一の金属膜により構成された第一の配線を形成する工程
（ｂ）第一の配線の表面に第一の金属保護膜を形成する工程
（ｃ）第一の配線を覆うように半導体基板上に層間絶縁膜を形成する工程
（ｄ）層間絶縁膜を選択的に除去して第一の配線の上面に達する接続孔を形成する工程
（ｅ）接続孔の内面を覆うバリアメタル膜を形成した後、接続孔を埋め込むように金属膜を形成する工程
（ｆ）接続孔外部に形成された金属膜を除去して接続プラグを形成する工程
（ｇ）接続プラグを覆うように半導体基板上に絶縁膜を形成する工程
（ｈ）絶縁膜を選択的に除去することにより、底面に接続プラグの露出する配線溝を形成する工程
（ｉ）配線溝の内面を覆うバリアメタル膜を形成した後、配線溝を埋め込むように金属膜を形成する工程
（ｊ）配線溝外部に形成された金属膜を除去することにより第二の配線を形成する工程
（ｋ）第二の配線の表面に第二の金属保護膜を形成する工程
【００９８】
このプロセスにおいて、金属膜の全部または一部を本発明における「銅含有金属膜」として、第一および第二の金属保護膜の全部または一部を本発明における「異種元素含有膜」として、本発明に係る半導体装置およびその製造方法を適用することができる。ここで、上記（ａ）〜（ｋ）の工程の一部を適宜省略することもできる。
【００９９】
デュアルダマシン法は以下の工程を含む。
（ａ）半導体基板上に、金属膜により構成された第一の配線を形成する工程
（ｂ）第一の配線の表面に第一の金属保護膜を形成する工程
（ｃ）第一の配線を覆うように半導体基板上に層間絶縁膜を形成する工程
（ｄ）層間絶縁膜を選択的に除去して第一の配線の上面に達する接続孔と、この接続孔の上部に接続する配線溝を形成する工程
（ｅ）接続孔および配線溝の内面を覆うバリアメタル膜を形成した後、接続孔および配線溝を埋め込むように金属膜を形成する工程
（ｆ）配線溝外部に形成された金属膜を除去することにより第二の配線を形成する工程
（ｇ）第二の配線の表面に第二の金属保護膜を形成する工程
【０１００】
このプロセスにおいて、金属膜の全部または一部を本発明における「銅含有金属膜」として、第一および第二の金属保護膜の全部または一部を本発明における「異種元素含有膜」として、本発明に係る半導体装置およびその製造方法を適用することができる。ここで、上記（ａ）〜（ｇ）の工程の一部を適宜省略することもできる。
【０１０１】
以上のようなダマシンプロセスにより形成された配線構造は、
半導体基板と、
この半導体基板上に形成された第一の配線と、
第一の配線表面に形成された第一の金属保護膜と、
この第一の配線に接続して設けられた接続プラグと、
この接続プラグに接続して設けられた第二の配線と、
第二の配線表面に形成された第二の金属保護膜と、を含む構成を有する。
【０１０２】
この半導体装置において、第一および第二の配線、接続プラグの全部または一部を、本発明における「銅含有金属膜」とし、第一および第二の金属保護膜を本発明における「異種元素含有膜」として本発明を適用することができる。
【０１０３】
本発明によれば、半導体基板と、該半導体基板上部に形成され、表面における面方位が略均一の銅含有金属膜と、を含むことを特徴とする半導体装置が提供される。なお、銅含有金属膜は、銅のみで構成することもできるが、銅と上述した異種元素との合金により構成することもできる。
【０１０４】
本発明によれば、半導体基板と、該半導体基板上部に形成され、平均グレインサイズが１μｍ以上の銅含有金属膜と、を含むことを特徴とする半導体装置が提供される。
【０１０５】
この半導体装置によれば、銅含有金属膜表面のグレインのバウンダリーの数を低減することができるので、銅含有金属膜のストレスマイグレーション耐性を向上することができる。
【０１０６】
本発明によれば、半導体基板と、該半導体基板上部に形成された銅含有金属膜と、を含み、銅含有金属膜の結晶の平均グレインサイズが銅含有金属膜の平均膜厚より大きいことを特徴とする半導体装置が提供される。
【０１０７】
この半導体装置によれば、銅含有金属膜の結晶の平均グレインサイズが銅含有金属膜の平均膜厚より大きいので、銅含有金属膜の低抵抗化を図ることができる。また、表面のグレインのバウンダリーの数を低減することができるので、銅含有金属膜のストレスマイグレーション耐性を向上することができる。
【０１０８】
この半導体装置において、銅含有金属膜の表面における面方位が（２００）とすることができる。
【０１０９】
この半導体装置において、銅含有金属膜は配線を構成し、配線の幅が１μｍ以上とすることができる。
【０１１０】
配線の幅が１μｍ以上の比較的に太幅の配線において、従来の銅配線では、配線幅に比してグレインサイズが小さく、銅膜表面に多数のグレインのバウンダリーが存在していたために、ストレスマイグレーションが生じやすかった。本半導体装置によれば、グレインサイズを大きくすることができるので、銅含有金属膜表面のグレインのバウンダリーの数を低減することができ、配線のストレスマイグレーション耐性を向上することができる。
【０１１１】
この半導体装置において、銅含有金属膜は、配線、プラグまたはパッドを構成することができる。
【０１１２】
本発明によれば、銅含有めっき膜により構成された金属配線であって、銅含有めっき膜に含まれるグレインの平均サイズが１μｍ以上であることを特徴とする金属配線が提供される。金属配線の幅は、１μｍ以上とすることができる。
【０１１３】
本発明によれば、銅含有めっき膜により構成された金属配線であって、銅含有めっき膜が単一のグレインにより構成されたことを特徴とする金属配線が提供される。金属配線の幅は、１μｍ以上とすることができる。
【０１１４】
【発明の実施の形態】
本発明におけるバリアメタル膜は、例えばＴｉ、Ｗ、Ｔａ等の高融点金属を含む。好ましいバリアメタル膜としては、例えば、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ等が例示される。特に、ＴａＮおよびＴａが積層したタンタル系バリアメタルが好ましく用いられる。バリアメタル膜は、スパッタリング法、ＣＶＤ等の方法によって形成することができる。
【０１１５】
本発明におけるアモルファス金属は、Ｃｕシリサイドである。Ｃｕシリサイドは、銅含有金属膜表面をシリサイド化することにより形成される。シリサイド化は、銅含有金属膜表面を珪素を含むガスに曝すことにより行われる。珪素を含むガスとしては、例えば、モノシラン、ジシラン、トリシラン、またはテトラシランを窒素等の不活性ガスで希釈したものが用いられる。このように、珪素を含むガスを不活性ガスで希釈することにより、シリサイド化の速度を緩めることができ、シリサイド膜の膜厚を所望の厚みに制御することができる。シリサイド膜の平均膜厚は、好ましくは、５ｎｍ以上とすることができる。これにより、第一の配線へのストレスマイグレーションを低減することができる。また、シリサイド膜の平均膜厚の上限は、好ましくは、３０ｎｍ以下とすることができる。これにより、第一の配線へのストレスマイグレーションを低減することができるとともに、接続プラグとの間のコンタクト抵抗の影響も受けることなく、歩留のよい高性能の半導体装置を製造することができる。また、シリサイド化は、イオン注入により行うこともできる。さらに、Ｓｉを注入することにより、第一の配線表面のバウンダリーを不連続とすることもできる。
【０１１６】
本発明における第一の配線の上部の清浄化の方法は様々あり、例えば、防食剤による銅含有金属膜表面の防食処理、還元性雰囲気下でのプラズマ処理、または洗浄液による銅含有金属膜表面の洗浄等が例示される。
【０１１７】
本発明における防食剤は、例えばベンゾトリアゾール（ＢＴＡ）やベンゾトリアゾール誘導体を用いることができる。この場合、防食剤は、通常、ＢＴＡまたはその誘導体の濃度が３％以下の水溶液とする。また、水溶液中に、分子内に金属原子を含まず、窒素原子を１つ以上含む水溶性化合物を含めることにより、ＢＴＡまたはその誘導体の濃度を３％より多くすることもできる。水溶性化合物としては、例えば、水酸化アンモニウム、水酸化テトラメチルアンモニウム、アミン化合物及びアミド化合物等を挙げることができる。防食剤としてＢＴＡまたはその誘導体を用いることにより、ＣＭＰ処理後の銅含有金属膜表面を良好に保護することができ、銅含有金属膜表面の酸化を防止することができる。
【０１１８】
さらに、防食剤として、窒素原子を含む六員環を分子中に有する複素環式化合物を用いることができる。このような複素環式化合物は、複素環中の窒素原子の有するキレート作用により、良好な防食作用を発揮する上、生分解性も良好である。
【０１１９】
また、防食剤として、
−Ｃ（ＯＨ）＝Ｎ−、または
−ＣＯＮＨ−
なる原子団を含む五員ないし六員の複素環を有する複素環式化合物を用いることもできる。
【０１２０】
複素環式化合物の具体例としては、
プリン、６−アミノプリン、２−アミノ−６−オキソプリン、６−フルフリルアミノプリン、２，６−（１Ｈ．３Ｈ）−プリンジオン、２−アミノ−６−ヒドロキシ−８−メルカプトプリン、アロプリノール、尿酸、カイネチン、ゼアチン、グアニン、キサンチン、ヒポキサンチン、アデニン、テオフェリン、カフェイン、テオプロミン等のプリンおよびその誘導体；
８−アザグアニン等のアザグアニンおよびその誘導体；
プテリジン、プテリン、２−アミノ−４，６−ジヒドロキシプテリジン、２−アミノ−４，７−ジヒドロキシプテリジン、２−アミノ−４，６，７−トリヒドロキシプテリジン等のプテリジン、プテリンおよびそれらの誘導体；
シアヌル酸、イソシアヌル酸、トリスカルボキシメチルシアヌル酸、トリスカルボキシエチルシアヌル酸、トリスカルボキシメチルイソシアヌル酸、トリスカルボキシエチルイソシアヌル酸等のシアヌル酸、イソシアヌル酸およびそれらの誘導体；
ヒダントイン、ジメチルヒダントイン、アラントイン（５−ウレイドヒダントイン）等のヒダントイン、アラントインおよびそれらの誘導体；
バルビツール酸およびそれらの誘導体；
イソニコチン酸、シトラジン酸等のニコチン酸およびそれらの誘導体；
が挙げられ、これらを単独で使用、または２種以上を併用することができる。上記のうち、プリンおよびその誘導体、シアヌル酸、イソシアヌル酸およびそれらの誘導体、ニコチン酸およびそれらの誘導体が好ましく用いられる。生分解性に優れる上、銅等の金属に対して優れた防食効果を発揮するからである。
上記のうち、特にプリンおよびその誘導体は、銅等の金属に対して優れた防食効果を発揮する上、半導体基板やその上に形成される各種の膜に損傷を与えることがないため、好ましく用いられる。なかでも、下記一般式（１）で表される化合物、特に尿酸は、天然に広く分布する安全性の高い物質であり、生分解性が特に優れ、さらに防食性が顕著に優れており、好ましく用いられる。
【０１２１】
【化１】
Figure 0004063619
【０１２２】
（Ａ１、Ａ２およびＡ３は、それぞれ独立して水素原子、水酸基、炭素数１〜５のアルキル基またはアミノ基を表す。）
上記式中、Ａ２およびＡ３のうち、少なくとも一方が水酸基であることが望ましい。このようにすれば複素環内にアミド結合を有する構造となり、防食作用および生分解性が特に良好となる。
【０１２３】
本発明におけるプラズマ処理は、窒素、アルゴン、またはヘリウム等をガスとして用いることができる。また、還元性雰囲気下でのプラズマ処理として、例えばアンモニアプラズマ処理を用いることができる。プラズマ処理を還元性雰囲気下で行うことにより、配線の銅含有金属膜表面の酸化物を還元することができる。また、防食剤としてＢＴＡを用いた場合、ＢＴＡは除去しにくいが、シリサイド化直前にプラズマ処理をすることによりＢＴＡを蒸発除去することもできる。本発明における洗浄液は、カルボン酸またはその塩を含むことができる。カルボン酸は、シュウ酸、クエン酸、リンゴ酸、マレイン酸、コハク酸、酒石酸、またはマロン酸を含むことができる。
【０１２４】
配線層を構成する絶縁膜や、下層配線および上層配線の間の層間絶縁膜としては様々な低誘電率材料を用いることができるが、このうち、梯子型水素化シロキサン等のラダーオキサイドを含む膜とすることが好ましい。たとえば、梯子型水素化シロキサン膜や、これとＳｉＯ２膜等との積層膜などが好ましい。梯子型水素化シロキサンとは梯子型の分子構造を有するポリマーのことであり、配線遅延防止の観点から誘電率２．９以下のものが好ましく、また膜密度が低いものが好ましい。たとえば、膜密度が1.50ｇ／ｃｍ３以上1.58ｇ／ｃｍ３以下、６３３nmの屈折率が1.38以上1.40以下であることが好ましい。こうした膜材料の具体例としてＬ−Ｏx（商標）等を例示することができる。
【０１２５】
図２１に梯子型水素化シロキサン構造を有するＬ−Ｏx（商標） の構造を示す。図中、ｎは１以上の正の数である。このような構造を有するＬ−Ｏxの物性データを図３１に示す。
【０１２６】
Ｌ−Ｏxが図２１の構造を有することは、図２２に示すＦＴ−ＩＲの観測結果により確認されている。図２２のチャートで特徴的なのは、約８３０ｃｍ-1に現れるシャープなSi-H結合であり、このスペクトルの急峻さが、Ｌ−Ｏｘが ２次元構造を有することを示唆している。また８７０ｃｍ-1付近の高波数側にもうひとつのＳｉ−Ｈ結合のピークと想定されるものが極端に小さくなっており、このことも測定対象物質が２次元構造を有していることを示すものと考えられる。
【０１２７】
Ｌ−Ｏｘは焼成条件によっても物性が変動する。このことを図３０に基づいて説明する。
窒素等の不活性ガス雰囲気で２００℃以上４００℃以下で焼成したＬ−Ｏｘは、以下のような特性を有している。
【０１２８】
図３０中、R.I.は６３３ｎｍの波長での屈折率を示す。屈折率は誘電率に直接影響するパラメータであり、この値は、１．３８〜１．４０の間で推移する。２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
また、密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ３を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ３を超える値を示した。２００℃未満では測定できなかった。
また２００℃未満では、ＦＴＩＲスペクトルより、約３６５０ｃｍ−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合が観測された。４００℃をこえる焼成温度では、密度の上昇が顕著となる。
以上のことから、Ｌ−Ｏxを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏxが安定的に得られることがわかる。
【０１２９】
図２３は、従来知られている3次元的な構造をもつ水素化シルセスキオキサン構造のHSQ (Hydrogen Silsesquioxane) の分子骨格を示す（「semiconductor technology outlook １９９８年：p.４３１−４３５」より引用。）。上記した２つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏxの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏxの方がＳｉ−Ｈ減少量が少ないことによるものと考えられる。また、絶縁膜中の水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏxでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、HSQの水素結合はＬ−Ｏxに比較し反応性に富む構造となっているものと考えられる。ＨＳＱとＬ−Ｏxの膜安定性の相違については、実施例にて後述する。
なお、以下の説明では、図２１に示した梯子型水素化シロキサンを、適宜、Ｌ−Ｏxと表記する。
【０１３０】
本発明において、拡散防止膜としては、種々のものを用いることができるが、たとえばＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、またはＳｉＯＮを用いることが好ましい。このような誘電率の低い材料を用いることにより、配線間容量を低減することができる。
また、拡散防止膜としてＳｉＣＮを用いると、配線のシリサイド処理を行った場合に製造安定性が向上するという利点が得られる。たとえば拡散防止膜としてSiCNを用いたときとSiNを用いたときとでは、シリサイド化処理を行ったとき、シリサイド層の形成され方に違いが生じる。図２９にガスおよびRFパワーのシーケンスの一例を示す。SiNの場合、流すガスは、ＳｉＨ４、NH3、N2である。一方、SiCNの場合、トリメチルシラン（以下、３MS）、ＳｉＨ４、NH3、N2である。SiNの成膜シーケンスに着目すると、RFパワーを印可せずに、最初に、N2を流して、配線表面の酸化保護膜（たとえば、BTA）をヒーター熱により、脱離させる。その後、ＳｉＨ４を導入して、シリサイド層をCu表面に形成する。その後、NH3を導入して、SiN成膜を行うわけであるが、RFパワーを印可する前に、プラズマを安定に生成するために、ＳｉＨ４とNH3を同時に導入して、ガス安定化のステップが必要となる。このとき、ＳｉＨ４がCu配線表面で分解して、余計にシリサイド層が厚くなり、配線層抵抗のばらつきを大きくさせる。一方、SiCNの成膜シーケンスに着目すると、SiNと同様にRFパワーを印可せずに、最初に、N2を流して、配線表面の酸化保護膜（たとえば、BTA）をヒーター熱により、脱離させる。その後、ＳｉＨ４を導入して、シリサイド層をCu表面に形成する。次に、ＳｉＨ４ガスを止めて、３MSおよびNH3ガスを導入して、成膜ガス安定化のステップに入る。この場合、Cu表面で３MSは分解しないので、SiN成膜のような、余計なシリサイド層は形成されず、配線層抵抗のばらつきを抑えることが可能である。
【０１３１】
図１は、本発明に係る半導体装置の一例を示す断面図である。シリコン基板１００上に、ゲート電極１０２、拡散層１０４等からなるＭＯＳトランジスタが形成されている。このＭＯＳトランジスタを埋め込むように絶縁膜１０６が形成されている。絶縁膜１０６中には、拡散層１０４と接続する銅接続プラグ１０８が設けられており、その上部に第一の銅配線２２ａ、接続プラグ２８および第二の銅配線２２ｂが順に形成されている。これらの銅配線を含む層の上部には、同様の構成からなる銅配線層が積層され、最上部にはパッシベーション膜１１４が設けられている。なお、第一の銅配線２２ａは、シリコン基板１００上に形成された素子等と電気的に接続されている。また、以下に説明する第一の銅配線２２ａ、接続プラグ２８、および第二の銅配線２２ｂは、図１に示した半導体装置のどの層に設けられたものであってもよい。
【０１３２】
【実施例】
図１の点線囲み部１１６の配線構造を例にとって、本発明の実施例を説明する。
【０１３３】
（実施例１）
図２は、実施例１における配線構造を示す断面図である。シリコン基板（不図示）上の絶縁膜１０６の上に、第一のＳｉＣＮ膜１２、Ｌ−ＯxとＳｉＯ２がこの順で積層した第一の積層膜１４ａ、第二のＳｉＣＮ膜１６、シリコン酸化膜１８、第三のＳｉＣＮ膜２０、およびＬ−ＯxとＳｉＯ２がこの順で積層した第二の積層膜１４ｂが、この順で積層している。第一の積層膜１４ａおよび第二の積層膜１４ｂ中には、それぞれ第一の銅配線２２ａおよび第二の銅配線２２ｂが形成されている。
【０１３４】
第一の銅配線２２ａは、それぞれタンタル系バリアメタル膜２４ａおよび銅膜２６ａにより構成されている。シリコン酸化膜１８中には、第一の銅配線２２ａの上面と接続する接続プラグ２８が形成されている。接続プラグ２８は、タンタル系バリアメタル膜３０および銅膜３２により構成されている。第二の積層膜１４ｂ中には、接続孔の上面と接続する第二の銅配線２２ｂが形成されている。第二の銅配線２２ｂは、タンタル系バリアメタル膜２４ｂおよび銅膜２６ｂにより構成されている。また、第一の銅配線２２ａの上面には第一のＣｕシリサイド膜３４ａが、第二の銅配線２２ｂの上面には第二のＣｕシリサイド膜３４ｂがそれぞれ形成されている。
【０１３５】
以下、図２に示した実施例１における配線構造１の製造方法について、図３〜図５を参照して説明する。
図３（ａ）は、第一のＳｉＣＮ膜１２および第一の積層膜１４ａに配線溝が形成された構造を示す。この構造は、第一のＳｉＣＮ膜１２および第一の積層膜１４ａを成膜後、その上に、所定形状にパターニングされたレジスト膜（不図示）を設け、第一のＳｉＣＮ膜１２および第一の積層膜１４ａを段階的にエッチングすることにより形成した。
【０１３６】
次いで、スパッタリング法および反応性スパッタリング法により、基板全面にＴａおよびＴａＮが積層したタンタル系バリアメタル膜２４ａ（Ｔａの膜厚約２０ｎｍ、ＴａＮの膜厚約１０ｎｍ）を形成した（図３（ｂ））。
【０１３７】
続いて、図３（ｃ）に示すように、タンタル系バリアメタル膜２４ａ上に、銅膜２６ａを形成した。銅膜２６ａはめっき法により、以下のように形成した。まず、銅めっきを成長させるための銅からなるシード銅膜をスパッタリング法により堆積した。次に、基板を液温約２５℃の硫酸銅水溶液に浸漬し、銅膜２６ａ（平坦部の膜厚約６００ｎｍ）を電解めっき法により形成した。
【０１３８】
以上のようにしてめっきを施した基板について、３５０℃で３０分程度、アニールを行った。このような高温でアニールを行うことにより、銅膜２６ａ中のグレインの粒子径がアニール前に比べて大きくなり、銅膜２６ａ表面に露出したグレインのバウンダリーが複数重なる部分が相対的に減少するので、空洞が生じにくくなる。また、このような加熱処理をすることにより、第一の銅配線２２ａの抵抗値がアニール前よりも低下するという効果も生じる。なお、このアニールは、例えば２００℃以上５００℃以下で行うことができる。
【０１３９】
次に、配線溝外部に成膜された不要な銅膜２６ａおよびタンタル系バリアメタル膜２４ａを化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）により除去し、配線溝内部にのみ銅膜２６ａ等を残すようにして第一の銅配線２２ａを形成した。（図３（ｄ））。
【０１４０】
銅膜２６ａ等のＣＭＰ処理後直ちに、防食剤であるＢＴＡにより銅膜２６ａの表面を処理する防食処理を行った。ここでは、０.０５％ＢＴＡ水溶液を用いた。これにより、ＣＭＰ処理後、次の工程への移行のために、試料を移動する際にも、銅膜２６ａ表面がＢＴＡにより保護されるので、銅膜２６ａが酸化されるのを防ぐことができる。
【０１４１】
つづいて、図３（ｅ）に示すように、第一の銅配線２２ａの銅膜２６ａ表面に第一のＣｕシリサイド膜３４ａを形成した。以下に、第一のＣｕシリサイド膜３４ａの形成方法を説明する。
【０１４２】
まず、アンモニアプラズマ処理（３５０℃で３０秒）によりＢＴＡを蒸発除去した後、３５０℃、３ｔｏｒｒの圧力下で、ＳｉＨ４（ＳｉＨ４の流量５０ｓｃｃｍに対してＮ２の流量５０００ｓｃｃｍ）を約６０秒作用させて銅膜２６ａ表面をシリサイド化した。これにより、約１０ｎｍの厚さの第一のＣｕシリサイド膜３４ａを形成した。蛍光Ｘ線分析により、ＣｕＳｉｘの存在が確認された。
【０１４３】
その後、第二のＳｉＣＮ膜１６（膜厚約７０ｎｍ）、シリコン酸化膜１８（膜厚約３５０ｎｍ）を成膜した（図４（ａ））。
【０１４４】
つづいて、リソグラフィ法を用いて、シリコン酸化膜１８を第二のＳｉＣＮ膜１６が露出するまでエッチングした。その後、エッチングガスを代えて第二のＳｉＣＮ膜１６をエッチングして第一のＣｕシリサイド膜３４ａの上面を露出させた。これにより、図４（ｂ）に示すように、接続孔４０が形成された。
【０１４５】
その後、接続孔４０内部を埋め込むように、タンタル系バリアメタル膜３０および銅膜３２（平坦部の厚さ約６５０ｎｍ）をこの順で形成した（図４（ｃ））。銅膜３２は、第一の銅配線２２ａの銅膜２６ａと同様のめっき法により成膜した。その後、ＣＭＰによる平坦化を行い、接続プラグ２８を形成した（図４（ｄ））。
【０１４６】
つづいて、接続プラグ２８上部に第三のＳｉＣＮ膜２０（膜厚約７０ｎｍ）、第二の積層膜１４ｂ（膜厚約３００ｎｍ）を成膜後（図５（ａ））、ドライエッチングにより配線溝４２を形成し（図５（ｂ））、その内部を埋め込むように、タンタル系バリアメタル膜２４ｂおよび銅膜２６ｂ（平坦部の膜厚約６００ｎｍ）をこの順で形成した（図５（ｃ））。銅膜２６ｂは、第一の銅配線２２ａの銅膜２６ａと同様のめっき法により成膜した。その後、ＣＭＰによる平坦化を行い、第二の銅配線２２ｂを形成した（図５（ｄ））。引き続きＢＴＡによる銅膜２６ｂ防食処理を行い、アンモニアプラズマ処理によりＢＴＡを蒸発除去した後、シリサイド化処理を行い、第二のＣｕシリサイド膜３４ｂを形成した（図５（ｅ））。
【０１４７】
以上のようにして、図２に示した配線構造が形成された。この後、上述した工程を繰り返すことにより、図１に示したような３層以上の多層配線構造の半導体装置を形成することができた。
【０１４８】
（実施例２）
本実施例では、銅膜２６ａ表面および銅膜２６ｂ表面のシリサイド化処理前に、アンモニアプラズマ処理によりＢＴＡを蒸発除去する代わりに、約３５０℃の加熱処理によりＢＴＡを蒸発除去する点で、実施例１と異なる。この工程により、図２に示したのと同様の構成の配線構造が形成された。なお、ＢＴＡを蒸発除去するための加熱温度は、１５０℃以上４５０℃以下であってよい。形成された配線構造の蛍光Ｘ線分析により、ＣｕＳｉｘの存在が確認された。
【０１４９】
実施例１のようにアンモニアプラズマ処理を用いてＢＴＡの蒸発除去を行うことにより、ＢＴＡを蒸発除去しつつシリサイド化処理を行うことができるので、Ｃｕシリサイドの膜厚制御等のシリサイド化の制御性を向上させることができる。また、実施例２のように加熱処理によりＢＴＡの蒸発除去を行うことにより、アンモニア等のガスによる銅膜２６ａ表面または銅膜２６ｂ表面のグレインのバウンダリーの侵食を防ぐことができ、良好な配線構造を形成することができる。
【０１５０】
（実施例３）
図６は、実施例３における配線構造を示す図である。本実施例において、第一のＣｕシリサイド膜３４ａおよび第二のＣｕシリサイド膜３４ｂを形成しない点、ＢＴＡ防食処理を行わない点で実施例１と異なる。図６において、図２に示した実施例１における構成要素と同様のものには同様の符号を付し、適宜説明を省略する。
【０１５１】
本実施例において、第一の銅配線２２ａの銅膜２６ａのＣＭＰ処理までは実施例１と同様に行った。その後、銅膜２６ａ表面のシリサイド化を行うことなく、第二のＳｉＣＮ膜１６およびシリコン酸化膜１８を成膜した。なお、第二のＳｉＣＮ膜１６の成膜前に、アンモニアプラズマ処理により第一の銅配線２２ａの銅膜２６ａ表面処理を行った。シリコン酸化膜１８を成膜後の工程も、実施例１と同様である。以上の工程により、図６に示した配線構造が形成された。
【０１５２】
（実施例４）
本実施例において、銅膜２６ａ表面または銅膜２６ｂ表面のＣＭＰ処理直後に、ＢＴＡ防食処理を行う点で、実施例３と異なる。その後、第二のＳｉＣＮ膜１６の成膜前に、アンモニアプラズマ処理により第一の銅配線２２ａの銅膜２６ａ表面処理を行った。この工程により、図６に示したものと同様の構成の配線構造が形成された。このように、銅膜２６ａまたは２６ｂ表面のＣＭＰ処理直後にＢＴＡ防食処理を行うことにより、これらの銅膜表面を保護することができる。そのため、銅膜表面に防食作用が働き、このような銅配線を含む半導体装置の信頼性を高めることができる。
【０１５３】
（実施例５）
図７は、実施例５における配線構造の製造工程を示す図である。本実施例において、接続プラグ２８および第二の銅配線２２ｂをデュアルダマシン法により形成する点で実施例１と異なる。図７において、図２に示した実施例１における構成要素と同様のものには同様の符号を付し、適宜説明を省略する。
【０１５４】
まず、実施例１に関して図３を参照して説明したのと同様に、第一の銅配線２２ａを形成し、その銅膜２６ａ表面に第一のＣｕシリサイド膜３４ａを形成した（図７（ａ））。
【０１５５】
次に、第二のＳｉＣＮ膜１６およびシリコン酸化膜５０を成膜した（図７（ｂ））。
【０１５６】
つづいて、図７（ｃ）に示すように、シリコン酸化膜５０において、リソグラフィ法を用いた段階的なエッチングにより接続プラグ２８用の接続孔５２および配線溝５４を形成した。次に、エッチングガスを代えて第二のＳｉＣＮ膜１６のエッチングを行った。その後、図７（ｄ）に示すように、接続孔５２および配線溝５４を含むシリコン酸化膜５０上全面にＴａおよびＴａＮが積層したタンタル系バリアメタル膜５６を形成した。
【０１５７】
次に、図７（ｅ）に示すように、タンタル系バリアメタル膜５６上に銅膜５８を形成し、接続孔５２および配線溝５４を埋め込んだ。つづいて、ＣＭＰによる平坦化を行い、配線溝５４以外の部分における銅膜５８およびタンタル系バリアメタル膜５６を除去し、それにより、接続プラグ２８および第二の銅配線２２ｂを形成した。引き続きＢＴＡ防食処理を行い、アンモニアプラズマ処理によりＢＴＡを蒸発除去した後、シリサイド化処理を行い、第二のＣｕシリサイド膜３４ｂを形成した（図７（ｆ））。以上の工程により、本実施例の配線構造が形成された。形成された配線構造の蛍光Ｘ線分析により、ＣｕＳｉｘの存在が確認された。また、実施例１、２および５で形成された配線構造は、Ｘ線回折により、アモルファス化領域の存在が確認された。
【０１５８】
（実施例６）
以上の実施例１から実施例５にそれぞれ記載した方法で、図８に示すような２層配線構造を作製し、歩留試験を行った。この２層配線構造は、ビアチェーンとよばれるものであり、第一の銅配線２２ａが１万本平行に設けられ、これらと直交して、第二の銅配線２２ｂが１万本平行に設けられている。これらの配線間は２万個の接続プラグ２８により接続されている。図中、半導体基板および層間絶縁膜等は省略している。このビアチェーンの端部２点に所定の電圧を印加すると、図中矢線で示す方向に電流が流れる。これにより、１万本の第一の銅配線２２ａ、１万本の第二の銅配線２２ｂおよび２万個の接続プラグ２８を経由する電気抵抗が測定される。実施例１から５に対応する二層配線構造をそれぞれ配線構造１から５とする。配線構造１、２、５については蛍光Ｘ線分析により、ＣｕＳｉｘの存在が確認された。
【０１５９】
また、比較用に、第一の銅配線２２ａの銅膜２６ａを形成後、ＢＴＡ防食処理、アンモニアプラズマ処理を行った後、銅膜２６ａの表面のシリサイド化を行うことなく、デュアルダマシン法により接続プラグ２８および第二の銅配線２２ｂを形成した（配線構造６）。
【０１６０】
以上の配線構造１から６を形成後、配線構造１から６を１５０℃の温度下で５００時間放置した。その後、ビアチェーンの歩留まり試験を行った。また、参考として、プラズマを生成しながら、ＳｉＨ４ガスを流してシリサイドを形成したサンプルも用意した（配線構造７）。なお、参照として、配線構造１および配線構造５と同様に作製した二層配線構造を室温で５００時間放置したもの（参照用配線構造１および参照用配線構造２）についてもビアチェーンの歩留まりを測定した。表１に、参照用配線構造１および参照用配線構造２の歩留まりを１００％、配線構造６の歩留まりを０％としたときの各配線構造の歩留まり（％）を示す。
【０１６１】
【表１】
Figure 0004063619
【０１６２】
図９は、表１に示した歩留に関するデータを示すグラフである。図示したように、室温で放置した参照用配線構造１および２は、シングルダマシン法で作製したものとデュアルダマシン法で作製したものとで差は生じなかった。また、ＢＴＡ防食処理およびシリサイド化を行い、シングルダマシン法で作製した配線構造１および配線構造２の歩留はほぼ１００％であった。
【０１６３】
配線構造１と同様にシングルダマシン法で作製しているが、シリサイド化処理を行っていない配線構造４の歩留は４０％であり、配線構造１の歩留の半分以下であった。これは、第一の銅配線２２ａ中の銅膜２６ａが第一のＣｕシリサイド膜３４ａにより保護されるので、その上層の第二の銅配線２２ｂおよび接続プラグ２８からのストレスが緩和され、第一の銅配線２２ａにおける空洞の発生を防ぐことができたためだと考えられる。
【０１６４】
デュアルダマシン法で作製したものであっても、シリサイド化を行った配線構造５の歩留は９０％であり、シリサイド化を行わずデュアルダマシン法で作製した配線構造６（歩留０％）に比べて飛躍的に歩留が向上している。これは、第一の銅配線２２ａ中の銅膜２６ａが第一のＣｕシリサイド膜３４ａにより保護されるので、その上層の第二の銅配線２２ｂおよび接続プラグ２８からのストレスが緩和され、第一の銅配線２２ａにおける空洞の発生を防ぐことができたためだと考えられる。
【０１６５】
また、シングルダマシン法で作製した配線構造１は、デュアルダマシン法で作製した配線構造５に比べて歩留が向上した。これは、配線構造５においては、デュアルダマシン法で作製した第二の銅配線２２ｂからの接続プラグ２８中の銅の吸い上げがおこり、接続プラグ２８とその下層の第一の銅配線２２ａとの間に空洞が生じているが、シングルダマシン法で作製した配線構造１においては、このような空洞の発生を防ぐことができたためだと考えられる。
【０１６６】
また、ＢＴＡ防食処理およびシリサイド化処理のいずれをも行っていない配線構造３の歩留は１５％であり、ＢＴＡ防食処理を行っているがデュアルダマシン法により形成された配線構造６よりも歩留が向上した。このことからも、シングルダマシン法により銅配線を形成することにより、歩留が向上することがわかる。
【０１６７】
さらに、シリサイド化処理を行っていないものに関しては、デュアルダマシン法で作製した配線構造６は、シングルダマシン法で作製した配線構造４に比べて、上述した配線構造５と配線構造１との歩留の差以上に歩留が低下している。これは、第一の銅配線２２ａの銅膜２６ａ表面を第一のＣｕシリサイド膜３４ａで保護していない場合は、第二の銅配線２２ｂからの銅の吸い上げが接続プラグ２８だけでなく第一の銅配線２２ａからもおこり、第一の銅配線２２ａと接続プラグ２８間に生じる空洞がより顕著に生じるためだと考えられる。
【０１６８】
また、それぞれの配線構造について、配線間リーク電流を測定した。図２８にその結果を示す。配線構造１から６に関しては、ほとんどリーク電流がみられなかったが、プラズマを生成して、シリサイドを形成した配線構造７に関しては、全体的にリーク電流が大きかった。これは、配線絶縁膜上に多結晶シリコンが形成され、その中をCu原子が拡散したためであると考えられる。
以上の結果から、第一の銅配線２２aの銅膜２６ａを第一のＣｕシリサイド膜３４ａで保護することにより、歩留まりが飛躍的に向上することがわかった。また、第一の銅配線２２ａ上部の接続プラグ２８およびその上部に第二の銅配線２２ｂをシングルダマシン法で作製することによっても歩留まりが大きく向上することが示された。さらに、第一のＣｕシリサイド膜３４ａにより銅膜２６ａの保護とシングルダマシン法による接続プラグ２８および第二の銅配線２２ｂの作製との組み合わせにより、歩留まりがさらに向上することも示された。また、シリサイドの形成方法については、配線間リークを抑えるという観点から着目すると、プラズマを生成せずにシリサイドを形成するのが望ましいことが分かった。
【０１６９】
なお、実施例１、２、４、および５と同様の工程で、第一の銅配線２２ａにおける銅膜２６ａのＣＭＰ処理後、ＢＴＡ防食処理前にシュウ酸を用いて銅膜２６ａ表面を洗浄する処理を加えたものについても、同様にビアチェーンの歩留試験を行ったところ、上記結果と同等またはより良い結果が得られた。これは、シュウ酸のキレート作用により、銅膜２６ａ表面の酸化銅（ＣｕＯｘ）を効果的に除去できたためだと考えられる。
【０１７０】
（実施例７）
本実施例において、第一の銅配線２２ａおよび第二の銅配線２２ｂの形成方法が実施例１または実施例２と異なる。実施例１について図３（ａ）および図３（ｂ）を参照して説明したように、配線溝にタンタル系バリアメタル膜２４ａを形成した。
【０１７１】
以下、図１５を参照して本実施例における第一の銅配線２２ａの製造方法を説明する。まず、タンタル系バリアメタル膜２４ａ上にシード銅膜６０（約１００ｎｍ）をスパッタリング法により形成した。次に、電解めっき法によりシード銅膜６０上に、配線溝の一部を埋め込むように、めっき銅膜６２（平坦部の膜厚約１５０ｎｍ）を形成した（図１５（ａ））。このとき、めっき銅膜６２は、（１１１）配向を有する。また、シード銅膜６０とめっき銅膜６２との合計膜厚をｔ１とする。
【０１７２】
続いて、クリーニングチャンバにて室温のＡｒ／Ｈ２プラズマにより、めっき銅膜６２表面の酸化銅をスパッタリングおよび還元した。そのまま大気中に曝さずに、Ｃｕスパッタチャンバにて、シリコン基板にＤＣ（直流）バイアスを印加し、バイアススパッタリング法によりめっき銅膜６２上にバイアススパッタ銅膜６４（平坦部の膜厚約９００ｎｍ）を形成した（図１５（ｂ））。バイアススパッタ銅膜６４は、スパッタ成長表面をアルゴンイオンで照射しながら形成した。このとき、シリコン基板に印加するイオン照射エネルギ（プラズマポテンシャル＋自己バイアス）は、高バイアス、例えば８０ｅＶ以上、好ましくは２００ｅＶ以上とすることができる。成膜中のプラズマ照射による温度上昇を防ぐために、基板温度を−５℃に設定した。また、バイアススパッタ銅膜６４の膜厚ｔ２が上述のｔ１よりも大きくなるようにバイアススパッタ銅膜６４を形成した。このとき、バイアススパッタ銅膜６４は、（１１１）配向を有することが確認された。
【０１７３】
次に、不活性ガス雰囲気中で４００℃で３０分間熱処理を行った。この熱処理により、バイアススパッタ銅膜６４、およびめっき銅膜６２、およびシード銅膜６０の結晶配向性が（２００）に変わり、同時に平均グレインサイズが数百μｍの巨大なグレインを有する銅膜６６が形成された（図１５（ｃ））。図１９は、以上のようにして形成した銅膜６６をＸ線回折法により分析した結果を示す図である。この図に示すように、９３％（１９０４６８／２０４４１９）以上のものが、銅膜６６表面における面方位（２００）であった。また、光学顕微鏡により銅膜６６表面のグレインサイズを確認したところ、おおよそのものが１００〜２００μｍ以上、大きいものでは５００μｍ以上であった。
【０１７４】
次に、配線溝外部に形成された不要な銅膜６６およびタンタル系バリアメタル膜２４ａをＣＭＰにより除去し、配線溝内部にのみ銅膜６６等を残すようにして第一の銅配線２２ａを形成した。（図１５（ｄ））。この段階で一部抜き取り検査をしたところ、７０％以上のものが、第一の銅配線２２ａの銅膜６６が単一のグレインにより構成されていたことが確認できた。なお、このときの第一の銅配線２２ａの配線幅は１０μｍ、配線の長さは１００μｍ、膜厚は３００ｎｍであった。
【０１７５】
この後、実施例２と同様に、ＢＴＡによる銅膜６６の表面処理を行い、約３５０℃の加熱処理によりＢＴＡを蒸発除去した後に第一のＣｕシリサイド膜３４ａを形成した。その後、実施例１および実施例２と同様に、接続プラグ２８を形成した。第二の銅配線２２ｂも本実施例において上述した第一の銅配線２２ａと同様に形成した。
【０１７６】
以上のように、めっき銅膜６２上にバイアススパッタ銅膜６４を形成し、その後に熱処理を行うことにより、銅の結晶の面方位を制御することができる。これにより、銅膜６６の表面を均一に保つことができるので、銅膜６６上にＣｕシリサイドを均一に形成することができる。そのため、Ｃｕシリサイドの膜厚を適切に制御することができ、第一の銅配線２２ａおよび第二の銅配線２２ｂの抵抗上昇率を抑えつつ、これらの配線を保護することができる。
【０１７７】
さらに、上述した熱処理により、銅のグレインサイズを大きくすることができるので、銅膜６６表面のグレインのバウンダリーの数を大幅に低減することができる。これにより、配線構造のストレスマイグレーション耐性を高めることができる。また、本実施例において、銅膜６６表面にＣｕシリサイド膜が形成されているので、銅の結晶の変位を抑えることもでき、さらに配線構造のストレスマイグレーション耐性を向上させることができる。また、銅配線を構成する銅膜のグレインサイズを大きくすることができるので、配線抵抗を低減することもできる。さらに、本実施例においては、銅膜６６表面にグレインのバウンダリーがほとんど生じないので、この観点からもＣｕシリサイドを均一に形成できる。外観検査装置（KLA-Tencor）によっても、本実施例で形成した配線表面にＣｕシリサイド膜が均一に形成されていることが確認された。
【０１７８】
（実施例８）
本実施例において、第一の銅配線２２ａおよび第二の銅配線２２ｂを形成する際に、シード銅膜６０およびめっき銅膜６２を形成する代わりに、プラズマＣＶＤ法によりＣＶＤ銅膜６８を形成する点で実施例７と異なる。
【０１７９】
本実施例について、図１６を参照して説明する。タンタル系バリアメタル膜２４ａを形成した後、プラズマＣＶＤ法により、ＣＶＤ銅膜６８（平坦部の膜厚約２００ｎｍ）を形成した（図１６（ａ））。このとき、ＣＶＤ銅膜６８の結晶配向性は（１１１）であった。
【０１８０】
その後、実施例７と同様に、クリーニングチャンバにて室温のＡｒ／Ｈ２プラズマにより、ＣＶＤ銅膜６８表面の酸化銅をスパッタリングおよび還元した。そのまま大気中に曝さずに、Ｃｕスパッタチャンバにて、基板にＤＣ（直流）バイアスを印加し、バイアススパッタリング法によりＣＶＤ銅膜６８上にバイアススパッタ銅膜６４（平坦部の膜厚約９００ｎｍ）を形成した（図１６（ｂ））。バイアススパッタリングの条件は実施例７と同様にした。また、本実施例においても、実施例７と同様に、バイアススパッタ銅膜６４の膜厚ｔ４がＣＶＤ銅膜６８の膜厚ｔ３より大きくなるようにバイアススパッタ銅膜６４を形成した。
【０１８１】
次に、不活性ガス雰囲気中で４００℃で３０分間熱処理を行った。この熱処理により、バイアススパッタ銅膜６４およびＣＶＤ銅膜６８の結晶配向性が（２００）に変わり、同時に平均グレインサイズが数百μｍの巨大なグレインを有する銅膜６６が形成された（図１６（ｃ））。
【０１８２】
次に、配線溝外部に形成された不要な銅膜６６およびタンタル系バリアメタル膜２４ａをＣＭＰにより除去し、配線溝内部にのみ銅膜６６等を残すようにして第一の銅配線２２ａを形成した。（図１６（ｄ））。
【０１８３】
この後、実施例７と同様に第一のＣｕシリサイド膜３４ａおよび接続プラグ２８を形成した。第二の銅配線２２ｂも本実施例において上述した第一の銅配線２２ａと同様に形成した。
【０１８４】
（実施例９）
本実施例において、接続プラグ２８の形成方法が実施例７と異なる。実施例７で説明したように、第一の銅配線２２ａを形成した後、実施例１について図４（ａ）および図４（ｂ）を参照して説明したように、第二のＳｉＣＮ膜１６およびシリコン酸化膜１８に接続孔４０を形成した。その後、接続孔４０内部にタンタル系バリアメタル膜３０を形成した（図１７（ａ））。
【０１８５】
続いて、タンタル系バリアメタル膜３０上にシード銅膜７０をスパッタリング法により形成した。次に、電解めっき法によりシード銅膜７０上にめっき銅膜７２を形成した（図１７（ｂ））。その後、基板にＤＣ（直流）バイアスを印加し、バイアススパッタリング法によりめっき銅膜７２上にバイアススパッタ銅膜７４を形成した（図１７（ｃ））。このとき、バイアススパッタ銅膜７４は、スパッタ成長表面をアルゴンイオンで照射しながら形成した。バイアススパッタリングの条件は実施例７と同様にした。また、バイアススパッタ銅膜７４の膜厚ｔ６は、シード銅膜７０とめっき銅膜７２との合計膜厚ｔ５よりも大きくなるように形成した。
【０１８６】
次に、不活性ガス雰囲気中で熱処理を行った。この熱処理により、バイアススパッタ銅膜７４、めっき銅膜７２、およびシード銅膜７０の結晶配向性が（２００）に変わり、同時に平均グレインサイズが数百μｍの巨大なグレインを有する銅膜７６が形成された（図１７（ｄ））。
【０１８７】
この後、実施例１において図４（ｄ）を参照して説明したように、ＣＭＰによる平坦化を行い、接続プラグ２８を形成した。続いて、実施例７と同様に、第二の銅配線２２ｂを形成した。
【０１８８】
本実施例においては、接続プラグ２８を構成する銅膜の表面における結晶の面方位を（２００）にすることができ、銅のグレインサイズを大きくすることができるので、接続プラグ２８におけるストレスマイグレーション耐性を高めることもできる。また、銅配線およびプラグを構成する銅膜のグレインサイズを大きくすることができるので、配線抵抗を低減することもできる。
【０１８９】
（実施例１０）
本実施例において、第一の銅配線２２ａおよび第二の銅配線２２ｂの形成方法が実施例５と異なる。実施例５について図７（ｂ）から図７（ｄ）を参照して説明したのと同様に接続孔５２および配線溝５４を形成し、接続孔５２および配線溝５４を含むシリコン酸化膜５０上全面にタンタル系バリアメタル膜５６を形成した。なお、本実施例において、第一の銅配線２２ａは、以下に説明する第二の銅配線２２ｂと同様の方法により形成した。
【０１９０】
以下、図１８を参照して本実施例における第二の銅配線２２ｂの製造方法を説明する。まず、タンタル系バリアメタル膜５６上にシード銅膜８０（約１００ｎｍ）をスパッタリング法により形成した（図１８（ａ））。次に、電解めっき法によりシード銅膜８０上にめっき銅膜８２（平坦部の膜厚約２００ｎｍ）を形成した（図１８（ｂ））。このとき、めっき銅膜８２は、（１１１）配向を有する。シード銅膜８０とめっき銅膜８２との合計膜厚をｔ７とする。
【０１９１】
クリーニングチャンバにて室温のＡｒ／Ｈ２プラズマにより、めっき銅膜８２表面の酸化銅をスパッタリングおよび還元した。そのまま大気中に曝さずに、Ｃｕスパッタチャンバにて、基板にＤＣ（直流）バイアスを印加し、バイアススパッタリング法によりめっき銅膜８２上にバイアススパッタ銅膜８４（平坦部の膜厚約９００ｎｍ）を形成した（図１８（ｃ））。バイアススパッタ銅膜８４は、スパッタ成長表面をアルゴンイオンで照射しながら形成した。このとき、シリコン基板に印加するイオン照射エネルギ（プラズマポテンシャル＋自己バイアス）は、高バイアス、例えば８０ｅＶ以上、好ましくは２００ｅＶ以上とすることができる。成膜中のプラズマ照射による温度上昇を防ぐために、基板温度を−５℃に設定した。また、バイアススパッタ銅膜８４の膜厚ｔ８が上述のｔ７よりも大きくなるようにバイアススパッタ銅膜８４を形成した。
【０１９２】
次に、不活性ガス雰囲気中で４００℃で３０分間熱処理を行った。この熱処理により、バイアススパッタ銅膜８４、めっき銅膜８２、およびシード銅膜８０の結晶配向性が（２００）に変わり、同時に平均グレインサイズが数百μｍの巨大なグレインを有する銅膜８６が形成された（図１８（ｄ））。
【０１９３】
この後、実施例５において図７（ｆ）を参照して説明したように、ＣＭＰによる平坦化を行い、第二の銅配線２２ｂを形成した。
【０１９４】
この後、実施例５と同様に、ＢＴＡによる銅膜８６の表面処理を行った。続いて、約３５０℃の加熱処理によりＢＴＡを蒸発除去した後に第二のＣｕシリサイド膜３４ｂを形成した。
【０１９５】
以上のように、めっき銅膜８２上にバイアススパッタ銅膜８４を形成し、その後に熱処理を行うことにより、銅の結晶の面方位を制御することができる。これにより、銅膜８６の表面を均一に保つことができるので、銅膜８６上にＣｕシリサイドを均一に形成することができる。そのため、Ｃｕシリサイドの膜厚を適切に制御することができ、第一の銅配線２２ａおよび第二の銅配線２２ｂの抵抗上昇率を抑えつつ、これらの配線を保護することができる。
【０１９６】
さらに、上述した熱処理により、銅のグレインサイズを大きくすることができるので、銅膜８６表面のグレインのバウンダリーの数を大幅に低減することができる。これにより、配線構造のストレスマイグレーション耐性を高めることができる。また、本実施例において、銅膜８６表面にＣｕシリサイド膜が形成されているので、銅の結晶の変位を抑えることもでき、さらに配線構造のストレスマイグレーション耐性を向上させることができる。また、銅配線およびプラグを構成する銅膜のグレインサイズを大きくすることができるので、配線抵抗を低減することもできる。また、銅配線を構成する銅膜のグレインサイズを大きくすることができるので、配線抵抗を低減することもできる。さらに、本実施例においては、銅膜８６表面にグレインのバウンダリーがほとんど生じないので、この観点からもＣｕシリサイドを均一に形成できる。
【０１９７】
（実施例１１）
以上の実施例２、実施例４、および実施例７に記載した方法で、図８に示すような２層配線構造を作製し、実施例６と同様にビアチェーン抵抗の歩留を測定した。ここでは、第一の銅配線２２ａが百万本平行に設けられ、これらと直交して、第二の銅配線２２ｂが百万本平行に設けられた構造のものを用いた。これらの配線間は二百万個の接続プラグ２８により接続されている。実施例２、実施例４、および実施例７に対応する二層配線構造をそれぞれ配線構造ａ２、配線構造ａ４、および配線構造ａ７とする。配線構造ａ２および配線構造ａ７については蛍光Ｘ線分析により、ＣｕＳｉｘの存在が確認された。
【０１９８】
配線構造ａ２、配線構造ａ４、および配線構造ａ７を形成後、１５０℃の温度下で５００時間放置した。各配線構造について、それぞれビアチェーンの抵抗値の初期値を１００％として試料の抵抗値を相対値として算出した。表中、抵抗値の範囲が示されているが、これは、上記試料を複数用意し、評価の結果、得られた抵抗の範囲を示したものである。数値が高い程、ストレスマイグレーション耐性が高い。
【０１９９】
【表２】
Figure 0004063619
【０２００】
表２に示すように、めっき法およびバイアススパッタリング法で形成した銅膜を熱処理し、銅膜の表面における結晶の面方位を（２００）にするとともにグレインを大きく成長させた後、シリサイド化処理を行った配線構造ａ７の歩留は、９３〜１００％であり、めっき法で銅膜を形成した後にシリサイド化処理を行った配線構造ａ２の歩留６０〜７８％よりも良好な値を示した。また、配線構造ａ７および配線構造ａ２ともに、めっき法で銅膜を形成し、シリサイド化処理を行っていない配線構造ａ４よりも歩留が大幅に改善された。このように、本実施例の結果から、銅により形成された配線の表面をシリサイド化することにより、ストレスマイグレーションを効果的に抑制できることが確認された。さらに、銅膜の表面における面方位を均一にするとともに、銅膜のグレインを大きくして銅膜表面のグレインの数を減らすことにより、ストレスマイグレーションをさらに抑制できることが示された。
【０２０１】
（実施例１２）
本実施例において、図２に示した第一の銅配線２２ａおよび第二の銅配線２２ｂの表面にＣｕシリサイド膜３４ａまたは３４ｂを形成する代わりに、タングステンキャップ層を形成する点で実施例７から実施例１０と異なる。
【０２０２】
実施例７と同様に銅膜６６を形成した後、配線溝外部に形成された不要な銅膜６６およびタンタル系バリアメタル膜２４ａをＣＭＰにより除去し、配線溝内部にのみ銅膜６６等を残すようにして第一の銅配線２２ａを形成した。続いて、Ｗ−ＣＶＤチャンバにてＷＦ６およびＨ２を約６０秒間作用させて第一の銅配線２２ａの銅膜６６表面にタングステンキャップ層を形成した。
【０２０３】
この後、第二のＳｉＣＮ膜１６を形成することなく、第一の銅配線２２ａ上に直接シリコン酸化膜１８を成膜した。続いて、実施例７と同様に接続プラグ２８を形成し、第二の銅配線２２ｂも本実施例において上述した第一の銅配線２２ａと同様に形成した。
【０２０４】
このようにして得られた配線構造は、銅配線表面の銅膜がタングステンキャップ層により保護されるので、図２に示した第二のＳｉＣＮ膜１６等の拡散防止膜を形成しなくても、または拡散防止膜を薄く形成しても、銅膜表面の酸化や銅が層間絶縁膜に拡散するのを防ぐことができる。これにより、半導体装置の容量を低減することができ、高速化の要請に耐え得る半導体装置を形成することができる。また、配線間のクロストークを低減することもできる。
【０２０５】
また、本実施例で形成した配線構造において、タングステンキャップ層は、グレインサイズが大きく、面方位が均一な銅膜６６表面に形成されているので、通常のめっき法のみで形成した銅膜表面に形成されたものに比べて膜厚を均一にすることができ、配線抵抗を低減することができる。
【０２０６】
なお、以上の各実施例で説明した種々の工程は、適宜組み合わせることができる。
【０２０７】
（実施例１３）
Ｌ−ＯxおよびＨＳＱを用いて２種類の配線構造を作製し、ＳｉＨ４照射によるシリサイド化プロセスを実施したところ、膜質の耐性が大きく相違することが確認された。以下、実験データに基づいて説明する。
【０２０８】
ＳｉＨ４照射条件は、プラズマCVD装置のチャンバー内で行い、処理温度350℃、処理圧力約4Torr、ＳｉＨ４=50sccm,N2=2500sccmとした。HSQおよび Ｌ−Ｏxは塗布・ホットプレートにて約２００℃でベークし、拡散炉で窒素雰囲気中350℃30minで焼成したのもので、それぞれ300nmの膜厚のブランクウエハーを使用した。膜厚、屈折率の測定は分光エリプソメータ、誘電率はキャパシタンスは水銀プローブ装置にて求め、膜厚は前記の分光エリプソメータ、これらの計算値により誘電率を求めた。
【０２０９】
図２４、図２５および図２６は、ＳｉＨ４照射処理時間と膜厚収縮率変化量、屈折率変化量、誘電率変化量の関係についてそれぞれ実験結果を示したものである。
図２４に示すように、膜厚収縮率はＬ−ＯxではＳｉＨ４照射処理時間によらず、０ｓから120sまで、初期値に対し、99%でほぼ変化がなかった。HSQはＳｉＨ４照射時間がのびるにつれ、膜厚は減少していき、120sでは初期値の約80%まで減少した。
【０２１０】
また、図２５に示すように、波長633nｍでの屈折率変化は、HSQは屈折率が初期値の1.39から120sで1.42まで変化するのに対し、Ｌ−Ｏxは、照射時間0sから120sまで、1.39のまま変化しなかった。
【０２１１】
さらに図２６に示すように、HSQの誘電率は、ＳｉＨ４照射処理を行うと、初期の2.9から、120s照射で3.4まで上昇してしまう。一方、Ｌ−Ｏxは初期の2.9から変化しなかった。
【０２１２】
以上のように、膜厚、屈折率、誘電率のいずれについても、ＳｉＨ４照射に対する耐性はＬ−Ｏxの方が優れていることが明らかになった。こうしたＳｉＨ４照射処理耐性の違いは、前述した水素結合の反応性の違いによるものと考えられる。
【０２１３】
以上のことから、ＳｉＨ４照射処理を行なう場合、層間膜としてHSQよりもＬ−Ｏxが好ましい。
【０２１４】
なお、Ｌ−ＯxとHSQでは薬液耐性について若干の差が見られる。特に、弗化アンモニウムおよび希釈されたHFに対するエッチング速度を比較すると、Ｌ−Ｏxの方が、HSQに比べてエッチング速度が速いことが分かった。図２７は、このことを示す実験結果を示す図である。弗化アンモニウムおよび希釈されたHFからなるエッチング液にウエハーを一定時間浸漬し、ウエハー中の▲１▼〜▲５▼の箇所のエッチング量を測定した。図２７はその結果を示すものであり、表中の数値の単位はオングストロームである。
【０２１５】
【発明の効果】
以上、説明したように本発明によれば、銅含有金属配線上部の銅含有金属膜表面を保護することにより、銅含有金属配線を含む半導体装置の歩留を向上させることができる。また、銅含有金属配線とその下層の接続プラグとを別々に形成することにより、銅含有金属配線を含む半導体装置の歩留を向上させることができる。さらに、これらを組み合わせることにより、銅含有金属配線を含む半導体装置の歩留をより効果的に向上させることができる。以上のように、本発明の半導体装置および半導体装置の製造方法によれば、半導体装置の素子の安定性を高めることができる。
【０２１６】
さらに、銅含有金属膜表面のグレインのバウンダリーを低減することができるので、銅含有金属膜表面に保護膜を均一に形成することができ、保護膜の膜厚を制御して銅含有金属膜の抵抗上昇率を抑えつつ、ストレスマイグレーション耐性を高めることができる。また、銅含有金属膜のグレインサイズを大きくすることができるので、銅含有金属膜の抵抗を低くすることができ、かつ、マイグレーション耐性を向上することができる。
【図面の簡単な説明】
【図１】銅含有金属配線を積層した半導体装置の一例を示す断面図である。
【図２】実施例１における配線構造の一部を示す断面図である。
【図３】図２に示した配線構造の製造方法を示す工程図である。
【図４】図２に示した配線構造の製造方法を示す工程図である。
【図５】図２に示した配線構造の製造方法を示す工程図である。
【図６】実施例３における配線構造を示す断面図である。
【図７】実施例５における配線構造を示す断面図である。
【図８】実施例で評価に用いた２層配線構造の概略図である。
【図９】表１に示した歩留に関するデータを示すグラフである。
【図１０】デュアルダマシン法により接続プラグと配線を形成する方法を示す工程図である。
【図１１】デュアルダマシン法で作製した半導体装置において、接続プラグとその下層の銅配線との間に空洞が生じることを示す図である。
【図１２】図１１に示したような空洞が生じる原因の一つと考えられる原理を説明する図である。
【図１３】シングルダマシン法により形成した銅接続プラグおよび銅配線を約１５０℃で５００時間放置した後の断面図（ＴＥＭ写真）である。
【図１４】図１３に示したような空洞部分を示す平面模式図である。
【図１５】実施例７における配線構造を示す断面図である。
【図１６】実施例８における配線構造を示す断面図である。
【図１７】実施例９における配線構造を示す断面図である。
【図１８】実施例１０における配線構造を示す断面図である。
【図１９】Ｘ線回折法により分析した結果を示す図である。
【図２０】従来のシリサイド形成工程を説明するための図である。
【図２１】梯子型水素化シロキサン構造を有するＬ−Ｏx（商標） の構造を示す図である。
【図２２】Ｌ−ＯxのＩＲスペクトルを示す図である。
【図２３】ＨＳＱの分子骨格を示す図である。
【図２４】ＳｉＨ４照射処理時間と膜厚収縮率変化量の関係を示す図である。
【図２５】ＳｉＨ４照射処理時間と屈折率変化量の関係を示す図である。
【図２６】ＳｉＨ４照射処理時間と誘電率変化量の関係を示す図である。
【図２７】Ｌ−ＯxとＨＳＱのウエットエッチング速度の相違を示す図である。
【図２８】実施例で作製した配線構造のリーク電流を測定した結果を示す図である。
【図２９】ＳｉＣＮ膜およびＳｉＮ膜を形成する際のガスおよびＲＦパワーのシークエンスの一例を示す図である。
【図３０】Ｌ−Ｏｘの屈折率および密度の焼成条件依存性を示す図である。
【図３１】Ｌ−Ｏｘ（商標）の物性データを示す図である。
【符号の説明】
１２ 第一のＳｉＣＮ膜
１４ａ 第一の積層膜
１４ｂ 第二の積層膜
１６ 第二のＳｉＣＮ膜
１８ シリコン酸化膜
２０ 第三のＳｉＣＮ膜
２２ａ 第一の銅配線
２２ｂ 第二の銅配線
２４ａ タンタル系バリアメタル膜
２４ｂ タンタル系バリアメタル膜
２６ａ 銅膜
２６ｂ 銅膜
２８ 接続プラグ
３０ タンタル系バリアメタル膜
３２ 銅膜
３４ａ 第一のＣｕシリサイド膜
３４ｂ 第二のＣｕシリサイド膜
４０ 接続孔
４２ 配線溝
５０ シリコン酸化膜
５２ 接続孔
５４ 配線溝
５６ タンタル系バリアメタル膜
５８ 銅膜
６０ シード銅膜
６２ めっき銅膜
６４ バイアススパッタ銅膜
６６ 銅膜
６８ ＣＶＤ銅膜
７０ シード銅膜
７２ めっき銅膜
７４ バイアススパッタ銅膜
７６ 銅膜
８０ シード銅膜
８２ めっき銅膜
８４ バイアススパッタ銅膜
８６ 銅膜
１００ シリコン基板
１０２ ゲート電極
１０４ 拡散層
１０６ 絶縁膜
１０８ 銅接続プラグ
１１４ パッシベーション膜

Claims (22)

  1. 半導体基板上に、絶縁膜を形成した後、該絶縁膜中に、銅含有金属膜により構成された第一の配線を形成する工程と、
    前記第一の配線の上部を清浄化する工程と、
    前記第一の配線の上部に珪素（Ｓｉ）を導入して前記第一の配線の上面をシリサイド化する工程と、
    前記第一の配線上に、銅含有金属膜により構成され、該第一の配線と接続する接続プラグと、銅含有金属膜により構成され、該接続プラグに接続する第二の配線とを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 半導体基板上に、銅含有金属膜により構成された第一の配線を形成する工程と、
    前記第一の配線を覆うように層間絶縁膜を形成する工程と、
    前記層間絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔を形成する工程と、
    前記接続孔の内面を覆うバリアメタル膜を形成した後、前記接続孔を埋め込むように銅含有金属膜を形成する工程と、
    前記接続孔外部に形成された前記銅含有金属膜を除去して接続プラグを形成する工程と、
    前記接続プラグを覆うように絶縁膜を形成する工程と、
    前記絶縁膜を選択的に除去することにより、底面に前記接続プラグの露出する配線溝を形成する工程と、
    前記配線溝の内面を覆うバリアメタル膜を形成した後、前記配線溝を埋め込むように銅含有金属膜を形成する工程と、
    前記配線溝外部に形成された前記銅含有金属膜を除去することにより第二の配線を形成する工程と、
    を含み、
    前記層間絶縁膜を形成する工程の前に、
    前記第一の配線の上部を清浄化する工程と、
    前記第一の配線の上部に珪素（Ｓｉ）を導入して前記第一の配線の上面をシリサイド化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記層間絶縁膜を形成する工程の前に、前記第一の配線上にＳｉＣ、ＳｉＣＮまたはＳｉＯＣにより構成された拡散防止膜を形成する工程をさらに含み、
    前記接続孔を形成する工程は、前記層間絶縁膜および前記拡散防止膜を選択的に除去して前記接続孔を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記拡散防止膜はＳｉＣＮ膜であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記絶縁膜は、梯子型水素化シロキサンを含むことを特徴とする請求項１乃至４いずれかに記載の半導体装置の製造方法。
  6. 前記絶縁膜を形成する際、前記絶縁膜を２００℃以上４００℃以下の雰囲気温度で焼成することを特徴とする請求項１乃至５いずれかに記載の半導体装置の製造方法。
  7. 半導体基板上に、銅含有金属膜により構成された第一の配線を形成する工程と、
    前記第一の配線を覆うように層間絶縁膜を形成する工程と、
    前記層間絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔および該接続孔の上部に接続する配線溝を形成する工程と、
    前記接続孔および前記配線溝の内面を覆うバリアメタル膜を形成した後、前記接続孔および前記配線溝を埋め込むように銅含有金属膜を形成する工程と、
    前記配線溝外部に形成された前記銅含有金属膜を除去することにより接続プラグおよび第二の配線を形成する工程と、
    を含み、
    前記層間絶縁膜を形成する工程の前に、
    前記第一の配線の上部を清浄化する工程と、
    前記第一の配線の上部に珪素（Ｓｉ）を導入して前記第一の配線の上面をシリサイド化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 前記層間絶縁膜を形成する工程の前に、前記第一の配線上にＳｉＣ、ＳｉＣＮまたはＳｉＯＣにより構成された拡散防止膜を形成する工程をさらに含み、
    前記接続孔を形成する工程は、前記層間絶縁膜および前記拡散防止膜を選択的に除去して前記接続孔を形成することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記拡散防止膜はＳｉＣＮ膜であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記シリサイド化する工程は、プラズマを生成しない状態で、珪素を含むガスに前記第一の配線の上部を曝す工程を含むことを特徴とする請求項１乃至９いずれかに記載の半導体装置の製造方法。
  11. 前記珪素を含むガスは、ＳｉＨ４であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第一の配線の上部を清浄化する工程は、前記第一の配線の上部をカルボン酸またはその塩を含む洗浄液により洗浄する工程を含むことを特徴とする請求項１乃至１１いずれかに記載の半導体装置の製造方法。
  13. 前記カルボン酸は、シュウ酸、クエン酸、リンゴ酸、マレイン酸、コハク酸、酒石酸またはマロン酸の少なくとも一つを含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記第一の配線の上部を清浄化する工程は、ベンゾトリアゾールまたはベンゾトリアゾール誘導体を含む防食剤により前記第一の配線の上部を処理する工程を含むことを特徴とする請求項１乃至１３いずれかに記載の半導体装置の製造方法。
  15. 前記第一の配線の上部を清浄化する工程は、前記第一の配線に対して、プラズマ処理を行う工程を含むことを特徴とする請求項１乃至１４いずれかに記載の半導体装置の製造方法。
  16. 前記第一の配線の上部を清浄化する工程は、前記第一の配線に対して、還元性雰囲気下でプラズマ処理を行う工程を含むことを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記銅含有金属膜を、めっき法により形成することを特徴とする請求項１乃至１６いずれかに記載の半導体装置の製造方法。
  18. 前記銅含有金属膜は、平均グレインサイズが１μｍ以上であることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記銅含有金属膜の形成は、
    めっき法により第一の銅含有金属膜を形成する工程と、
    前記第一の銅含有金属膜を覆うようにバイアススパッタリング法により第二の銅含有金属膜を形成する工程と、
    前記第一の銅含有金属膜および前記第二の銅含有金属膜を熱処理する工程と、
    を含むことを特徴とする請求項１乃至１６いずれかに記載の半導体装置の製造方法。
  20. 前記第二の銅含有金属膜を形成する工程において、前記第二の銅含有金属膜の平坦部における膜厚を前記第一の銅含有金属膜の平坦部における膜厚よりも厚く形成することを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 前記銅含有金属膜は、表面における面方位が、Ｘ線解析法により少なくとも７０％以上が同じであることを特徴とする請求項１乃至２０いずれかに記載の半導体装置の製造方法。
  22. 前記同じ面方位は、（２００）であることを特徴とする請求項２１に記載の半導体装置の製造方法。
JP2002264666A 2002-03-13 2002-09-10 半導体装置の製造方法 Expired - Fee Related JP4063619B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002264666A JP4063619B2 (ja) 2002-03-13 2002-09-10 半導体装置の製造方法
EP02023883A EP1345270A2 (en) 2002-03-13 2002-10-24 Semiconductor device and manufacturing method for the same
TW091124868A TW564514B (en) 2002-03-13 2002-10-24 Semiconductor device and manufacturing method for the same
US10/281,306 US7229921B2 (en) 2002-03-13 2002-10-28 Semiconductor device and manufacturing method for the same
CNB021481237A CN100429771C (zh) 2002-03-13 2002-10-30 半导体器件及其制造方法
KR1020020066640A KR20030074084A (ko) 2002-03-13 2002-10-30 반도체장치 및 이를 위한 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002068044 2002-03-13
JP2002198351 2002-07-08
JP2002264666A JP4063619B2 (ja) 2002-03-13 2002-09-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004096052A JP2004096052A (ja) 2004-03-25
JP4063619B2 true JP4063619B2 (ja) 2008-03-19

Family

ID=27767769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002264666A Expired - Fee Related JP4063619B2 (ja) 2002-03-13 2002-09-10 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7229921B2 (ja)
EP (1) EP1345270A2 (ja)
JP (1) JP4063619B2 (ja)
KR (1) KR20030074084A (ja)
CN (1) CN100429771C (ja)
TW (1) TW564514B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
WO2002001300A1 (fr) * 2000-06-28 2002-01-03 Nec Corporation Composition d'agent de demontage
JP2003258085A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 配線構造及びその形成方法
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP2003347299A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
US6993738B2 (en) * 2002-06-18 2006-01-31 Ip-First, Llc Method for allocating spare cells in auto-place-route blocks
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4454242B2 (ja) 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7307012B2 (en) * 2003-06-30 2007-12-11 Sandisk 3D Llc Post vertical interconnects formed with silicide etch stop and method of making
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
DE102004021239B4 (de) * 2004-04-30 2017-04-06 Infineon Technologies Ag Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren
JP4455214B2 (ja) 2004-08-05 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
KR20070060090A (ko) * 2004-09-17 2007-06-12 에프에스아이 인터내쇼날 인크. 오존을 이용한 웨이퍼 등의 물체 처리
US7223691B2 (en) * 2004-10-14 2007-05-29 International Business Machines Corporation Method of forming low resistance and reliable via in inter-level dielectric interconnect
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20060075728A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
JP4516447B2 (ja) 2005-02-24 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4655725B2 (ja) * 2005-04-01 2011-03-23 パナソニック株式会社 半導体装置の製造方法
FR2891084A1 (fr) * 2005-07-07 2007-03-23 St Microelectronics Sa REALISATION D'UNE BARRIERE CuSiN AUTO ALIGNEE
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
JP2007109736A (ja) 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
DE102005057061B3 (de) 2005-11-30 2007-06-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
EP2221864B1 (en) * 2005-12-02 2018-04-11 Ulvac, Inc. Method for forming Cu film
KR100772272B1 (ko) * 2005-12-27 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자의 모스전계효과 트랜지스터 제조 방법
KR20070071020A (ko) * 2005-12-29 2007-07-04 동부일렉트로닉스 주식회사 캐핑 금속층에 의해 보호된 구리 금속 배선 및 그 제조방법
JP2007227500A (ja) * 2006-02-22 2007-09-06 Seiko Epson Corp 半導体記憶装置および半導体記憶装置の製造方法
US7816789B2 (en) * 2006-12-06 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium-containing dielectric barrier for low-k process
US7655556B2 (en) 2007-03-23 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for semiconductor devices
US20080265416A1 (en) * 2007-04-27 2008-10-30 Shen-Nan Lee Metal line formation using advaced CMP slurry
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
JP5389352B2 (ja) 2007-12-06 2014-01-15 ローム株式会社 半導体装置
JP2009158749A (ja) * 2007-12-27 2009-07-16 Ricoh Co Ltd 化学機械研磨方法及び化学機械研磨装置
JP2009278000A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5595644B2 (ja) * 2008-06-26 2014-09-24 スパンション エルエルシー 半導体装置及びその製造方法
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5428280B2 (ja) * 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP5014356B2 (ja) 2009-01-15 2012-08-29 パナソニック株式会社 半導体装置の製造方法
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
JP5230542B2 (ja) * 2009-06-22 2013-07-10 パナソニック株式会社 半導体装置の製造方法
US8178439B2 (en) 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
JP6318744B2 (ja) * 2014-03-18 2018-05-09 東京エレクトロン株式会社 半導体装置の製造方法
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
US10269706B2 (en) 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US10453749B2 (en) * 2017-02-14 2019-10-22 Tokyo Electron Limited Method of forming a self-aligned contact using selective SiO2 deposition
KR102471158B1 (ko) * 2017-03-06 2022-11-25 삼성전자주식회사 집적회로 소자
CN107876920A (zh) * 2017-12-04 2018-04-06 北京工业大学 一种具有超多细小晶粒对接焊点的制备方法
CN112292757B (zh) 2018-08-24 2024-03-05 铠侠股份有限公司 半导体装置及其制造方法
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material
WO2023236159A1 (zh) * 2022-06-09 2023-12-14 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
JPH09255687A (ja) 1995-03-20 1997-09-30 Matsushita Electric Ind Co Ltd 膜形成用材料及び配線形成方法
JPH09232312A (ja) 1996-02-27 1997-09-05 Fujitsu Ltd 半導体装置の製造方法
JPH09289214A (ja) * 1996-04-24 1997-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2809196B2 (ja) 1996-05-30 1998-10-08 日本電気株式会社 半導体装置の製造方法
JP2879894B2 (ja) 1996-10-08 1999-04-05 川崎製鉄株式会社 アンチフューズ素子を具備した半導体集積回路装置及びその製造方法
JPH10335458A (ja) 1997-05-30 1998-12-18 Nec Corp 半導体装置及びその製造方法
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
JP3111979B2 (ja) 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
US6211084B1 (en) 1998-07-09 2001-04-03 Advanced Micro Devices, Inc. Method of forming reliable copper interconnects
US6492266B1 (en) * 1998-07-09 2002-12-10 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects
JP2000058544A (ja) 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000150517A (ja) 1998-11-16 2000-05-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
EP1170784A4 (en) * 1999-03-19 2004-09-29 Tokyo Electron Ltd SEMICONDUCTOR DEVICE AND ASSOCIATED PRODUCTION METHOD
JP3628903B2 (ja) * 1999-03-24 2005-03-16 ローム株式会社 半導体装置の製造方法
JP3351383B2 (ja) 1999-04-21 2002-11-25 日本電気株式会社 半導体装置の製造方法
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6046108A (en) 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
JP2001118924A (ja) * 1999-10-20 2001-04-27 Sony Corp 半導体装置およびその製造方法
KR100311047B1 (ko) * 1999-11-24 2001-11-05 윤종용 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법
JP2001196413A (ja) 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP3615979B2 (ja) * 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
US6566258B1 (en) 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
JP4390367B2 (ja) * 2000-06-07 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4425432B2 (ja) 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1444276A (zh) 2003-09-24
TW564514B (en) 2003-12-01
US20030173671A1 (en) 2003-09-18
KR20030074084A (ko) 2003-09-19
EP1345270A2 (en) 2003-09-17
US7229921B2 (en) 2007-06-12
CN100429771C (zh) 2008-10-29
JP2004096052A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
JP4063619B2 (ja) 半導体装置の製造方法
JP4647184B2 (ja) 半導体装置の製造方法
US6261951B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US6605549B2 (en) Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
US11315830B2 (en) Metallic interconnect structures with wrap around capping layers
KR20070045986A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
JP7343619B2 (ja) 充填による選択的金属用のプロセス統合アプローチ
EP1451858A1 (en) Interconnects with improved barrier layer adhesion
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
JP4034227B2 (ja) 半導体装置の製造方法
JP5653577B2 (ja) ゲルマナイド成長の改良方法およびそれにより得られたデバイス
JP5117755B2 (ja) 半導体装置
US20070145600A1 (en) Semiconductor device and manufacturing method thereof
US7309651B2 (en) Method for improving reliability of copper interconnects
JP4492919B2 (ja) 半導体装置の製造方法
US7727885B2 (en) Reduction of punch-thru defects in damascene processing
US6440852B1 (en) Integrated circuit including passivated copper interconnection lines and associated manufacturing methods
TW480666B (en) Method to prevent corrosion of metal interconnect
TW502391B (en) Fabrication method for doped copper interconnect
JP2003100663A (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法並びにＴａＣＮバリア層を有する銅金属層構造
JP2003017493A (ja) 配線構造体の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4063619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees