JP5653577B2 - ゲルマナイド成長の改良方法およびそれにより得られたデバイス - Google Patents

ゲルマナイド成長の改良方法およびそれにより得られたデバイス Download PDF

Info

Publication number
JP5653577B2
JP5653577B2 JP2008221829A JP2008221829A JP5653577B2 JP 5653577 B2 JP5653577 B2 JP 5653577B2 JP 2008221829 A JP2008221829 A JP 2008221829A JP 2008221829 A JP2008221829 A JP 2008221829A JP 5653577 B2 JP5653577 B2 JP 5653577B2
Authority
JP
Japan
Prior art keywords
layer
metal
cap layer
annealing
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008221829A
Other languages
English (en)
Other versions
JP2009060110A (ja
Inventor
デイビッド・ブランコ
マルク・メウリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2009060110A publication Critical patent/JP2009060110A/ja
Application granted granted Critical
Publication of JP5653577B2 publication Critical patent/JP5653577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体プロセスの分野に関し、特に、ゲルマニウム基板上への低抵抗層の形成に関する。
ゲルマニウムは、その電気的特性により、基板および/またはゲート電極を形成するための半導体材料の選択として、シリコンを置き換えうると考えられている。
例えばゲルマニウムとNiのような金属との間の反応により形成される化合物のようなゲルマナイドは、ソース領域およびドレイン領域の抵抗率を低減するために、Geベースの集積回路にとって魅力的である。
しかしながら、ゲルマナイド化(gernmanidation)のための全体の製造プロセスは、まだ開発されていない。
セルフアラインされたゲルマナイド(germanide)は、既に述べられている。一般に、そのようなセルフアラインされたゲルマナイドは、基板とゲルマニウム領域の上に金属層を堆積させ、基板を加熱して金属ゲルマナイドを形成し、例えば選択エッチング技術を用いて未反応金属を選択的に除去することにより形成される。
しかしながら、本発明前に得られた方法では、Ge中のピットおよび/または分離しようとする領域上の導電性ゲルマナイドの突出物(望まない付着物)の形成を含む、多くのキラー欠陥を生じる。
発明の概要
本発明は、半導体デバイス中に金属ゲルマナイドを形成する過程で、欠陥(ピット、過成長、または突出物)を防止(または低減)するための方法であって、
少なくとも1つのゲルマニウム層の領域がその上に露出した基板を提供する工程と、
基板とゲルマニウム領域の上に、適当な金属、好適にはCoまたはNiを堆積させる工程と、
金属の上に、シリコン酸化物含有層、シリコン窒化物層、またはタングステン層からなる、好適にはSiO層からなるキャップ層を形成する工程と、
次に、金属ゲルマナイドを形成するためにアニールを行う工程と、
次に、キャップ層を選択的に除去する工程と、
次に、未反応金属を選択的に除去する工程と、を含み、
キャップ層形成に用いられる温度は、アニール温度より低い方法を提供する。
好適には、本発明にかかる方法は、更に、未反応金属の除去後に、第2のアニール工程を含む。
本発明の方法において、ゲルマニウム層が基板全体の上に(基板を完全に覆うように)堆積(または形成)されても良い。
代わりに、ゲルマニウム層は、基板上に部分的に堆積(または形成)され、基板を部分的に覆っても良い。
好適には、基板上で、Ge層は、誘電体材料、TiNまたはTaNのような金属、必要とされるプロセス温度に耐えることができるポリマーを含む組から選択される材料からなる他の露出領域(または層)と接触し(または接し)、異なった露出材料は、ゲルマナイド化に用いられる金属と反応しない、特に、使用される金属がNiを含む(または、からなる)場合は、Niと反応しない。
好適には、他の露出した材料は誘電体材料であり、特に、他の露出した材料はSiOである。
本発明の方法では、誘電体材料(他の露出した材料)は、フィールド分離領域またはスペーサのために、またはこれらの形態で用いられる。
好適には、本発明の方法では、アニール工程は、急速加熱プロセス(RTP)工程からなる。このアニール工程は、水平拡散炉または垂直拡散炉のようなバッチ炉中で行うことができる。
アニール工程は、窒素のような不活性雰囲気中で行われる。
代わりに、本発明の方法では、キャップ層は、TiNからなる。
代わりに、本発明の方法では、キャップ層は、TaNからなる。
好適には、本発明の方法では、キャップ層は、CVD技術またはスピンオン堆積技術により堆積される。
好適には、本発明の方法では、シリコン窒化物を含む、またはシリコン窒化物からなるキャップ層は、PECVD技術により堆積される。
好適には、キャップ層は、(約)100nmの厚さより薄く、更に好適には(約)50nmの厚さより薄く、更に好適には(約)20nmの厚さより薄く、より好適には(約)15nmの厚さより薄く、更には(約)10nmの厚さである。
更に好適には、キャップ層の厚さは、(約)1nmと(約)100nmの間に含まれ、好ましくは(約)2nmと(約)50nmの間に含まれ、更に好ましくは(約)5nmと(約)20nmの間に含まれ、更に好ましくは(約)7nmと(約)15nmの間に含まれ、より好ましくは(約)10nmと(約)15nmの間に含まれる。
好適には、本発明の方法では、キャップ層を除去する工程は、ウエットプロセス工程である。
好適には、本発明の方法では、未反応金属を除去する工程は、ウエットプロセス工程である。
本発明の方法では、キャップ層を除去する工程および未反応金属を除去する工程は、同時に(1つの工程で)行われても良い。
本発明の方法では、金属は、半導体デバイスのゲルマナイド化に適した如何なる金属でも良い。
好適には、金属は、ニッケル、コバルト、プラチナ、および/またはパラジウムを含み、より好適には、ニッケル、コバルト、プラチナ、および/またはパラジウムからなる。
更に好適には、本発明の方法では、金属はNiを含み、特に、90%より多くのNiを含み、より好適には金属はNiからなる。
好適には、金属がニッケルを含む(または、特にニッケルからなる)本発明の方法では、キャップ層の形成に用いられる温度は、300℃より低く、好ましくは260℃より低く、更に好適には250℃より低く、より好適には225℃より低い。
好適には、金属がニッケルを含む(または、特にニッケルからなる)本発明の方法では、アニール温度は、300℃より高い。特に、アニール温度は、300℃と450℃の間に含まれ、好適には325℃と400℃の間に含まれ、更に好適には350℃と400℃の間に含まれる。
好適には、金属がニッケルを含む(または、特にニッケルからなる)本発明の方法では、第1のアニール工程は、205℃と325℃の間に含まれる温度、好適には210℃と275℃の間に含まれる温度、更に好適には230℃と270℃の間に含まれる温度で行われ、第2のアニール工程は、300℃と550℃の間に含まれる温度、好適には325℃と400℃の間に含まれる温度で行われる。
本発明の方法は、金属−ゲルマナイド層の特性を改良するために使用される。
本発明の方法は、また、半導体デバイス中の、金属−ゲルマナイド層の形成の改良のために、特にそのモフォロジーの改良のために、使用される。
本発明は、本発明の方法により得られる半導体デバイスに関する。
詳細な説明
本発明は、本発明の方法を行う驚くべき発見に基づくものであり、アニールの前にNi層およびGe層の上にSiOキャップ層の形成を含み、Ge層中のピットが無く、ニッケル−ゲルマナイドの過成長の無い表面を残し、低いシート抵抗を示すニッケル−ゲルマナイド層を提供する。
本発明の文脈中では、「RTP工程」の用語は、一般的な意味に使用され、例えば10℃/秒より大きな加熱速度のように温度が急に上昇するものであり、加熱手段としては、これらに限定されるものではなく、抵抗ワイヤ、ハロゲンランプ、フラッシュランプ、およびレーザーを含む、半導体デバイスプロセスを言う。
本発明の文脈中では、「RTPツール」の用語も、一般的な意味に使用され、これらに限定されるものではないが、抵抗ワイヤ、ハロゲンランプ、フラッシュランプ、およびレーザーにより加熱されるシステムを含み、(例えば、10℃/秒より大きな)急な加熱速度が可能なすべての半導体プロセスツールを言う。
本発明は、半導体デバイス中に金属ゲルマナイド層を形成する場合に、ピット、過成長、または突起物のような欠陥を防止する方法であって、
その上に、ゲルマニウム層の少なくとも1つの領域が露出した基板を提供する工程と、
基板およびゲルマニウム領域の上に適当な金属、更に好適にはCoまたはNiを堆積させる工程と、
シリコン酸化物含有層、シリコン窒化物層、またはタングステン層、好適にはSiO層からなるキャップ層を、金属上に形成する工程と、
次に、金属−ゲルマナイドを形成するためにアニールする工程と、
次に、キャップ層を選択的に除去する工程と、を含み、
キャップ層の形成に使用される温度は、アニール温度より低い方法を提供する。
基板は、バルクゲルマニウムウエハ、ゲルマニウム・オン・インシュレータウエハ、シリコンのような他の基板上に堆積されたGe層を含む、Geベース活性層を有する基板でも良い。
好適には、基板は、誘電体領域に接する(または接続する)露出したゲルマニウム領域を含む。
誘電体領域は、フィールド分離領域またはスペーサであっても良い。
高さの違いまたは形状上のステップが、ゲルマニウム領域の露出した表面と誘電体領域との間に存在しても良い。基板は、分離領域により分離されたゲルマニウム活性領域を含むパターニングされたウエハでも良い。分離領域は、フィールド分離領域とも呼ばれ、ボックス(box)分離やシャロートレンチ分離(STI)のような様々な技術の1つにより形成される。
好適には、ボックス分離の場合、このゲルマニウム層の領域を露出するために、ゲルマニウム層を覆う酸化層中に、ドライまたはウエットエッチングにより開口部が形成される。この場合、ゲルマニウム活性領域の間のSiO分離は、ゲルマニウム基板上にSiO層を堆積させ、パターニングすることにより得られる。
好適には、シャロートレンチ分離の場合、基板中にドライエッチングで形成される溝は誘電体層により充填され、電気的な分離を提供する。
ゲルマニウムは、アモルファスまたは結晶状態でも良い。
露出した領域のゲルマニウムは、半導体プロセスに適した、いくらかの他の材料を含んでも良い。特に、ゲルマニウムは、シリコンのような半導体材料を含んでも良い。
例えば、ゲルマニウム領域が、ゲルマニウム凝縮技術の手段により形成された場合、約15%までのシリコンが、このようにして形成されたゲルマニウム層の中に存在する。
ゲルマニウムは、砒素、リン、アンチモン、ホウ素、およびガリウムのようなドーパントを含んでも(更に含んでも)よい。ゲルマニウムは、また、炭素(C)やフッ素(F)のような半導体プロセスで一般に使用される他の元素を含んでも(更に含んでも)よい。ゲルマニウムは、また、窒素(N)を含んでも(更に含んでも)よい。
本発明の方法では、基板全体の上に(基板を完全に覆うように)、ゲルマニウム層が堆積されても(形成されても)良い。代わりに、ゲルマニウム層が、基板の上に部分的に堆積され(形成され)、基板を部分的に覆っても良い。
ゲルマニウム活性領域は、1またはそれ以上の半導体デバイスを含んでも良い。
半導体デバイスが電界効果トランジスタの場合、ゲルマニウム活性領域は、ゲート電極とゲート誘電体の積層を含んでも良い。このゲートスタックは、ゲルマニウム基板上に形成され、これにより、チャネル領域が規定される
ゲート誘電体は、酸化物、窒化酸化物(nitrided oxide)、酸窒化物(oxynitride)、または酸化ハフニウムや酸化アルミニウムのようなhigh−k誘電体(即ちk>k(SiO))でも良い。
ゲート電極は、ポリシリコン、シリコンゲルマニウム、ゲルマニウムのような半導体材料から形成され、またはTiN、TaN、およびWのような金属材料から形成されても良い。
ゲートスタック分離は横方向にソース電極とドレイン電極を分離し、これらはチャネル領域の対向する横側に接する。
ゲートスタックに対して、ソース領域およびドレイン領域をチャネル領域からオフセットするように、誘電体の側壁スペーサが形成されても良い。それらの側壁スペーサは、例えば、シリコン酸化物、シリコン窒化物、および/またはシリコン炭化物から形成される。
本発明の方法では、金属層が基板上に堆積される。
好適には、金属層は、全ての好適な金属、特に好適には、ニッケル(Ni)、またはコバルト(Co)を含む(からなる)。
金属の合金も、本発明の方法で使用される。好適には、合金は、約50%またはそれ以上のその金属を含む。
好適には、金属はニッケルを含み、特に50%より多いニッケル、好適には(約)90%より多いニッケルを含む。
金属は、白金(Pt)および/またはパラジウム(Pd)を含んでもよく、更に含んでも良く、またはこれらからなっても良い。特に、金属は、プラチナ、パラジウム、およびニッケルを含んでも良い(からなっても良い)。特に、金属は、パラジウムおよびニッケル、例えば90%ニッケルおよび10%パラジウムを含んでも良い(からなっても良い)。
金属層は、公知の層堆積技術、特に、化学気相成長やスパッタを用いて形成される。
金属層の厚みは、ゲルマナイド形成プロセスの完了後に、所望の金属/ゲルマニウム比と所望の厚みを有するゲルマナイド層が得られるように選択される。
本発明の方法では、キャップ層は、シリコン酸窒化物(SiON)(ここでは、シリコン、酸素、及び窒素からなる材料とよぶ)、炭化シリコン酸化物(SiOC)(ここでは、シリコン、酸素、及び炭素からなる材料とよぶ)、弗化シリコン酸化物(SiOF)(ここでは、シリコン、酸素、及び弗素からなる材料とよぶ)、のようなシリコン酸化物含有材料からなる。
好適には、キャップ層は、SiO層からなる。
代わりに、本発明の方法では、キャップ層は、ここではシリコンと窒素からなる材料とよばれる、シリコン窒化物層から形成されて良い。特に、キャップ層は、Siのような(Si−like)(または、Si、または不純物のあるSiとよばれる)材料、ここでは、(本質的に)シリコンと窒素からなる材料とよばれる、xは3とは異なり、yは4とは異なる材料、からなる。キャップは、Siでも良いが、純粋なSiは、Siのような材料より選択的に除去するのが困難である。
代わりに、本発明の方法では、キャップ層はタングステン(W)層からなる。
代わりに、本発明の方法では、キャップ層は窒化チタン(TiN)層からなる。
代わりに、本発明の方法では、キャップ層は窒化タンタル(TaN)層からなる。
本発明の方法では、キャップ層は、ゲルマナイド化(germanidation)のアニール温度より低い温度で堆積される。
キャップ層は、公知の適当なプロセスにより堆積され、より好適には、CVDプロセスまたはスパッタ堆積プロセスにより堆積される。
堆積技術の更なる例としては、プラズマ強化化学気相成長(PECVD)、原子層CVD(または、原子層堆積として知られる)、原子気相成長、または有機金属CVD(MOCVD)を含む。
それらの技術は、物理気相成長(PVD)を含み、更には、スパッタ、蒸着、分子線エピタキシ(または分子線成長)(MBE)、またはジェット堆積を含む。
それらの技術は、また、スピンオン堆積や電気メッキのようなウエットプロセスを含む。
好適には、本発明の方法において、キャップ層は、100nmより小さい厚みであり、好適には50nmより小さく、更に好適には20nmより小さく、更には15nmより小さく、更には約10nmである。
更に好適には、本発明の方法では、キャップ層は、1nmと100nmの間、好適には2nmと50nmの間、更に好適には5nmと20nmの間、より好適には7nmと15nmの間、特に好適には10nmと15nmの間に含まれる厚みを有する。
好適には、(ゲルマナイド化のための)アニール工程は、例えばRTPツールや、水平拡散炉または垂直拡散炉のようなバッチ炉のような、熱処理ツールで行われる。
本発明の方法では、キャップ層は、公知の適当な技術により選択的に除去される。
好適には、キャップ層は、ウエットエッチングにより、特に弗化水素酸(HF)を含む成分、特に、HFの希釈溶液(例えば0.03MのHF溶液)を用いて選択的に除去される。
本発明の方法では、SiOがキャップ層に用いられた場合、選択除去は、弗化水素酸(HF)を含む成分を用いて行われ、好適には、水で希釈され、好適には、0.03体積%から2体積%のHF濃度を用いて行われる。バッファ溶剤には、例えば弗化アンモニウム(NHF)が加えられる。
本発明の方法では、Wがキャップ層に用いられた場合、選択除去は、100℃以下の、BClを用いたドライエッチングで行われる。選択除去は、ウエットエッチングで行われても良い。
本発明の方法では、TiNがキャップ層に用いられた場合、選択除去は、ウエット硫酸エッチングにより行われる。特に、ウエット硫酸エッチングは、Geに対して、TiNと未反応のNiの選択的な除去を可能とする。
本発明の方法では、金属の選択的除去工程は、公知の技術を用いて行われても良い。
金属の選択的な除去工程の条件は、堆積された金属や、基板上に存在する他の材料に依存する。
D. Bruncoらは、全体を引用することによりここに含まれる、"Germanium MOSFET Device: Advances in Material Understanding, Process Development, and Electrical Performance"(Journal of Electrochemical Society 発行、155(7), H552-H561 (2008))において、様々な化学物質に対するゲルマニウムのエッチング速度を、表Iに示している。キャップおよびに反応金属を選択的に除去するための化学物質は、ゲルマニウムに対して、0もしくは低いエッチング速度(<1nm/分)であることが好ましい。
好適には、金属は、ウエットエッチングにより選択的に除去される。
例えば、金属は、HF、HCl、HBr、およびHIからなる組から選択される、少なくとも1つのハロゲン化水素の水溶液を含む成分を用いて、選択的に除去される。この成分は、更に、HSOの溶液、および/またはNHOHの溶液、および/またはHPOの溶液を含んでも良い。
この成分は、更に、HNOの溶液を含んでも良い。特に、この成分は、HClおよびHNOを含んでも良い。
特に、金属は、塩酸(HCl)を含む成分、特に、HClの希釈溶液(例えば、55℃の10体積%HCl溶液)を用いて選択的に除去される。
本発明の方法は、金属の選択的な除去の後に、第2のアニール工程を含んでも良い。
この場合、第1のアニール温度は、好適には200℃と400℃の間、より好適には200℃と325℃との間に含まれ、ほぼ0秒(例えば1ミリ秒)から300秒、好適には10秒から60秒の間の時間、行われる。
好適には、第1の熱工程(または、第1のアニール工程)の温度は、205℃と325℃の間である。更に好適には、第1の熱工程の温度は、210℃と275℃の間である。より好適には、第1の熱工程の温度は、230℃と270℃の間である。
第2の熱工程(または、第2のアニール工程)の温度は、280℃と550℃の間で、例えば時間は600秒より短く、好適には、1ミリ秒と300秒の間も含まれる。
更に好適には、第2アニール温度は、300℃から500℃に範囲であり、これにより、ゲルマナイド層の抵抗が、要求される特性に合うように低減される。更に好適には、第2のアニール温度は、325℃から400℃の範囲である。
本発明の好適な方法では、Niが使用される金属である。
本発明の好適な方法では、キャップ層の堆積温度は、300℃より低く、好適には250℃より低く、更に好適には225℃より低い。
本発明の好適な方法では、アニール工程の温度は、300℃より高い。好適には、アニール温度は300℃と550℃の間に含まれ、更に好適には、325℃と400℃の間に含まれ、より好適には350℃と400℃の間に含まれる。
好適には、所定の温度に到達し、全体の時間が600秒より短い時間、好適には1ミリ秒と300秒の間に含まれる時間、維持される。
代わりに、本発明の好適な方法は、第1のアニール工程(キャップ層をNiの上に形成する工程と、キャップ層を選択的に除去する工程との間)と第2のアニール工程(未反応のNiを選択的に除去する工程の後)を含んでも良い。
第1のアニール工程は、好適には、205℃と400℃の間、更に好適には、250℃と350℃の間に、より好適には270℃と330℃の間に含まれる温度で行われる。
第2のアニール工程は、好適には、300℃と550℃の間、更に好適には、325℃と400℃の間に含まれる温度で行われる。
キャップ層の堆積は、Niがニッケルゲルマナイドに変わり始める温度(約250℃と300℃の間)を含んでも良い。このように、キャップ層の堆積中に形成されたニッケルゲルマナイド層は、ニッケルリッチのゲルマナイド相、特にNiGeを含む。この場合、アニール工程は反応を完成させ、好ましくは、ゲルマナイド相が本質的にモノニッケル−ゲルマナイド(NiGe)になるように行われる。この場合、キャップ層は保護する役割を果たし、デバイスの欠陥を無くす。
Niは、適当な公知の技術により、選択的に除去される。
例えば、硝酸(HNO)、硫酸(HSO)、および水(HO)からなる成分が、室温で用いられる。硝酸の体積濃度は0.1%で、硫酸の体積濃度は52.9%で、水の体積濃度は47%でも良い。
好適には、ウエットエッチングにより、特に塩酸を含む成分、更にはHClの希釈溶液(例えば、55℃の、10体積%のHCl溶液)を用いて、Niが選択的に除去される。
本発明のより好適な方法では、Niが金属として使用され、キャップ層はSiOを含む。
SiOキャップ層は、適当な公知の技術により、選択的に除去される。
好適には、SiOキャップ層は、ウエットエッチングにより、特に沸酸(HF)を含む成分を用いて、更にはHFの希釈溶液(例えば、0.03MのHF溶液)を用いて選択的に除去される。
本発明のより好適な方法では、未反応のニッケルとSiOキャップ層とが、1つの工程で選択的に除去される。特に、未反応のニッケルとSiOキャップ層は、HClとHFの双方を含む成分を用いて除去される。好適には、未反応のニッケルの除去とSiOキャップ層の除去は、連続して、それぞれ、SiO除去のために希釈されたHF溶液、ニッケル除去のために希釈されたHClが用いられる。
本発明の方法を行った結果、また本発明の目的として、誘電体領域(2、4)に接するゲルマニウム領域の上に金属−ゲルマナイドを含み、ゲルマナイド−誘電体領域(4)の近傍のゲルマナイド領域中にピットは(本質的に)存在せず、(本質的に)望まないゲルマナイドが誘電体領域(2、4)の上に存在しない基板が得られる。
図1は、境界領域(4)の表示とともに、ゲルマニウム基板(1)、分離領域(2)、および金属層(3)を示す断面図であり、キャップ層の体積前における本発明の方法を示す。領域(5)は、Box分離から離れている。
図2は、従来の方法により、パターニングされた基板上に形成されたニッケルゲルマナイド層の走査電子顕微鏡(SEM)写真である。
約10nmのニッケルが、誘電体領域に隣接する、露出したゲルマニウム表面を含む基板上に堆積された。
この基板は、約360℃で約30秒間加熱される。未反応のニッケルは、基板から選択的にウエットエッチングされた。約340℃で約35秒間加熱した場合に、非常に類似した結果が得られる。
この写真は、35°傾けられた、基板のゲルマナイド化された表面から撮影された。この写真は、分離領域(2)の近傍の、活性領域(8)に形成されたピット(7)を明確に示す。ピット(7)の近傍に、ゲルマナイドの過成長(6)が、分離の上に観察される。
図3は、本発明の方法を行った後における、パターニングした基板上に形成されたニッケルゲルマナイド層の走査電子顕微鏡(SEM)写真を示す(実施例2参照)。
図4は、本発明にかかるゲルマナイド層を形成するためのプロセスを示すフローチャートである。
実施例1.
エピタキシャルGe層を、(ASM(登録商標)エピタキシャルリアクタを用いて)Siウエハの上に成長される。
10nmの厚さのNi層が、Ge層の上に堆積される。
10nmの厚さのSiOキャップ層が、250℃で形成される。
未反応のNiとSiOキャップ層が、希釈されたHCl溶液と希釈されたHF溶液の混合を含むバスに浸責されて、除去される。
全てのアニールが、AST(登録商標)ツールの中で行われる。
330℃のアニール温度を用いて、SiOキャップ層は、GeピットとBox分離上の過成長を抑制する。しかも、測定された抵抗シートは、SiOキャップ層無しで測定された値よりも低くなる。
類似の結果が、350℃のアニール温度を適用した場合に観察される。
実施例2.
エピタキシャルGe層を、(ASM(登録商標)エピタキシャルリアクタを用いて)Siウエハ上に成長させる。
10nmの厚さのNi層が、Ge層の上に堆積される。
10nmの厚さまたは20nmの厚さのSiOキャップ層が、200℃または250℃のいずれかで形成される。
未反応のNiとSiOキャップ層が、希釈されたHCl溶液と希釈されたHF溶液の混合を含むバスに浸責されて、除去される。
全てのアニールが、AST(登録商標)ツールの中で、330℃の温度で行われる。
SiOキャップ層無しで得られた試料と比較して、SiOキャップ層を有する試料では、殆ど欠陥を有さず、より低いシート抵抗を示す。
実施例3.
エピタキシャルGe層を、(ASM(登録商標)エピタキシャルリアクタを用いて)Siウエハ上に成長させる。
この具体例では、エピタキシャルゲルマニウム層は、弛緩(または緩和)され、約1.7μmの膜厚となる。
分離領域は、ゲルマニウム表面の上にシリコン酸化層を堆積しパターニングすることにより形成され、これにより、厚さが250nmのSiOのパターニングされた層が形成される。
ウエハリンスからなる洗浄工程が行われ、ゲルマニウム酸化物が溶解される。
10nmの厚さのNi層が、Ge層の上に堆積される。
Ni層は、スパッタとして知られる、物理気相成長(PVD)により形成される。
10nmの厚さのSiOキャップ層が、250℃で形成される。
SiOキャップ層は、SiHとNO前駆体を用いたプラズマ強化化学気相成長(PECVD)を用いて形成される。
未反応のNiとSiOキャップ層が、希釈されたHCl溶液と希釈されたHF溶液の混合を含むバスに浸責されて、除去される。
全てのアニールが、AST(登録商標)RTPツールの中で行われる。
330℃のアニール温度を用いて、SiOキャップ層は、Geピットと分離領域(2)上の過成長を抑制する。しかも、測定された抵抗シートは、SiOキャップ層無しで測定された値よりも低くなる。
類似の結果が(形状およびシート抵抗について)、340℃または350℃のアニール温度で約30秒を適用した場合に観察される。
実施例4.
エピタキシャルGe層を、(ASM(登録商標)エピタキシャルリアクタを用いて)Siウエハ上に成長させる。
この具体例では、エピタキシャルゲルマニウム層は、弛緩(または緩和)され、約1.7μmの膜厚となる。
分離領域は、ゲルマニウム表面の上にシリコン酸化層を堆積しパターニングすることにより形成され、これにより、厚さが250nmのSiOのパターニングされた層が形成される。
ウエハリンスからなる洗浄工程が行われ、ゲルマニウム酸化物が溶解される。
10nmの厚さのNi層が、Ge層の上に堆積される。
Ni層は、PVDにより形成される。
10nmの厚さまたは20nmの厚さのSiOキャップ層が、それぞれ200℃または250℃で形成される。
SiOキャップ層は、PECVDを用いて形成される。
未反応のNiとSiOキャップ層が、希釈されたHCl溶液と希釈されたHF溶液の混合を含むバスに浸責されて、除去される。
全てのアニールが、AST(登録商標)RTPツールの中で、330℃の温度で行われる。
SiOキャップ層無しで得られた試料と比較して、SiOキャップ層を有する試料では、殆ど欠陥を有さず、同等またはより低いシート抵抗を示す。
様々な具体例について、以下の図面を参照しながら説明する。図面の外観は、明確化のために、単純化して描かれている。図面中には、全ての代替えや選択肢は示されず、それゆえに、本発明は、図面の内容の範囲に限定されるものでは無い。同様の符号は、異なる図面において同様の部分を表すために用いられる。
分離領域(Box分離)(2)と、ゲルマニウム基板と分離構造の上に堆積されたNi層(3)を有する、ゲルマニウム基板(1)の断面を示す。円(4、5)は、得られるゲルマナイド層の品質について、ゲルマナイド化が異なった結果を与える2つの領域を示す。Box分離は、基板上にSiO層を堆積し、パターニングすることにより形成される。 従来のプロセスにより得られる330℃、30秒(または360℃、30秒、または340℃、35秒)で形成されたニッケル−ゲルマナイドの走査電子顕微鏡(SEM)写真を示し、Ge層中のピットやBox分離上のゲルマナイドの過成長を示す。 本発明の方法により得られた、欠陥(ピット、過成長)の無い、300℃、30秒で形成されたニッケル−ゲルマナイドのSEM写真を示す。非常に似た結果が、340℃、35秒、または350℃、30秒で形成されたニッケル−ゲルマナイドを有する、本発明の方法により得られる。 本発明のゲルマナイド形成プロセスを示すフローチャートである。

Claims (20)

  1. 半導体デバイス中に金属ゲルマナイド層を形成する過程で、ピット、過成長、または突出物のような欠陥を防止する方法であって、
    少なくとも1つのゲルマニウム層の領域と、ゲルマニウム層と接触した誘電体材料からなる他の領域とがその上に露出した基板を提供する工程と、
    基板とゲルマニウム層の領域と、誘電体材料からなる他の領域の上に、誘電体材料と反応しない金属を堆積させる工程と、
    金属の上に、シリコン酸化物含有層またはシリコン窒化物層からなるキャップ層を形成する工程と、
    次に、金属ゲルマナイドを形成するためにアニールを行う工程と、
    次に、キャップ層を選択的に除去する工程と、
    次に、未反応金属を選択的に除去する工程と、を含み、
    キャップ層の形成に用いられる温度は、アニール温度より低い方法。
  2. 更に、未反応金属の除去後に、第2のアニール工程を含む請求項1に記載の方法。
  3. 誘電体材料が、SiOである請求項に記載の方法。
  4. 誘電体材料が、フィールド分離領域またはスペーサとして用いられる請求項に記載の方法。
  5. アニール工程は、急速加熱プロセス(RTP)工程からなる請求項1〜のいずれかに記載の方法。
  6. アニール工程は、バッチ炉中で行われる請求項1〜のいずれかに記載の方法。
  7. アニール工程は、窒素雰囲気中で行われる請求項5または6に記載の方法。
  8. キャップ層は、CVD技術またはスピンオン堆積技術により堆積される請求項1〜のいずれかに記載の方法。
  9. シリコン窒化物キャップ層は、PECVD技術により堆積される請求項1〜のいずれかに記載の方法。
  10. キャップ層は、100nmの厚さより薄い請求項1〜のいずれかに記載の方法。
  11. キャップ層を除去する工程は、ウエットプロセス工程である請求項1〜10のいずれかに記載の方法。
  12. 未反応金属を除去する工程は、ウエットプロセス工程である請求項1〜11のいずれかに記載の方法。
  13. キャップ層を除去する工程および未反応金属を除去する工程は、同時に行われる請求項1〜12のいずれかに記載の方法。
  14. ゲルマナイド化のための金属は、Niを含む請求項1〜13のいずれかに記載の方法。
  15. ゲルマナイド化のための金属は、Niからなる請求項1〜13のいずれかに記載の方法。
  16. ゲルマナイド化のための金属は、ニッケル、コバルト、プラチナ、および/またはパラジウムを含む請求項1〜13のいずれかに記載の方法。
  17. 金属は、90%のニッケルおよび10%のパラジウムを含む請求項14に記載の方法。
  18. キャップ層の形成に用いられる温度は、300℃より低い請求項15に記載の方法。
  19. アニール温度は、300℃より高い請求項15または18に記載の方法。
  20. アニール温度は、300℃と450℃の間に含まれる請求項15または18に記載の方法。
JP2008221829A 2007-08-31 2008-08-29 ゲルマナイド成長の改良方法およびそれにより得られたデバイス Active JP5653577B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP07115482.7 2007-08-31
EP07115482 2007-08-31

Publications (2)

Publication Number Publication Date
JP2009060110A JP2009060110A (ja) 2009-03-19
JP5653577B2 true JP5653577B2 (ja) 2015-01-14

Family

ID=40084327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221829A Active JP5653577B2 (ja) 2007-08-31 2008-08-29 ゲルマナイド成長の改良方法およびそれにより得られたデバイス

Country Status (2)

Country Link
EP (1) EP2031644B1 (ja)
JP (1) JP5653577B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2704199B1 (en) * 2012-09-03 2020-01-01 IMEC vzw Method of manufacturing a semiconductor device
EP2763159A1 (en) * 2013-01-30 2014-08-06 University College Cork Improved low resistance contacts for semiconductor devices
WO2014178423A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング方法、これに用いるエッチング液、ならびに半導体基板製品の製造方法
US20160118264A1 (en) * 2013-05-02 2016-04-28 Fujifilm Corporation Etching method, etching solution used in same, etching solution kit, and method for manufacturing semiconductor substrate product
JP2015159264A (ja) * 2013-05-02 2015-09-03 富士フイルム株式会社 エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
WO2014178421A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング液およびエッチング液のキット、これをもちいたエッチング方法および半導体基板製品の製造方法
WO2014178426A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758773B2 (ja) * 1989-07-14 1995-06-21 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JPH06216152A (ja) * 1993-01-13 1994-08-05 Toshiba Corp 半導体装置及びその製造方法
JPH09232254A (ja) * 1996-02-23 1997-09-05 Sumitomo Metal Ind Ltd 電極材料及びその製造方法
JP2001189284A (ja) * 1999-12-27 2001-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003303786A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2006011851A1 (en) * 2004-07-27 2006-02-02 Agency For Science, Technology And Research Reliable contacts
JP2006261235A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 半導体装置
JP4940682B2 (ja) * 2005-09-09 2012-05-30 富士通セミコンダクター株式会社 電界効果トランジスタおよびその製造方法
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology

Also Published As

Publication number Publication date
JP2009060110A (ja) 2009-03-19
EP2031644A3 (en) 2012-01-25
EP2031644A2 (en) 2009-03-04
EP2031644B1 (en) 2018-05-02

Similar Documents

Publication Publication Date Title
US8679973B2 (en) Method of manufacturing semiconductor device
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
JP5653577B2 (ja) ゲルマナイド成長の改良方法およびそれにより得られたデバイス
JP4063619B2 (ja) 半導体装置の製造方法
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
CN110323205B (zh) 半导体结构及形成半导体结构的方法
JP4647184B2 (ja) 半導体装置の製造方法
TW201005906A (en) Semiconductor device and method for fabricating semiconductor device
TW200425411A (en) Integrating n-type and p-type metal gate transistors
JP5464239B2 (ja) 半導体装置の製造方法
JP2006216854A (ja) 半導体装置の製造方法
JP4987189B2 (ja) 半導体装置を形成するためのプロセス
TW202013506A (zh) 半導體處理方法
KR20220004790A (ko) 선택적 금속 비아 충전을 위한 프로세스 통합 접근법
KR100679224B1 (ko) 반도체 소자 및 그 제조방법
US8354344B2 (en) Methods for forming metal-germanide layers and devices obtained thereby
US20100151677A1 (en) Etch method in the manufacture of a semiconductor device
US20070128553A1 (en) Method for forming feature definitions
US11189724B2 (en) Method of forming a top epitaxy source/drain structure for a vertical transistor
US6734098B2 (en) Method for fabricating cobalt salicide contact
US20180076041A1 (en) Contact integration and selective silicide formation methods
US11776805B2 (en) Selective oxidation and simplified pre-clean
TWI832442B (zh) 形成半導體裝置結構的方法和形成介電層的方法
KR100750194B1 (ko) 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법
TWI255004B (en) Method for forming interlayer insulation film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130729

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5653577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250