JP3604007B2 - 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法 - Google Patents

低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法 Download PDF

Info

Publication number
JP3604007B2
JP3604007B2 JP2001002113A JP2001002113A JP3604007B2 JP 3604007 B2 JP3604007 B2 JP 3604007B2 JP 2001002113 A JP2001002113 A JP 2001002113A JP 2001002113 A JP2001002113 A JP 2001002113A JP 3604007 B2 JP3604007 B2 JP 3604007B2
Authority
JP
Japan
Prior art keywords
film
dielectric constant
low dielectric
polycarbosilane
constant film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001002113A
Other languages
English (en)
Other versions
JP2001345317A (ja
Inventor
義弘 中田
俊一 福山
映 矢野
保 大和田
克己 鈴木
巌 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001002113A priority Critical patent/JP3604007B2/ja
Priority to US09/797,865 priority patent/US6613834B2/en
Priority to KR1020010012331A priority patent/KR100703763B1/ko
Priority to DE2001164913 priority patent/DE10164913B8/de
Priority to DE2001113110 priority patent/DE10113110B4/de
Priority to DE2001165028 priority patent/DE10165028B4/de
Publication of JP2001345317A publication Critical patent/JP2001345317A/ja
Priority to US10/448,092 priority patent/US6958525B2/en
Application granted granted Critical
Publication of JP3604007B2 publication Critical patent/JP3604007B2/ja
Priority to US11/205,128 priority patent/US7235866B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、低誘電率被膜の材料、それを用いた低誘電率被膜及び半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路装置の高集積化及び処理速度の向上が要望されている。半導体集積回路装置内の信号伝搬速度は、配線抵抗と、配線間の寄生容量によって制約される。半導体集積回路装置の高集積化によって配線幅及び配線間隔が狭くなり、配線抵抗が増大するとともに、寄生容量も大きくなってきている。配線を薄くすることによって寄生容量を小さくすることはできるが、これによって配線抵抗が増大してしまうため、信号伝搬速度の向上には繋がらない。信号伝搬速度を速めるために、層間絶縁膜の低誘電率化が有効である。
【０００３】
従来、層間絶縁膜材料として、二酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、酸化フッ化珪素（ＳｉＯＦ）、燐珪酸ガラス（ＰＳＧ）等の無機材料、あるいはポリイミド等の有機高分子材料が用いられてきた。化学気相成長（ＣＶＤ）により形成した二酸化珪素膜の比誘電率は約４である。ＳｉＯＦ膜の比誘電率は、約３．３〜３．５であり、二酸化珪素の比誘電率よりも小さい。ところが、ＳｉＯＦは吸湿性が高いため、吸湿して比誘電率が上昇しやすい。
【０００４】
低誘電率材料として、Ｓｉ−Ｈ結合を含むシロキサン樹脂や、シロキサン樹脂を多孔質化した樹脂等が注目されている。
【０００５】
【発明が解決しようとする課題】
シロキサン樹脂をアルカリ性溶液で洗浄すると、加水分解により、吸湿性の高いＳｉＯＨが生成される。このため、アルカリ性溶液を用いた洗浄により、シロキサン樹脂の比誘電率が上昇してしまう。一方、有機高分子膜は、ガラス転移温度が２００〜３５０℃程度と低く、熱膨張率も大きい。このため、配線に与えるダメージが大きい。
【０００６】
本発明の目的は、層間絶縁膜材料として適した低誘電率被膜の材料を提供することである。
【０００７】
本発明の他の目的は、層間絶縁膜に適した低誘電率の被膜の形成方法を提供することである。
【０００８】
本発明の他の目的は、低誘電率の被膜を有し、かつ信頼性の高い半導体装置の製造方法を提供することである。
【０００９】
本発明の一観点によると、シロキサン樹脂とポリカルボシランとを溶解し、さらに、加熱もしくは光照射により脱離する有機化合物が溶解しており、該有機化合物の量が、前記シロキサン樹脂とポリカルボシランとの混合物に対し１０〜７０重量％である低誘電率被膜形成材料が提供される。
【００１６】
【発明の実施の形態】
本発明の実施例による低誘電率被膜を形成するための材料は、シロキサン樹脂及びポリカルボシランを溶剤に溶解させることにより得られる。
【００１７】
シロキサン樹脂として、例えば、一般式
【００１８】
【化８】
Figure 0003604007
【００１９】
で表されるものを用いることができる。ここで、Ｒ１〜Ｒ３は、水素、酸素もしくは１価の炭化水素基、例えばメチル基、エチル基、フェニル基等であり、Ｘは水素もしくはＳｉである。モノマ単位の繰り返し数ｎ１は、５〜２００である。Ｒ１〜Ｒ３が酸素である場合には、当該酸素原子に上記Ｘと同様の基が結合する。ＸがＳｉである場合には、当該Ｓｉ原子から（−Ｓｉ−Ｏ−）骨格が延びる。上記一般式で表される樹脂として、例えば、テトラアルコキシシラン、トリアルコキシシラン、メチルトリアルコキシシラン等を原料としてゾルゲル法により生成した樹脂、もしくはこれらの混合物を原料としてゾルゲル法により生成した樹脂、テトラアルコキシシランとジメチルアルコキシシランとを原料としてゾルゲル法により生成した樹脂等が挙げられる。
【００２０】
その他に、シロキサン樹脂として、一般式
【００２１】
【化９】
Figure 0003604007
【００２２】
で表される梯子型のものを用いることができる。ここで、Ｒ４〜Ｒ７のうち少なくとも１つは水素であり、他は、水素、フッ素もしくは１価の炭化水素基、例えばメチル基、エチル基、フェニル基等である。モノマ単位の繰り返し数ｎ２は、５〜１００である。上記一般式で表される樹脂として、例えば水素シルセスキオキサン、メチルシルセスキオキサン、フッ素含有水素シルセスキオキサン等が挙げられる。
【００２３】
ポリカルボシランの一般式は、
【００２４】
【化１０】
Figure 0003604007
【００２５】
で表される。ここで、Ｒ８及びＲ９は、水素もしくは１価の炭化水素基、例えばメチル基、エチル基、フェニル基等である。モノマ単位の繰り返し数ｍは、２０〜１，０００である。
【００２６】
使用可能な溶剤は、シロキサン樹脂とポリカルボシランとを溶解させるものであれば特に限定されない。例えば、使用可能な溶剤として、シクロヘキサノン、メチルイソブチルケトン、メチルエチルケトン、メチルセロソルブ、エチルセロソルブ、オクタン、デカン、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等が挙げられる。
【００２７】
さらに、低誘電率被膜を多孔質化するために、加熱もしくは光照射によって脱離する有機化合物（脱離剤）を溶剤に添加してもよい。このような有機化合物として、アダマンタン化合物、例えばアダマンタンモノフェノール等が挙げられる。多孔質化することにより、被膜の誘電率を下げることができる。なお、脱離剤を添加しすぎると、被膜の機械的強度が低下してしまう。このため、脱離剤の添加量を、シロキサン樹脂とポリカルボシランとの混合物に対して７０重量％以下とすることが好ましい。
【００２８】
発明者らは、シロキサン樹脂にポリカルボシランを添加すると、アルカリ性溶液をはじく性質が付与されることを見出した。上記実施例による材料を用いて形成した低誘電率被膜は、アルカリ性溶液をはじきやすい。このため、低誘電率被膜を形成した半導体基板をアルカリ性溶液で処理しても、アルカリ性溶液による被膜の加水分解が抑制され、誘電率の上昇を抑制することができる。
【００２９】
また、ポリカルボシランは、シロキサン樹脂との相溶性が高いため、シロキサン樹脂中に均一に分散される。
【００３０】
また、ポリカルボシランは高い耐湿性を有する。このため、特に耐湿性の劣る多孔質のシロキサン樹脂にポリカルボシランを添加することにより、耐湿性向上という顕著な効果が得られる。
【００３１】
ポリカルボシランの重量平均分子量が小さすぎると、成膜時の加熱により大部分が蒸発してしまう。また、重量平均分子量が大きすぎると、溶剤に対する溶解度が低下するため、塗布液の生成が困難である。このため、使用するポリカルボシランの重量平均分子量を１，０００以上５００，０００以下とすることが好ましい。
【００３２】
シロキサン樹脂に、吸湿性の高いシラノール基が存在する場合には、ポリカルボシランの側鎖が水素であることが好ましい。シラノール基と水素とが反応し、シラノール基が減少するためである。
【００３３】
ポリカルボシランの添加量が少なすぎると、十分なアルカリ耐性及び耐湿性が得られない。また、添加量が多くすぎると被膜の密着度が低下する。このため、ポリカルボシランの添加量を、シロキサン樹脂１００重量部に対して、１０〜３００重量部とすることが好ましい。
【００３４】
上述の実施例による低誘電率被膜形成材料を、半導体基板の表面上にスピンコートし、１２０〜２５０℃で溶剤を蒸発させ、３００℃以上で熱処理して架橋させることにより、シロキサン樹脂にポリカルボシランが結合した低誘電率被膜を形成することができる。
【００３５】
【実施例】
次に、低誘電率被膜形成材料の具体的な生成方法の第１の実施例について説明する。
【００３６】
メチルイソブチルケトン３９．６ｇに、テトラエトキシシラン２０．８ｇ（０．１モル）とメチルトリエトキシシラン１７．８ｇ（０．１モル）とを溶解させる。濃度４００ｐｐｍの硝酸水１６．２ｇ（０．９モル）を１０分間で滴下し、滴下終了後２時間の熟成反応を行う。テトラエトキシシランとメチルトリエトキシシランとが共重合し、シロキサン樹脂が生成される。
【００３７】
次に、硝酸マグネシウム５ｇを添加し、過剰の水分を除去する。ロータリエバポレータを用い、熟成反応で生成したエタノールを、反応溶液が５０ｍｌになるまで除去する。得られた反応溶液に、メチルイソブチルケトン２０ｍｌを添加し、シロキサン樹脂溶液を得る。
【００３８】
シロキサン樹脂溶液に、重量平均分子量２０，０００のポリカルボシランを、シロキサン樹脂（固形分）１００重量部に対して１０〜３００重量部添加する。ここまでの工程で、低誘電率被膜を形成するための樹脂溶液が得られる。なお、用いたポリカルボシランは、（−ＳｉＨ（ＣＨ３）−ＣＨ２−）骨格を持つものである。
【００３９】
なお、比較のために、ポリカルボシランが添加されていない樹脂溶液、ポリカルボシランの添加量を５重量部及び３５０重量部とした樹脂溶液を作製した。
【００４０】
次に、第２の実施例による低誘電率被膜形成材料の生成方法について説明する。第１の実施例では、シロキサン樹脂の原料として、テトラエトキシシラン２０．８ｇとメチルトリエトキシシラン１７．８ｇとを用いたが、第２の実施例では、テトラエトキシシラン２０．８ｇ（０．１モル）とトリエトキシシラン１６．４ｇ（０．１モル）とを用いる。生成工程は、第１の実施例の場合と同様である。なお、用いるイソブチルケトンは３７．２ｇである。
【００４１】
次に、第３の実施例による低誘電率被膜形成材料の生成方法について説明する。窒素ガス導入管及び液体用定量ポンプを装備した反応容器に、硫酸８８ｇ（０．９モル）、発煙硫酸３３ｇ（６０％ＳＯ４）を仕込む。発煙硫酸は、反応容器内の脱水を行うために添加される。トルエン８７ｇ（０．９５モル）を定量ポンプで２ｍｌ／分の条件で滴下し、滴下終了後１時間の熟成反応を行う。この熟成反応により、トルエンスルホン酸水和物が生成される。
【００４２】
トリクロロシラン４１ｇ（０．３モル）を、濃度が２０重量％になるようにトルエンに溶解した溶液を、定量ポンプで２ｍｌ／分の条件で滴下する。滴下終了後、２時間の熟成反応を行う。この熟成反応により、梯子型のシロキサン樹脂が合成される。反応終了後、濃度５０重量％の硫酸水溶液１００ｍｌを添加し、沈殿したトルエンスルホン酸を除去する。分液ロートを用い、過剰の硫酸水溶液を除去する。
【００４３】
炭酸カルシウム２ｇで、残留した硫酸を中和する。硝酸マグネシウム５ｇで脱水した後、ロータリエバポレータを用いてトルエンを除去する。ここまでの工程で水素シルセスキオキサン樹脂の固形物１５ｇが得られた。得られた水素シルセスキオキサン樹脂を、７０ｇのメチルイソブチルケトンに溶解させ、固形分濃度１７．５重量％の溶液を得た。
【００４４】
得られた溶液に、重量平均分子量２０，０００のポリカルボシランを、溶液中の固形分１００重量部に対して２０〜３００重量部添加する。ここまでの工程で、低誘電率被膜を形成するための樹脂溶液が得られる。
【００４５】
次に、第４の実施例による低誘電率被膜形成材料の生成方法について説明する。第３の実施例では、水素シルセスキオキサンの原料としてトリクロロシラン４１ｇを用いたが、第４の実施例では、トリクロロシラン３６ｇ（０．２７モル）とフルオロトリクロロシラン４．６ｇ（０．０３モル）とを用いる。生成工程は、第３の実施例の場合と同様である。
【００４６】
第４の実施例では、フッ素含有水素シルセスキオキサン樹脂１５ｇとポリカルボシランとを含む樹脂溶液が得られる。
【００４７】
次に、上記第１〜第４の実施例による低誘電率被膜形成材料（樹脂溶液）を用いて、低誘電率被膜を形成する方法について説明する。
【００４８】
第１〜第４の実施例による樹脂溶液を、シリコンウエハ表面にスピンコートする。回転数は３０００ｒｐｍであり、塗布時間は２０秒である。スピンコート後、２００℃で溶剤を蒸発させる。酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、４００℃、３０分間の熱処理を行う。この熱処理により、シロキサン樹脂及びポリカルボシランが架橋し、低誘電率被膜が形成される。
【００４９】
図１に、低誘電率被膜の比誘電率と、ポリカルボシランの添加量との関係を示す。横軸は、シロキサン樹脂１００重量部に対するポリカルボシランの添加量を単位「重量部」で表し、縦軸は、低誘電率被膜の比誘電率を表す。図中の白丸、四角、三角、及び菱形の記号が、それぞれ第１〜第４の実施例による被膜形成材料を用いて作製した低誘電率被膜の比誘電率を示す。なお、参考のために、ポリカルボシランが添加されていない比較例及びポリカルボシランの添加量を３５０重量部とした比較例の場合の比誘電率を、対応する実施例の記号と同一の記号を付して示している。
【００５０】
いずれの実施例の場合も比誘電率が２．５〜３程度であり、二酸化珪素を用いた絶縁膜の比誘電率よりも小さい。特に、第１及び第２の実施例の場合には、ポリカルボシランを添加することにより、比誘電率が小さくなっていることがわかる。
【００５１】
図２に、低誘電率被膜の密着度と、ポリカルボシランの添加量との関係を示す。密着度は、直径２ｍｍのスタッドピンをエポキシ樹脂で被膜表面に貼り付け、セバスチャン測定器により測定した。図２の横軸は、ポリカルボシランの添加量を単位「重量部」で表し、縦軸は、剥離が生じたときの単位面積あたりの引っ張り力を単位「Ｎ／ｃｍ２」で示す。図中の各記号の意味は、図１の場合と同様である。
【００５２】
ポリカルボシランの添加量を３５０重量部とした比較例の密着度が、ポリカルボシランの添加量を３００重量部以下とした実施例の密着度よりも低い。このため、ポリカルボシランの添加量は、シロキサン樹脂１００重量部に対して、３００重量部以下とすることが好ましい。
【００５３】
次に、低誘電率被膜のアルカリ耐性について説明する。形成された低誘電率被膜を濃度２．３８％のテトラメチルアンモニウムハイドライド水溶液に１分間浸漬した後の、被膜の表面状態を観察した。ポリカルボシランが添加されていない比較例の場合、及びポリカルボシランの添加量が５重量部の比較例の場合には、被膜にクラックの発生が確認された。ポリカルボシランの添加量が１０〜３００重量部の第１〜第４の実施例の場合には、クラックの発生は確認されなかった。高いアルカリ耐性を確保するために、シロキサン樹脂１００重量部に対して、ポリカルボシランの添加量を１０重量部以上とすることが好ましい。
【００５４】
次に、第５〜８の実施例による低誘電率被膜形成材料の作製方法について説明する。第５〜８の実施例による低誘電率被膜形成材料は、それぞれ上記第１〜第４の実施例によるポリカルボシランを添加されたシロキサン樹脂溶液に、アダマンタンモノフェノールを添加して作製される。ポリカルボシランの添加量は、シロキサン樹脂１００重量部に対して１５０重量部である。アダマンタンモノフェノールの添加量は、シロキサン樹脂とポリカルボシランとの混合物に対して０〜７０重量％である。なお、比較のため、アダマンタンモノフェノールの添加量を、シロキサン樹脂とポリカルボシランとの混合物に対して８０重量％とした樹脂溶液を作製した。
【００５５】
第５〜８の実施例及び比較例による樹脂溶液を、シリコンウエハ表面にスピンコートし、低誘電率被膜を形成した。架橋のための熱処理時にアダマンタンモノフェノールが脱離し、多孔質膜が得られる。
【００５６】
図３に、多孔質低誘電率被膜の比誘電率とアダマンタンモノフェノールの添加量との関係を示す。横軸はアダマンタンモノフェノールの添加量を単位「重量％」で表し、縦軸は比誘電率を表す。図中の白丸、四角、三角、及び菱形の記号は、それぞれ第５〜第８の実施例による樹脂溶液を用いて形成した被膜の比誘電率を示す。図１と図３とを比較すればわかるように、被膜を多孔質とすることにより、被膜の比誘電率をより小さくすることができる。
【００５７】
図４に、多孔質低誘電率被膜の密着度とアダマンタンモノフェノールの添加量との関係を示す。横軸は、アダマンタンモノフェノールの添加量を、シロキサン樹脂とポリカルボシランとの混合物に対する重量％で表し、縦軸は、密着度を単位「Ｎ／ｃｍ２」で表す。密着度の測定は、図２で説明した方法と同様の方法で行った。
【００５８】
アダマンタンモノフェノールの添加量を７０重量％から８０重量％に増加させると、被膜の密着度が急激に低下する。このため、アダマンタンモノフェノールの添加量を７０重量％以下とすることが好ましい。
【００５９】
次に、シロキサン樹脂中にポリカルボシランが添加されているか否かを検査する方法について説明する。ポリカルボシランは、（−Ｓｉ−ＣＨ２−Ｓｉ−）骨格を有する。これに対し、シロキサン樹脂は（−Ｓｉ−Ｏ−Ｓｉ−）骨格を有する。
【００６０】
（−Ｓｉ−ＣＨ２−Ｓｉ−）結合が含まれることは、赤外分光スペクトルの１０８０〜１０４０ｃｍ−１に現れるピークにより確認される。なお、このピークは、（−Ｓｉ−Ｏ−Ｓｉ−）結合に対応するピークと部分的に重なるが、これらのピークが急峻なため、両者のピークを見分けることが可能である。また、半導体基板上に形成された低誘電率被膜が、ポリカルボシランを含んでいるか否かは、顕微赤外分光分析により判定することができる。
【００６１】
次に、上記第１〜第８の実施例による被膜形成材料を用いて作製した第９の実施例による半導体装置の構造及びその製造方法について説明する。
【００６２】
図５に、アルミニウム（Ａｌ）配線を有する半導体装置の断面図を示す。シリコン基板１の表面に形成されたフィールド酸化膜２により活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ３が形成されている。ＭＯＳＦＥＴ３は、ソース領域３Ｓ、ドレイン領域３Ｄ、ゲート電極３Ｇ、及びゲート酸化膜３Ｉを含んで構成される。
【００６３】
ＭＯＳＦＥＴ３を覆うように、基板上にＳｉＯ２からなる層間絶縁膜１０及びＳｉＮからなるストッパ膜１１が形成されている。層間絶縁膜１０の、ドレイン領域３Ｄに対応する位置に、コンタクトホール１２が形成されている。コンタクトホール１２の側面及び底面をＴｉＮからなるバリア層１３が覆う。さらに、タングステン（Ｗ）からなるプラグ１４が、コンタクトホール１２内を埋め込む。
【００６４】
バリア層１３及びプラグ１４は、基板全面にＴｉＮ膜及びＷ膜を堆積した後、化学機械研磨（ＣＭＰ）を行うことにより形成される。ＴｉＮ膜の堆積は、スッパタリングにより行われる。Ｗ膜の堆積は、六フッ化タングステンと水素とを用いた化学気相成長（ＣＶＤ）により行われる。
【００６５】
ストッパ膜１１の表面上に、第１層目の配線２０が形成されている。第１層目の配線２０は、厚さ５０ｎｍのＴｉＮ膜２１、厚さ４５０ｎｍのＣｕ含有Ａｌ膜２２、及び厚さ５０ｎｍのＴｉＮ膜２３がこの順番に積層された３層構造を有する。ＴｉＮ膜及びＡｌ膜のパターニングは、塩酸ガスを用いたプラズマエッチングにより行われる。第１層目の配線２０の一部は、Ｗプラグ１４に電気的に接続されている。
【００６６】
第１層目の配線２０及びストッパ膜１１の表面を、ＳｉＯ２からなる厚さ５０ｎｍのライナー膜２５が覆う。ライナー膜２５の形成は、テトラエチルオルソシリケート（ＴＥＯＳ）と酸素とを用いたＣＶＤにより行われる。
【００６７】
ライナー膜２５の上に、低誘電率被膜２６が形成されている。低誘電率被膜２６は、上記第１〜第８の実施例によるシロキサン樹脂溶液をスピンコートすることにより形成される。なお、低誘電率被膜２６は、シリコン基板の平坦面上で厚さが５００ｎｍとなる条件で成膜される。
【００６８】
低誘電率被膜２６の上に、ＳｉＯ２からなる厚さ１０００ｎｍのキャップ層２７が形成されている。キャップ層２７は、ＴＥＯＳと酸素とを用いたＣＶＤにより行われる。キャップ層２７の上面は、ＣＭＰにより平坦化されている。この研磨は、ライナー膜２５、低誘電率被膜２６、及びキャップ層２７の合計の膜厚が、第１層目の配線２０の配置されていない部分において１２００ｎｍになるように行われる。
【００６９】
ライナー膜２５、低誘電率被膜２６、及びキャップ層２７の３層に、ビアホール２８が形成されている。ビアホール２８の形成は、ＣＦ４とＣＨＦ３とを用いたプラズマエッチングにより行われる。ビアホール２８の側面及び底面をＴｉＮからなるバリア層２９が覆う。Ｗプラグ３０が、ビアホール２８内を埋め込んでいる。バリア層２９及びＷプラグ３０の形成は、下層のバリア層１３及びプラグ１４の形成と同様の方法で行われる。
【００７０】
キャップ層２７の上に、第２層目の配線４０が形成されている。第２層目の配線４０を覆うように、第２層目のライナー膜４１、低誘電率被膜４２、及びキャップ層４３が積層されている。これらは、第１層目の対応する部分の形成と同様の方法で形成される。
【００７１】
図５に示す多層配線構造においては、同一配線層内の相互に隣り合う配線の間が、低誘電率被膜で充填されている。このため、配線間の寄生容量を少なくすることができる。また、低誘電率被膜２６及び４１が、上記実施例による被膜形成材料を用いて形成されているため、アルカリ溶液を用いた処理を行っても被膜の吸湿性が増大せず、低い誘電率を維持することができる。
【００７２】
図６に、銅（Ｃｕ）配線を有する半導体装置の断面図を示す。シリコン基板１からストッパ膜１１までの構造は、図５に示した半導体装置の対応する部分の構造と同一である。図６のこれらの構成部分に、図５の対応する部分に付された参照符号と同一の参照符号が付されている。
【００７３】
ストッパ膜１１の上に、低誘電率被膜５０が形成されている。低誘電率被膜５０は、上記実施例による被膜形成材料を用い、シリコン基板の平坦面上で厚さが４５０ｎｍになる条件で形成される。低誘電率被膜５０の上に、ＳｉＯ２からなる厚さ５０ｎｍのキャップ層５１が形成されている。キャップ層５１は、ＴＥＯＳと酸素とを用いたＣＶＤにより形成される。
【００７４】
低誘電率被膜５０及びキャップ層５１に、第１層目配線溝５２が形成されている。第１層目配線溝５２は、ＣＦ４とＣＨＦ３とを用いたプラズマエッチングにより形成される。第１層目配線溝５２の底面にプラグ１４の上面が現れる。
【００７５】
第１層目配線溝５２の側面及び底面が、ＴａＮからなる厚さ５０ｎｍのバリア層５３で覆われている。Ｃｕからなる第１層目配線５４が配線溝５２内を埋め込んでいる。以下、バリア層５３と第１層目配線５４の形成方法を説明する。
【００７６】
第１層目配線溝５２の内面を含む基板全面上に、ＴａＮ膜をスパッタリングにより形成する。さらに、その上に厚さ５０ｎｍのＣｕ膜をスパッタリングにより形成する。このＣｕ膜を電極として電解めっきにより厚さ６００ｎｍのＣｕ膜を形成する。余分なＣｕ膜及びＴａＮ膜をＣＭＰにより除去し、第１層目配線溝５２内にバリア層５３及び第１層目配線５４を残す。
【００７７】
キャップ層５１の上に、ＳｉＮからなる厚さ５０ｎｍの拡散防止膜６０、低誘電率被膜６１、ＳｉＮからなる厚さ５０ｎｍのストッパ膜６２、低誘電率被膜６３、ＳｉＮからなる厚さ５０ｎｍのキャップ層６４が積層されている。拡散防止膜６０及びストッパ膜６２は、シランとアンモニアガスを用いたプラズマＣＶＤにより形成される。低誘電率被膜６１及び６３は、上記実施例による被膜形成材料を用いて形成される。低誘電率被膜６１及び６３は、それぞれシリコン基板の平坦面上において厚さが６５０ｎｍ及び４００ｎｍとなる条件で形成される。
【００７８】
拡散防止膜６０及び低誘電率被膜６１に、ビアホール６８が形成されている。ストッパ膜６２、低誘電率被膜６３及びキャップ層６４に、第２層目配線溝６９が形成されている。ビアホール６８及び第２層目配線溝６９の内面が、ＴａＮからなる厚さ５０ｎｍのバリア層７０で覆われている。Ｃｕからなる第２層目配線７２が、ビアホール６８及び第２層目配線溝６９内を埋め込んでいる。第２層目配線７２は、デュアルダマシン法で形成される。
【００７９】
以下、デュアルダマシン法を簡単に説明する。まず、キャップ層６４から第１層目配線５４の上面まで達するビアホール６８を形成する。次に、キャップ層６４から低誘電率被膜６１の上面まで達する第２層目配線溝６９を形成する。バリア層７０及び第２層目配線７２の形成は、下層のバリア層５３及び第１層目配線５４の形成と同様の方法で行う。
【００８０】
第１層目配線５４及び第２層目配線７２が、低誘電率被膜５０、６１、及び６３で取り囲まれているため、配線間の寄生容量の低減を図ることができる。また、これら低誘電率被膜５０、６１、及び６３は、上記実施例による被膜形成材料を用いて形成されているため、アルカリ溶液による処理を行っても、吸湿性が高まることなく、誘電率を小さく維持することができる。
【００８１】
次に、図７を参照して、第１０の実施例による半導体装置及びその製造方法について説明する。図６に示した第９の実施例による半導体装置では、低誘電率被膜６１とその上の低誘電率被膜６３との間に窒化シリコンからなるストッパ膜６２が配置されていた。第１０の実施例では、ストッパ膜６２が配置されず、低誘電率被膜６３が低誘電率被膜６１に接している。
【００８２】
第１０の実施例では、低誘電率被膜６１及び６３は、シリカ系多孔質材料で形成されている。同一エッチング条件下で、上層の低誘電率被膜６３のエッチング速度は、下層の低誘電率被膜６１のエッチング速度よりも速い。その他の構成は、図６に示した第９の実施例の構成と同様である。
【００８３】
低誘電率被膜６１及び６３は、例えば、一般式
【００８４】
【化１１】
Figure 0003604007
【００８５】
で表されるシロキサン樹脂、または、一般式
【００８６】
【化１２】
Figure 0003604007
【００８７】
で表されるラダー型シロキサン樹脂を含む。
【００８８】
ここで、Ｒ１０〜Ｒ１２は水素、酸素もしくは１価の炭化水素基であり、Ｒ１３〜Ｒ１６は水素、フッ素もしくは１価の炭化水素基である。ｎ１は５〜２００の整数であり、Ｘは水素もしくはシリコンである。ｎ２は５〜１００の整数である。
【００８９】
下層の低誘電率被膜６１においては、Ｒ１０〜Ｒ１２のうち少なくとも１つ、またはＲ１３〜Ｒ１６のうち少なくとも１つは、フェニル基もしくは炭素数２〜５の炭化水素基である。上層の低誘電率被膜６３においては、Ｒ１０〜Ｒ１２のいずれも炭素数２以上の炭化水素基ではなく、Ｒ１３〜Ｒ１６のいずれも炭素数２以上の炭化水素基ではない。
【００９０】
本願発明者らは、シロキサン樹脂またはラダー型シロキサン樹脂の側鎖を変えることによって、エッチング速度が変わることを見出した。具体的には、側鎖が水素またはメチル基のみである場合には、１モノマ単位の側鎖の少なくとも１つがフェニル基もしくは炭素数２以上の炭化水素基である場合に比べて、フッ素プラズマを用いたエッチングを行った時のエッチング速度が３倍以上速い。第１０の実施例においては、上層の低誘電率被膜６３のエッチング速度が、下層の低誘電率被膜６１のエッチング速度の３倍以上になるように、それらの材料が選択されている。
【００９１】
次に、下層の低誘電率被膜６１の材料の一例の製造方法について説明する。メチルイソブチルケトン３７．２ｇに、テトラエトキシシラン２０．８ｇ（０．１モル）とフェニルトリエトキシシラン２０．４ｇ（０．１モル）とを溶解させ、２００ｍｌの溶液を得る。この溶液に、濃度４００ｐｐｍの硝酸水１６．２ｇ（０．９モル）を１０分間で滴下し、滴下終了後２時間の熟成反応を行う。テトラエトキシシランとフェニルトリエトキシシランとが共重合し、シロキサン樹脂が生成される。このシロキサン樹脂では、上記一般式のＲ１０〜Ｒ１２のうち少なくとも１つがフェニル基であり、他が酸素原子である。なお、この酸素原子のもう一方の結合手には、水素原子もしくはシリコン原子が結合している。
【００９２】
このシロキサン樹脂溶液に、硫酸マグネシウム５ｇを添加し、過剰の水分を除去する。ロータリエバポレータを用い、熟成反応で生成した副生成物であるエタノールを含む溶媒を、反応溶液が５０ｍｌになるまで除去する。得られた反応溶液に、アダマンタンモノフェノール０．１ｇを添加する。これにより、下層の低誘電率被膜６１を形成するためのシロキサン樹脂溶液が得られる。なお、アダマンタンモノフェノールは、低誘電率被膜を多孔質化させるための脱離剤である。
【００９３】
次に、上層の低誘電率被膜６３の材料の一例の製造方法について説明する。メチルイソブチルケトン３９．６ｇに、テトラエトキシシラン２０．８ｇ（０．１モル）とメチルトリエトキシシラン１７．８ｇ（０．１モル）とを溶解させ、２００ｍｌの溶液を得る。この溶液に、濃度４００ｐｐｍの硝酸水１６．２ｇ（０．９モル）を１０分間で滴下し、滴下終了後２時間の熟成反応を行う。テトラエトキシシランとメチルトリエトキシシランとが共重合し、シロキサン樹脂が生成される。このシロキサン樹脂においては、上記一般式のＲ１０〜Ｒ１２のうち少なくとも１つがメチル基であり、他が酸素である。なお、この酸素原子のもう一方の結合手には、水素原子もしくはシリコン原子が結合している。
【００９４】
その後、下層の低誘電率被膜材料の合成の場合と同様に、過剰の水分を除去し、熟成反応で生成した副生成物であるエタノールを含む溶媒を、反応溶液が５０ｍｌになるまで除去する。得られた反応溶液に、アダマンタンモノフェノール０．１ｇを添加する。これにより、上層の低誘電率被膜６３を形成するためのシロキサン樹脂溶液が得られる。
【００９５】
次に、上述の低誘電率被膜材料を用いて、図７に示した半導体装置を作製する方法について説明する。
【００９６】
拡散防止膜６０を形成する工程までは、図６に示した第９の実施例による半導体装置の製造方法と同一であるため、ここでは説明を省略する。拡散防止膜６０の上に、下層の低誘電率被膜材料であるシロキサン樹脂溶液をスピンコートする。温度２００℃で溶剤の乾燥を行う。酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、温度４００℃で３０分間のアニールを行う。これにより、厚さ５００ｎｍの下層のシリカ系多孔質材料からなる低誘電率被膜６１が形成される。
【００９７】
下層の低誘電率被膜６１の上に、上層の低誘電率被膜材料であるシロキサン樹脂溶液をスピンコートし、溶剤を乾燥させ、アニールを行い、厚さ４００ｎｍの上層の低誘電率被膜６３を形成する。溶剤の乾燥、及びアニールの条件は、下層の低誘電率被膜６１を形成する時の条件と同一である。
【００９８】
低誘電率被膜６３の上に、テトラエチルオルソシリケート（ＴＥＯＳ）を用いた化学気相成長（ＣＶＤ）により、酸化シリコンからなる厚さ５０ｎｍのキャップ層６４を形成する。
【００９９】
キャップ層６４の表面上に、ビアホール６８に対応する開口を有するレジストパターンを形成する。ＣＦ４とＣＨＦ３とを原料としたフッ素プラズマを用いて、キャップ層６４から、第１層目配線５４の上面まで達する穴を形成する。レジストパターンを除去し、続いて、キャップ層６４の表面上に、第２層目配線溝６９に対応する開口を有するレジストパターンを新たに形成する。
【０１００】
Ｃ２Ｆ６とＯ２とを原料としたフッ素プラズマを用いて、上層の低誘電率被膜６３をエッチングし、第２層目配線溝６９を形成する。このエッチングは、Ｃ２Ｆ６の流量を４０ｓｃｃｍ、Ｏ２の流量を１０ｓｃｃｍ、誘導結合プラズマを発生させるための入力電力を２００Ｗ、ガス圧を５．３２Ｐａ（４０ｍＴｏｒｒ）とした条件で行われる。このエッチング条件の下で、上層の低誘電率被膜６３のエッチング速度は約１００ｎｍ／ｍｉｎであり、下層の低誘電率被膜６１のエッチング速度は約３０ｎｍ／ｍｉｎである。このように、下層の低誘電率被膜６１のエッチング速度が上層の低誘電率被膜６３のエッチング速度よりも遅いため、エッチング停止層を配置しなくても、下層の低誘電率被膜６１の上面が現れた時点で、制御性よくエッチングを停止させることができる。なお、制御性よくエッチングを停止させるためには、同一エッチング条件における上層の低誘電率被膜６３のエッチング速度が、下層の低誘電率被膜６１のエッチング速度の２倍以上であることが好ましい。
【０１０１】
レジストパターンを除去し、バリア層７０及び第２層目配線７２を形成する。バリア層７０及び第２層目配線７２の形成は、図６に示した第１の実施例の場合と同様である。
【０１０２】
第１０の実施例では、下層の低誘電率被膜６１と上層の低誘電率被膜６３との間に、比較的誘電率の高い窒化シリコン膜が配置されていないため、配線間の寄生容量をより低減することができる。実際に、２本の第２層目配線７２を相互に平行に配置し、両者間の静電容量を測定することによって実効比誘電率を測定したところ、約２．５であった。これに対し、図６に示した第９の実施例の場合の実効比誘電率は２．８であった。
【０１０３】
また、低誘電率被膜の積層構造の比誘電率を測定するために、シリコン基板上に、厚さ３００ｎｍの下層の低誘電率被膜、厚さ３００ｎｍの上層の低誘電率被膜、及び、原料としてＴＥＯＳを用いて成膜した厚さ５０ｎｍの酸化シリコン膜を積層した評価用試料を作製した。最上層の酸化シリコン膜の表面上に、直径１ｍｍ、厚さ１００ｎｍのＡｕ膜を形成し、シリコン基板とＡｕ膜間の静電容量を測定した。この測定結果から、低誘電率被膜及び酸化シリコンからなる３層構造の比誘電率を求めたところ、２．４であった。これに対し、２層の低誘電率被膜の間に厚さ５０ｎｍの窒化シリコン膜を配置した４層構造の比誘電率は２．７であった。なお、ＴＥＯＳを用いて成膜した酸化シリコン単体の比誘電率は約４であり、窒化シリコン単体の比誘電率は約７である。
【０１０４】
上述の第１０の実施例、及びこの評価結果からわかるように、窒化シリコンからなるエッチングストッパ膜を配置しないことにより、低誘電率被膜を含む積層構造の比誘電率を低減することができる。
【０１０５】
上層の低誘電率被膜材料として、上記第１０の実施例で用いたシロキサン樹脂をはじめ、テトラアルコキシシラン、トリアルコキシシラン、メチルトリアルコキシシラン等を原料としてゾルゲル法により生成した樹脂、もしくはこれらの混合物を原料としてゾルゲル法により生成した樹脂、テトラアルコキシシランとジメチルジアルコキシシランとを原料としてゾルゲル法により生成した樹脂等が挙げられる。また、ラダー型の樹脂として、水素シルセスキオキサン、メチルシルセスキオキサン、フッ素含有水素シルセスキオキサン等が挙げられる。
【０１０６】
下層の低誘電率被膜材料として、上記第１０の実施例で用いたシロキサン樹脂をはじめ、フェニルトリアルコキシシランを原料としてゾルゲル法により生成した樹脂が挙げられる。また、ラダー型の樹脂として、フェニルシルセスキオキサン等が挙げられる。また、側鎖の少なくとも１つが炭素数２〜５の炭化水素基である樹脂として、エチルトリアルコキシシラン、プロピルトリアルコキシシラン、ノルマル−ブチルトリアルコキシシラン、ターシャリ−ブチルトリアルコキシシラン等から選択された少なくとも１つを原料として、ゾルゲル法により生成した樹脂が挙げられる。
【０１０７】
上述の種々の実施例から、下記の付記に示した発明が導かれる。
（付記１） シロキサン樹脂とポリカルボシランとを溶解した低誘電率被膜形成材料。
（付記２） 前記シロキサン樹脂の重量平均分子量が１，０００〜５００，０００であり、前記ポリカルボシランが、シロキサン樹脂１００重量部に対して１０〜３００重量部溶解している付記１に記載の低誘電率被膜形成材料。
（付記３） さらに、加熱もしくは光照射により脱離する有機化合物が溶解しており、その量が、前記シロキサン樹脂とポリカルボシランとの混合物に対し１０〜７０重量％である付記１または２に記載の低誘電率被膜形成材料。
（付記４） 一般式が
【０１０８】
【化１３】
Figure 0003604007
【０１０９】
（Ｒ１〜Ｒ３は水素、酸素もしくは１価の炭化水素基、Ｘは水素もしくはシリコン、ｎ１は５〜２００の整数）
もしくは、
【０１１０】
【化１４】
Figure 0003604007
【０１１１】
（Ｒ４〜Ｒ７は水素、フッ素もしくは１価の炭化水素基、ｎ２は５〜１００の整数、ただし、Ｒ４〜Ｒ７のうち少なくとも１つは水素）
で表されるシロキサン樹脂１００重量部と、
一般式が
【０１１２】
【化１５】
Figure 0003604007
【０１１３】
（Ｒ８及びＲ９は、水素もしくは１価の炭化水素基、ｍは２０〜１０００の整数）で表されるポリカルボシラン１０〜３００重量部と
を溶剤に溶解させた低誘電率被膜形成材料。
（付記５） さらに、加熱もしくは光照射により脱離する有機化合物が前記溶剤に溶解しており、その量が、前記シロキサン樹脂とポリカルボシランとの混合物に対し１０〜７０重量％である付記４に記載の低誘電率被膜形成材料。
（付記６） シロキサン樹脂と、
該シロキサン樹脂に結合したポリカルボシランと
を含む低誘電率被膜。
（付記７） 半導体基板と、
前記半導体基板の主表面上に配置され、シロキサン樹脂と、該シロキサン樹脂に結合したポリカルボシランとを含む低誘電率材料からなる低誘電体膜と
を有する半導体装置。
（付記８） 半導体基板と、
前記基板の表面上に形成され、第１のシリカ系多孔質材料からなる第１の膜と、
前記第１の膜の上に直接形成され、同一エッチング条件の下で、前記第１のシリカ系多孔質材料とはエッチング速度の異なる第２のシリカ系多孔質材料からなる第２の膜と
を有する半導体装置。
（付記９） 前記第１のシリカ系多孔質材料と第２のシリカ系多孔質材料との同一エッチング条件下でのエッチング速度の速い方が遅い方の２倍以上である付記８に記載の半導体装置。
（付記１０） 前記第１及び第２のシリカ系多孔質材料が、一般式
【０１１４】
【化１６】
Figure 0003604007
【０１１５】
（Ｒ１０〜Ｒ１２は水素、酸素もしくは１価の炭化水素基、ｎ１は５〜２００の整数、Ｘは水素もしくはシリコン）
もしくは、一般式
【０１１６】
【化１７】
Figure 0003604007
【０１１７】
（Ｒ１３〜Ｒ１６は水素、フッ素もしくは１価の炭化水素基、ｎ２は５〜１００の整数、ただし、Ｒ１３〜Ｒ１６のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含む付記８または９に記載の半導体装置。
（付記１１） 前記第１のシリカ系多孔質材料においては、Ｒ１０〜Ｒ１２のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であるか、またはＲ１３〜Ｒ１６のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ１０〜Ｒ１２のいずれも炭素数２以上の炭化水素基ではないか、またはＲ１３〜Ｒ１６のいずれも炭素数２以上の炭化水素基ではない付記１０に記載の半導体装置。
（付記１２） 前記第２のシリカ系多孔質材料のエッチング速度が第１のシリカ系多孔質材料のエッチング速度よりも速く、
さらに、深さが前記第２の膜の厚さ以上であり、該第２の膜内に形成された溝と、
前記溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールと、
前記ビアホール及び配線溝の内部を埋め込む導電性の配線と
を有する付記８〜１１のいずれかに記載の半導体装置。
（付記１３） 半導体基板の表面上に、第１のシリカ系多孔質材料からなる第１の膜を形成する工程と、
同一エッチング条件の下で、前記第１のシリカ系多孔質材料よりもエッチング速度の速い第２のシリカ系多孔質材料からなる第２の膜を、前記第１の膜の表面上に、直接形成する工程と、
前記第２の膜の厚さ以上の深さを有する溝と、該溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールとを形成する工程と、
前記ビアホール及び前記溝内に、導電性の部材を埋め込む工程と
を有する半導体装置の製造方法。
（付記１４） 前記溝とビアホールとを形成する工程が、
前記第１の膜と前記第２の膜とを貫通する穴を形成する工程と、
前記穴と一部重なる領域を、前記第２の膜の上面から、少なくとも前記第１の膜の上面までエッチングし、前記溝を形成する工程と
を含む請求項１３に記載の半導体装置の製造方法。
（付記１５） 半導体基板と、
前記基板の表面上に形成され、第１のシリカ系多孔質材料からなる第１の膜と、
前記第１の膜の上に直接形成され、第２のシリカ系多孔質材料からなる第２の膜と
を有し、
前記第１及び第２のシリカ系多孔質材料が、一般式
【０１１８】
【化１８】
Figure 0003604007
【０１１９】
（Ｒ１０〜Ｒ１２は水素、酸素もしくは１価の炭化水素基、ｎ１は５〜２００の整数、Ｘは水素もしくはシリコン）
もしくは、一般式
【０１２０】
【化１９】
Figure 0003604007
【０１２１】
（Ｒ１３〜Ｒ１６は水素、フッ素もしくは１価の炭化水素基、ｎ２は５〜１００の整数、ただし、Ｒ１３〜Ｒ１６のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含み、前記第１のシリカ系多孔質材料においては、Ｒ１０〜Ｒ１２のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であるか、またはＲ１３〜Ｒ１６のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ１０〜Ｒ１２のいずれも炭素数２以上の炭化水素基ではないか、またはＲ１３〜Ｒ１６のいずれも炭素数２以上の炭化水素基ではない半導体装置。
（付記１６） 半導体基板の表面上に、第１のシリカ系多孔質材料からなる第１の膜を形成する工程と、
第２のシリカ系多孔質材料からなる第２の膜を、前記第１の膜の表面上に、直接形成する工程と、
前記第２の膜の厚さ以上の深さを有する溝と、該溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールとを形成する工程と、
前記ビアホール及び前記溝内に、導電性の部材を埋め込む工程と
を有し、
前記第１及び第２のシリカ系多孔質材料が、一般式
【０１２２】
【化２０】
Figure 0003604007
【０１２３】
（Ｒ１０〜Ｒ１２は水素、酸素もしくは１価の炭化水素基、ｎ１は５〜２００の整数、Ｘは水素もしくはシリコン）
もしくは、一般式
【０１２４】
【化２１】
Figure 0003604007
【０１２５】
（Ｒ１３〜Ｒ１６は水素、フッ素もしくは１価の炭化水素基、ｎ２は５〜１００の整数、ただし、Ｒ１３〜Ｒ１６のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含み、前記第１のシリカ系多孔質材料においては、Ｒ１０〜Ｒ１２のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であるか、またはＲ１３〜Ｒ１６のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ１０〜Ｒ１２のいずれも炭素数２以上の炭化水素基ではないか、またはＲ１３〜Ｒ１６のいずれも炭素数２以上の炭化水素基ではない半導体装置の製造方法。
【０１２６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０１２７】
【発明の効果】
以上説明したように、本発明によると、シロキサン樹脂にポリカルボシランを添加することにより、低誘電率被膜のアルカリ耐性を高めることができる。このため、アルカリ溶液を用いた処理後も、低誘電率被膜の誘電率を低く維持することが可能になる。
【０１２８】
また、エッチング速度の遅いシリカ系多孔質材料からなる膜の上に、エッチング速度の速いシリカ系多孔質材料からなる膜を積層することにより、上層の膜をエッチングする際に、下層の膜が現れた時点で比較的再現性よくエッチングを停止させることができる。
【図面の簡単な説明】
【図１】第１〜第４の実施例による低誘電率被膜形成材料を用いて形成した被膜の比誘電率とポリカルボシランの添加量との関係を示すグラフである。
【図２】第１〜第４の実施例による低誘電率被膜形成材料を用いて形成した被膜の密着度とポリカルボシランの添加量との関係を示すグラフである。
【図３】第５〜第８の実施例による低誘電率被膜形成材料を用いて形成した被膜の比誘電率とポリカルボシランの添加量との関係を示すグラフである。
【図４】第５〜第８の実施例による低誘電率被膜形成材料を用いて形成した被膜の密着度とポリカルボシランの添加量との関係を示すグラフである。
【図５】実施例による低誘電率被膜を用いた半導体装置の断面図である。
【図６】第９の実施例による低誘電率被膜を用いた半導体装置の断面図である。
【図７】第１０の実施例による低誘電率被膜を用いた半導体装置の断面図である。
【符号の説明】
１ シリコン基板
２ フィールド酸化膜
３ ＭＯＳＦＥＴ
１０ 層間絶縁膜
１１ ストッパ膜
１２ コンタクトホール
１３ バリア層
１４ プラグ
２０ 第１層目配線
２１、２３ ＴｉＮ膜
２２ Ａｌ膜
２５、４１ ライナー膜
２６、４２ 低誘電率被膜
２７、４３ キャップ層
２８ ビアホール
２９ バリア層
３０ プラグ
４０ 第２層目配線
５０、６１、６３ 低誘電率被膜
５１、６４ キャップ層
５２ 第１層目配線溝
５３、７０ バリア層
５４ 第１層目配線
６０ 拡散防止膜
６２ ストッパ膜
６８ ビアホール
６９ 第２層目配線溝
７２ 第２層目配線

Claims (4)

  1. シロキサン樹脂とポリカルボシランとを溶解し、さらに、加熱もしくは光照射により脱離する有機化合物が溶解しており、該有機化合物の量が、前記シロキサン樹脂とポリカルボシランとの混合物に対し１０〜７０重量％である低誘電率被膜形成材料。
  2. 一般式が
    Figure 0003604007
    （Ｒ1〜Ｒ3は水素、酸素もしくは１価の炭化水素基、Ｘは水素もしくはシリコン、Ｒ 1 〜Ｒ 3 が酸素である場合には、当該酸素原子に上記Ｘと同様の基が結合し、ＸがＳｉである場合には、当該Ｓｉ原子から（−Ｓｉ−Ｏ−）骨格が延び、ｎ1は５〜２００の整数）もしくは、
    Figure 0003604007
    （Ｒ4〜Ｒ7は水素、フッ素もしくは１価の炭化水素基、ｎ2は５〜１００の整数、ただし、Ｒ4〜Ｒ7のうち少なくとも１つは水素）で表されるシロキサン樹脂１００重量部と、一般式が
    Figure 0003604007
    （Ｒ8及びＲ9は、水素もしくは１価の炭化水素基、ｍは２０〜１０００の整数）で表されるポリカルボシラン１０〜３００重量部とを溶剤に溶解させ、さらに、加熱もしくは光照射により脱離する有機化合物が溶解しており、該有機化合物の量が、前記シロキサン樹脂とポリカルボシランとの混合物に対し１０〜７０重量％である低誘電率被膜形成材料。
  3. 請求項１または２に記載の低誘電率被膜形成材料を基板上に塗布する工程と、
    塗布された前記低誘電率被膜形成材料の溶剤を蒸発させる工程と
    を有する低誘電率膜の形成方法。
  4. 請求項１または２に記載の低誘電率被膜形成材料を半導体基板上に塗布する工程と、
    塗布された前記低誘電率被膜形成材料の溶剤を蒸発させる工程と
    を有する半導体装置の製造方法。
JP2001002113A 2000-03-29 2001-01-10 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法 Expired - Fee Related JP3604007B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001002113A JP3604007B2 (ja) 2000-03-29 2001-01-10 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
US09/797,865 US6613834B2 (en) 2000-03-29 2001-03-05 Low dielectric constant film material, film and semiconductor device using such material
KR1020010012331A KR100703763B1 (ko) 2000-03-29 2001-03-09 저유전율 피막 형성 재료, 및 이를 사용한 피막과 반도체 장치
DE2001113110 DE10113110B4 (de) 2000-03-29 2001-03-15 Filmmaterial und Film mit niedriger Dielektrizitätskonstante
DE2001164913 DE10164913B8 (de) 2000-03-29 2001-03-15 Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung
DE2001165028 DE10165028B4 (de) 2000-03-29 2001-03-15 Halbleitervorrichtung mit einem Halbleitersubstrat und einem Film mit niedriger Dielektrizitätskonstante
US10/448,092 US6958525B2 (en) 2000-03-29 2003-05-30 Low dielectric constant film material, film and semiconductor device using such material
US11/205,128 US7235866B2 (en) 2000-03-29 2005-08-17 Low dielectric constant film material, film and semiconductor device using such material

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000092138 2000-03-29
JP2000-92138 2000-03-29
JP2001002113A JP3604007B2 (ja) 2000-03-29 2001-01-10 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004218316A Division JP4257272B2 (ja) 2000-03-29 2004-07-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001345317A JP2001345317A (ja) 2001-12-14
JP3604007B2 true JP3604007B2 (ja) 2004-12-22

Family

ID=26588767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001002113A Expired - Fee Related JP3604007B2 (ja) 2000-03-29 2001-01-10 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法

Country Status (4)

Country Link
US (3) US6613834B2 (ja)
JP (1) JP3604007B2 (ja)
KR (1) KR100703763B1 (ja)
DE (3) DE10165028B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101045820B (zh) * 2006-03-30 2010-10-13 富士通株式会社 形成绝缘膜的组合物以及制造半导体器件的方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6824879B2 (en) * 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
CN1447981B (zh) * 2000-08-21 2013-08-07 陶氏环球技术公司 微电子装置制造中用于有机聚合物电介质的硬面层的有机硅酸盐树脂
JP4545973B2 (ja) * 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US6816031B1 (en) * 2001-12-04 2004-11-09 Formfactor, Inc. Adjustable delay transmission line
JP4863182B2 (ja) * 2002-01-31 2012-01-25 東ソー株式会社 有機シラン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス
JP4063619B2 (ja) 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TWI278962B (en) * 2002-04-12 2007-04-11 Hitachi Ltd Semiconductor device
JP3974023B2 (ja) 2002-06-27 2007-09-12 富士通株式会社 半導体装置の製造方法
AU2003295786A1 (en) * 2002-11-21 2004-06-18 University Of Florida Elastomeric polymers
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
JP2004253791A (ja) 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
JP2004235548A (ja) * 2003-01-31 2004-08-19 Nec Electronics Corp 半導体装置およびその製造方法
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
US20050035455A1 (en) * 2003-08-14 2005-02-17 Chenming Hu Device with low-k dielectric in close proximity thereto and its method of fabrication
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
JP3666751B2 (ja) * 2003-11-28 2005-06-29 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜形成システム
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP4737361B2 (ja) * 2003-12-19 2011-07-27 Ｊｓｒ株式会社 絶縁膜およびその形成方法
JP5110243B2 (ja) * 2004-01-16 2012-12-26 Ｊｓｒ株式会社 ポリマーの製造方法
JP5105041B2 (ja) 2004-01-16 2012-12-19 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
KR20070010011A (ko) * 2004-02-26 2007-01-19 제이에스알 가부시끼가이샤 중합체 및 그의 제조 방법, 절연막 형성용 조성물, 및절연막 및 그의 형성 방법
US7776736B2 (en) * 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP5110238B2 (ja) 2004-05-11 2012-12-26 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
US20080038527A1 (en) * 2004-05-11 2008-02-14 Jsr Corporation Method for Forming Organic Silica Film, Organic Silica Film, Wiring Structure, Semiconductor Device, and Composition for Film Formation
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060176683A1 (en) * 2005-02-08 2006-08-10 Chen-Cheng Chien Outdoor light
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
EP1920022B1 (en) * 2005-08-02 2013-10-09 Rory E. Brennan Compositions and methods for adhesion
JP4616154B2 (ja) 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法
JP5007511B2 (ja) * 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
DE102006062728B4 (de) * 2006-02-14 2010-04-29 Fujitsu Ltd., Kawasaki Halbleitervorrichtung und Herstellungsverfahren dafür
US7927664B2 (en) * 2006-08-28 2011-04-19 International Business Machines Corporation Method of step-and-flash imprint lithography
EP2074161A2 (en) * 2006-09-18 2009-07-01 Starfire Systems, Inc. Process for preparing siloxane-based compositions and derivative compositions thereof
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
EP2124250A4 (en) * 2007-03-13 2014-06-25 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7867689B2 (en) * 2007-05-18 2011-01-11 International Business Machines Corporation Method of use for photopatternable dielectric materials for BEOL applications
US8470516B2 (en) * 2007-05-18 2013-06-25 International Business Machines Corporation Method of forming a relief pattern by e-beam lithography using chemical amplification, and derived articles
US7682989B2 (en) * 2007-05-18 2010-03-23 Texas Instruments Incorporated Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
US7919225B2 (en) * 2008-05-23 2011-04-05 International Business Machines Corporation Photopatternable dielectric materials for BEOL applications and methods for use
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
JP5609142B2 (ja) * 2010-02-19 2014-10-22 住友ベークライト株式会社 絶縁膜、積層体、半導体装置および半導体装置の製造方法
WO2011084812A2 (en) * 2010-01-06 2011-07-14 Applied Materials, Inc. Flowable dielectric using oxide liner
KR101277722B1 (ko) * 2010-07-14 2013-06-24 제일모직주식회사 하이브리드 실록산 중합체, 상기 하이브리드 실록산 중합체로부터 형성된 봉지재 및 상기 봉지재를 포함하는 전자 소자
JP5567926B2 (ja) * 2010-07-29 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US9941214B2 (en) * 2013-08-15 2018-04-10 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and inter-metal dielectric (IMD) structures
KR101537660B1 (ko) * 2013-08-27 2015-07-17 한국세라믹기술원 세라믹 복합 섬유를 포함하는 열 계면 재료 및 그 제조방법
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080844A (ja) * 1983-10-11 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成用材料及びパタ−ン形成方法
US4745169A (en) * 1985-05-10 1988-05-17 Hitachi, Ltd. Alkali-soluble siloxane polymer, silmethylene polymer, and polyorganosilsesquioxane polymer
US5264319A (en) * 1985-05-10 1993-11-23 Hitachi, Ltd. Photosensitive resin composition having high resistance to oxygen plasma, containing alkali-soluble organosilicon polymer and photosensitive dissolution inhibitor
JPH0570119A (ja) 1991-09-12 1993-03-23 Kawasaki Steel Corp 半導体装置の製造方法
JP3153586B2 (ja) * 1991-10-15 2001-04-09 鐘淵化学工業株式会社 ケイ素系ハイブリッド材料
JP3296440B2 (ja) * 1991-10-17 2002-07-02 鐘淵化学工業株式会社 ケイ素系ハイブリッド材料
JPH05117392A (ja) * 1991-10-30 1993-05-14 Fujitsu Ltd 有機ケイ素重合体およびレジスト組成物
JP3418458B2 (ja) * 1993-08-31 2003-06-23 富士通株式会社 半導体装置の製造方法
DE19600305C2 (de) 1996-01-05 2001-05-03 Siemens Ag Herstellverfahren für eine Siliziumdioxid-Schicht auf einer Topographie sowie eine nach diesem Verfahren hergestellte Siliziumdioxidschicht
US6077792A (en) * 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
US6043147A (en) * 1997-12-18 2000-03-28 Advanced Micro Devices, Inc. Method of prevention of degradation of low dielectric constant gap-fill material
JPH11233500A (ja) 1998-02-13 1999-08-27 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US6318124B1 (en) * 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
JP4756526B2 (ja) * 1999-10-25 2011-08-24 富士通株式会社 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
US6677679B1 (en) * 2001-02-06 2004-01-13 Advanced Micro Devices, Inc. Use of SiO2/Sin for preventing copper contamination of low-k dielectric layers
JP5930695B2 (ja) * 2011-12-16 2016-06-08 旭化成ホームズ株式会社 機能パネル固定具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101045820B (zh) * 2006-03-30 2010-10-13 富士通株式会社 形成绝缘膜的组合物以及制造半导体器件的方法

Also Published As

Publication number Publication date
US6613834B2 (en) 2003-09-02
US6958525B2 (en) 2005-10-25
KR20010093658A (ko) 2001-10-29
DE10164913B4 (de) 2008-06-12
KR100703763B1 (ko) 2007-04-05
JP2001345317A (ja) 2001-12-14
US20030207131A1 (en) 2003-11-06
DE10113110A1 (de) 2001-10-25
DE10165028B4 (de) 2010-01-07
DE10164913B8 (de) 2008-10-02
US20060022357A1 (en) 2006-02-02
US20010033026A1 (en) 2001-10-25
US7235866B2 (en) 2007-06-26
DE10113110B4 (de) 2009-01-02

Similar Documents

Publication Publication Date Title
JP3604007B2 (ja) 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP4545973B2 (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
US8445377B2 (en) Mechanically robust metal/low-k interconnects
JP4616154B2 (ja) 半導体装置の製造方法
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
JP2008502142A (ja) 相互接続構造の製造方法
JP2003142477A (ja) 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
JP4756526B2 (ja) 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
WO2003061002A1 (en) Integration scheme for advanced beol metallization including low-k capping layer and method thereof
US7170177B2 (en) Semiconductor apparatus
JP4451457B2 (ja) 絶縁膜材料及びその製造方法、多層配線及びその製造方法、並びに、半導体装置の製造方法
JP4257272B2 (ja) 半導体装置及びその製造方法
US7790630B2 (en) Silicon-doped carbon dielectrics
JP2004259753A (ja) 半導体装置およびその製造方法
US8207059B2 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
JP5304033B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JP2003273098A (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP3981870B2 (ja) 半導体装置の製造方法
JP2004158606A (ja) 半導体装置および半導体装置の製造方法
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置
JP2005175396A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees