JP2007273494A - 絶縁膜形成用組成物及び半導体装置の製造方法 - Google Patents

絶縁膜形成用組成物及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007273494A
JP2007273494A JP2006093438A JP2006093438A JP2007273494A JP 2007273494 A JP2007273494 A JP 2007273494A JP 2006093438 A JP2006093438 A JP 2006093438A JP 2006093438 A JP2006093438 A JP 2006093438A JP 2007273494 A JP2007273494 A JP 2007273494A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
semiconductor device
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006093438A
Other languages
English (en)
Inventor
Shiro Ozaki
史朗 尾崎
Yoshihiro Nakada
義弘 中田
Ei Yano
映 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006093438A priority Critical patent/JP2007273494A/ja
Priority to TW095122095A priority patent/TWI311784B/zh
Priority to DE102006029335A priority patent/DE102006029335A1/de
Priority to US11/475,000 priority patent/US7476970B2/en
Priority to CN2006101060043A priority patent/CN101045820B/zh
Priority to KR1020060067926A priority patent/KR100785727B1/ko
Publication of JP2007273494A publication Critical patent/JP2007273494A/ja
Priority to US12/314,279 priority patent/US7985700B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)

Abstract

【課題】誘電率が低く機械的強度が高い多孔質の絶縁膜を有する半導体装置の製造方法、並びにこのような多孔質絶縁膜の形成に好適な絶縁膜形成用組成物を提供する。
【解決手段】基板１０上に、多孔質の第１の絶縁膜３８を形成する工程と、第１の絶縁膜３８上にＳｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物を含む第２の絶縁膜４０を形成する工程と、第１の絶縁膜３８上に第２の絶縁膜４０が形成された状態で紫外線を照射し、第１の絶縁膜３８を硬化させる工程とを有する。これにより、ＣＨ３基を脱離する波長域を有する紫外線が第２の絶縁膜により十分に吸収され、第１の絶縁膜では紫外線キュアによる高強度化が優先的に進行するので、第２の絶縁膜の誘電率を増加することなく膜密度を向上することができる。
【選択図】図３

Description

本発明は、絶縁膜形成用組成物及び半導体装置の製造方法に係り、特に多孔質絶縁膜を有する半導体装置の製造方法、並びに多孔質絶縁膜の形成に用いる絶縁膜形成用組成物に関する。
半導体集積回路の集積度の増加及び素子密度の向上に伴い、半導体素子の多層化への要求が高まっている。一方、高集積化に伴い配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。
配線遅延Ｔは、配線抵抗及び配線間の容量により影響を受け、配線抵抗をＲ、配線間の容量をＣとすると、
Ｔ ∝ ＣＲ
として表される。この式において、配線間隔をｄ、電極面積（対向する配線の側面の面積）をＳ、配線間に設けられている絶縁材料の誘電率をεｒ、真空誘電率をε０と表すと、配線間の容量Ｃは、
Ｃ ＝ε０εｒＳ／ｄ
として表される。したがって、配線遅延を小さくするには、絶縁膜の低誘電率化が有効な手段となる。
従来、絶縁材料としては、二酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、燐珪酸ガラス（ＰＳＧ）等の無機膜或いはポリイミドなどの有機系高分子が用いられてきた。しかしながら、半導体デバイスで最も用いられているＣＶＤ−ＳｉＯ２膜の誘電率は約４程度である。また、低誘電率ＣＶＤ膜として検討されているＳｉＯＦ膜は誘電率約３．３〜３．５であるが、吸湿性が高く、吸湿に伴って誘電率が上昇してしまう。
さらに、近年、比誘電率が更に低い絶縁材料として、多孔質絶縁膜が注目されている。多孔質絶縁膜は、加熱により蒸発または分解する有機樹脂などを低誘電率被膜形成用材料に添加して、成膜時の加熱によりこれを蒸発又は分解して多孔質化するものである。
特開２０００−３４０５５７号公報 特開２００４−２４７６９５号公報
しかしながら、多孔質絶縁膜は、現状では空孔サイズが１０ｎｍ以上と大きいことから、誘電率を低減するために空隙率を高くすると吸湿による誘電率上昇や膜強度の低下が生じてしまう。このため、絶縁膜中にクラックが生じたりボンディングの際に絶縁膜が破壊されたりすることがあった。
本発明の目的は、誘電率が低く機械的強度が高い多孔質絶縁膜を有する半導体装置の製造方法、並びにこのような多孔質絶縁膜の形成に好適な絶縁膜形成用組成物を提供することにある。
本発明の一観点によれば、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物と、前記シリコン化合物を溶解する有機溶媒とを有することを特徴とする絶縁膜形成用組成物が提供される。
また、本発明の他の観点によれば、基板上に、多孔質の第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物を含む第２の絶縁膜を形成する工程と、前記第１の絶縁膜上に前記第２の絶縁膜が形成された状態で紫外線を照射し、前記第１の絶縁膜を硬化させる工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、多孔質絶縁膜上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物を含む絶縁膜を形成し、この絶縁膜上から紫外線を照射して多孔質絶縁膜を硬化させるので、ＣＨ３基を脱離する波長域を有する紫外線を上層の絶縁膜により十分に吸収することができ、多孔質絶縁膜では紫外線キュアによる高強度化を優先的に進行させることができるので、多孔質絶縁膜の誘電率を増加することなく膜密度を向上することができる。また、下地膜に対する密着性をも向上することができる。また、紫外線の照射の際には、上層絶縁膜のＣＨ３基が脱離して膜密度が向上するので、膜強度が増加するとともに、上層絶縁膜をエッチングストッパ膜として用いることができる。これにより、より信頼性の高い高速回路基板の形成が可能となる。
本発明の一実施形態による絶縁膜形成用組成物並びに半導体装置及びその製造方法について図１乃至図８を用いて説明する。
図１は本実施形態による半導体装置の構造を示す概略断面図、図２乃至図８は本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による絶縁膜形成用組成物について説明する。
本実施形態による絶縁膜形成用組成物は、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物を含むことを特徴とするものである。ここで、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するとは、化合物中におけるＳｉに対する総ての結合を１００％としたときのＳｉ−ＣＨ３結合の含有割合が３０〜９０％であることを意味する。結合の組成範囲は、例えばＸＰＳ測定から得られるＳｉ ２ｐの波形を分離することにより確認することができる。なお、本願発明者等は、株式会社クレイトスアナリティカル社製のＸＰＳ装置（Ａｘｉｓ−Ｈｓｉ）を用いて、Ｓｉ−ＣＨ３結合の含有割合を確認した。
この絶縁膜形成用組成物を構成するシリコン化合物は、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有していれば、特に限定されるものではない。このようなシリコン化合物としては、構造式
Figure 2007273494
 で表されるポリカルボシランのＲ１，Ｒ２の一部をＣＨ３で置換してＳｉ−ＣＨ３結合の含有割合を上記範囲に制御した化合物や、構造式
Figure 2007273494
 で表されるポリシラザンのＲ１〜Ｒ３の一部をＣＨ３で置換してＳｉ−ＣＨ３結合の含有割合を上記範囲に制御した化合物が挙げられる。
本実施形態の絶縁膜形成用組成物は、例えば、多孔質絶縁膜を高強度化することを目的とする絶縁膜の形成に用いることができる。具体的には、多孔質絶縁膜上に、本実施形態の絶縁膜形成用組成物を用いて絶縁膜を形成後、紫外線キュアによって多孔質絶縁膜の高強度化を行う。
多孔質絶縁膜上に本実施形態の絶縁膜形成用組成物を用いて絶縁膜を形成した状態で紫外線キュアを行うことにより、上層の絶縁膜においてＣＨ３基の切断に有効な波長域の紫外線を十分に吸収することができ、下層の多孔質絶縁膜の低誘電率を維持したままでシロキサン結合形成による高強度化を優先的に進行させることができる。また、上層の絶縁膜においてＣＨ３基を意図的に切断することでシリコン化合物を更に高密度化することができ、上層の絶縁膜にエッチングストッパとしての機能を付与することができる。
Ｓｉ−ＣＨ３結合の含有割合を３０％以上とするのは、３０％未満では、紫外線キュアの際における上層の絶縁膜による紫外線の吸収が不十分となり、多孔質絶縁膜の誘電率上昇を抑制することが困難だからである。Ｓｉ−ＣＨ３結合の含有割合を９０％以下とするのは、９０％を超えると、逆に紫外線キュアの際における紫外線の吸収率が高くなりすぎてしまい、多孔質絶縁膜のキュアリングが進まず、狙い値通りの膜強度に到達しないからである。
Ｓｉ−ＣＨ３結合の含有量は、３０〜９０％の範囲に、好ましくは４０〜７０％の範囲に、更に好ましくは５０〜６０％の範囲に設定する。Ｓｉ−ＣＨ３結合の含有量を多くするほどに多孔質絶縁膜の誘電率減少の効果や多孔質絶縁膜に対するエッチング選択比を向上する効果が高くなるが、Ｓｉ−ＣＨ３結合の含有量が多いほど材料の調製が困難になるからである。
前記構造式で表されるポリカルボシラン及び前記構造式で表されるポリシラザンにおけるＲ１〜Ｒ３の少なくともいずれかをＣＨ３基で置換する方法には、特に制限はない。例えば、Ｒ１〜Ｒ３の少なくともいずれかをハロゲン化し、ＣＨ３基を含むＧｒｉｇｎａｒｄ試薬と反応させることにより、置換することができる。
なお、絶縁膜形成用組成物におけるＳｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物以外の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができる。例えば、溶剤、公知の各種添加剤などが挙げられる。
溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エタノール、シクロヘキサン、メチルイソブチルケトン、メチルエチルケトン、メチルセロソルブ、エチルセロソルブ、オクタン、デカン、プロピレングリコール、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等が挙げられる。なお、調整後の塗布溶液中に含まれる溶剤の含有割合は、１〜５０ｗｔ％程度である。
次に、上記絶縁膜形成用組成物を用いて形成した半導体装置の一例について図１を用いて説明する。
半導体基板１０上には、素子領域１４を画定する素子分離膜１２が形成されている。素子領域１４には、半導体基板１０上にゲート絶縁膜１６を介して形成されたゲート電極１８と、ゲート電極両側の半導体基板１０中に形成されたソース／ドレイン領域２２とを有するＭＯＳトランジスタ２４が形成されている。
ＭＯＳトランジスタ２４が形成された半導体基板１０上には、層間絶縁膜２６及びストッパ膜２８が形成されている。層間絶縁膜２６及びストッパ膜２８には、ソース／ドレイン領域２２に接続されたコンタクトプラグ３５が埋め込まれている。
コンタクトプラグ３５が埋め込まれたストッパ膜２８上には、絶縁膜３６、層間絶縁膜３８及び絶縁膜４０が形成されている。層間絶縁膜３８は、低誘電率の多孔質材料により構成されている。絶縁膜３６、層間絶縁膜３８及び絶縁膜４０には、バリアメタル４８及びＣｕ膜よりなる配線５１が埋め込まれている。
配線５１が埋め込まれた絶縁膜４０上には、絶縁膜５２、層間絶縁膜５４、絶縁膜５６、層間絶縁膜５８及び絶縁膜６０が形成されている。層間絶縁膜５４，５８は、低誘電率の多孔質材料により構成されている。絶縁膜５２及び層間絶縁膜５４には、配線５１に達するビアホール６６が形成されている。絶縁膜５６、層間絶縁膜５８及び絶縁膜６０には、ビアホール６６に接続された配線溝７２が形成されている。ビアホール６６には、バリアメタル７４及びＣｕ膜７６よりなるコンタクトプラグ７７ａが埋め込まれている。配線溝７２には、バリア膜７４及びＣｕ膜７６よりなる配線７７ｂが埋め込まれている。コンタクトプラグ７７ａ及び配線７７ｂは一体に形成されている。
配線７７ｂが埋め込まれた絶縁膜６０上には、絶縁膜７８が形成されている。
ここで、図１に示す本実施形態による半導体装置では、多孔質材料よりなる層間絶縁膜３８，５４，５８上に形成された絶縁膜４０，５６，６０の形成に、上記絶縁膜形成用組成物を用いている。
次に、上記絶縁膜形成用組成物を用いた半導体装置の製造方法について図２乃至図８を用いて説明する。
まず、例えばシリコンよりなる半導体基板１０に、例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法により、素子領域１４を画定する素子分離膜１２を形成する。素子分離膜１２は、ＳＴＩ（Shallow Trench Isolation）法により形成してもよい。
次いで、素子領域１４上に、通常のＭＯＳトランジスタの製造方法と同様にして、半導体基板１０上にゲート絶縁膜１６を介して形成されたゲート電極１８と、ゲート電極１８の両側の半導体基板１０内に形成されたソース／ドレイン領域２２とを有するＭＯＳトランジスタ２４を形成する（図２（ａ））。
次いで、ＭＯＳトランジスタ２４が形成された半導体基板１０上に、例えばＣＶＤ法により例えばシリコン酸化（ＳｉＯ２）膜を形成する。
次いで、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法によりこのシリコン酸化膜の表面を研磨して平坦化し、シリコン酸化膜よりなり表面が平坦化された層間絶縁膜２６を形成する。
次いで、層間絶縁膜２６上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化（ＳｉＮ）膜を堆積し、シリコン窒化膜よりなるストッパ膜２８を形成する。ストッパ膜２８は、後述する工程において、ＣＭＰにより研磨する際の研磨ストッパとして、層間絶縁膜３８等に配線溝４６を形成する際のエッチングストッパとして、それぞれ機能する。
ストッパ膜２８としては、シリコン窒化膜のほか、水素化ＳｉＣ膜（ＳｉＣ：Ｈ膜）、水素化酸化ＳｉＣ膜（ＳｉＣ：Ｏ：Ｈ膜）、窒化ＳｉＣ膜（ＳｉＣ：Ｎ膜）等を適用することができる。なお、ＳｉＣ：Ｈ膜とは、ＳｉＣ膜中にＨ（水素）を存在させてなる膜である。ＳｉＣ：Ｏ：Ｈ膜とは、ＳｉＣ膜中にＯ（酸素）とＨ（水素）とを存在させてなる膜である。ＳｉＣ：Ｎ膜とは、ＳｉＣ膜中にＮ（窒素）を存在させてなる膜である。
次いで、フォトリソグラフィ及びドライエッチングにより、ストッパ膜２８及び層間絶縁膜２６に、ソース／ドレイン領域２２に達するコンタクトホール３０を形成する（図２（ｂ））。
次いで、全面に、例えばスパッタ法により、例えば膜厚５０ｎｍの窒化チタン（ＴｉＮ）膜を堆積し、ＴｉＮ膜よりなるバリアメタル３２を形成する。
次いで、バリアメタル３２上に、例えばＣＶＤ法により、例えば膜厚１μｍのタングステン（Ｗ）膜３４を形成する。
次いで、例えばＣＭＰ法により、ストッパ膜２８の表面が露出するまでタングステン膜３４及びバリアメタル３２を研磨し、コンタクトホール３０内に埋め込まれ、密着層３２及びタングステン膜３４よりなるコンタクトプラグ３５を形成する（図２（ｃ））。
次いで、コンタクトプラグ３５が埋め込まれたストッパ膜２８上に、例えばプラズマＣＶＤ法により、例えば水素化酸化ＳｉＣ膜（ＳｉＣ：Ｏ：Ｈ膜）を堆積し、水素化酸化ＳｉＣ膜よりなる絶縁膜３６を形成する。水素化酸化ＳｉＣ膜は、ＳｉＣ膜中にＯ（酸素）とＨ（水素）とを存在させてなる緻密性の高い膜であり、水分等の拡散を防止するバリア膜として機能する。
次いで、絶縁膜３６上に、例えば膜厚１６０ｎｍの多孔質材料、例えば多孔質シリカよりなる層間絶縁膜３８を形成する（図３（ａ））。層間絶縁膜３８を構成する多孔質材料は、膜内部に空孔を有していれば特に限定されるものではなく、気相成長法により形成された炭素添加シリコン酸化膜、これに熱分解性化合物を添加してポアを形成した多孔質の炭素添加シリコン酸化膜、スピンコート法により形成された多孔質シリカ及び有機多孔質膜等を適用することができる。ポアの制御や密度の制御の観点からは、スピンコート法により形成された多孔質シリカが望ましい。
多孔質シリカよりなる層間絶縁膜３８は、例えば以下のようにして形成する。まず、絶縁膜３６上に、例えばスピンコート法により、多孔質の層間絶縁膜３８を形成するための液状の絶縁膜形成用組成物を塗布し、絶縁膜形成用組成物の塗布膜を形成する。塗布条件は、例えば３０００回転／分、３０秒とする。次いで、熱処理（ソフトベーク）を行い、塗布膜を半硬化するとともに絶縁膜形成用組成物中に含まれる熱分解性化合物を熱分解して空孔（細孔）を形成する。こうして、多孔質シリカよりなる層間絶縁膜３８を形成する。
ソフトベークの際には、赤外分光法から算出した架橋率が１０〜９０％となるように、処理温度及び処理時間を制御することが望ましい。９０％を超える架橋率では後工程で行う紫外線キュアによる光化学反応が進みにくく、また、１０未満の架橋率では塗布溶剤により下層の絶縁膜が溶解してしまい、好ましくないからである。
多孔質シリカを形成するための絶縁膜形成用組成物は、例えば、テトラアルコキシシラン、トリアルコキシシラン、メチルトリアルコキシシラン、エチルトリアルコキシシラン、プロピルトリアルコキシシラン、フェニルトリアルコキシシラン、ビニルトリアルコキシシラン、アリルトリアルコキシシラン、グリシジルトリアルコキシシラン、ジアルコキシシラン、ジメチルジアルコキシシラン、ジエチルジアルコキシシラン、ジプロピルジアルコキシシラン、ジフェニルジアルコキシシラン、ジビニルジアルコキシシラン、ジアリルジアルコキシシラン、ジグリシジルジアルコキシシラン、フェニルメチルジアルコキシシラン、フェニルエチルジアルコキシシラン、フェニルプロピルトリアルコキシシラン、フェニルビニルジアルコキシシラン、フェニルアリルジアルコキシシラン、フェニルグリシジルジアルコキシシラン、メチルビニルジアルコキシシラン、エチルビニルジアルコキシシラン、プロピルビニルジアルコキシシラン等を原料として用いて加水分解反応や縮重合反応を起こさせてなるポリマに、熱分解性の有機化合物を添加することにより形成することができる。絶縁膜形成用組成物としては、４級アルキルアミンにより形成したクラスター状多孔質シリカを用いることがより好ましい。これは、サイズの小さい空孔を均一に形成できるからである。熱分解性の有機化合物としては、例えばアクリル樹脂等を適用することができる。
次いで、層間絶縁膜３８上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物よりなる絶縁膜４０を形成する（図３（ｂ））。ここで、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するとは、化合物中におけるＳｉに対する総ての結合を１００％としたときのＳｉ−ＣＨ３結合の含有割合が３０〜９０％であることを意味する。結合の組成範囲は、例えばＸＰＳ測定から得られるＳｉ ２ｐの波形を分離することにより確認することができる。なお、本願発明者等は、株式会社クレイトスアナリティカル社製のＸＰＳ装置（Ａｘｉｓ−Ｈｓｉ）を用いて、Ｓｉ−ＣＨ３結合の含有割合を確認した。
絶縁膜４０を構成するシリコン化合物は、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有していれば特に限定されるものではない。このようなシリコン化合物としては、構造式
Figure 2007273494
 で表されるポリカルボシランのＲ１，Ｒ２の一部をＣＨ３で置換した化合物や、構造式
Figure 2007273494
 で表されるポリシラザンのＲ１〜Ｒ３の一部をＣＨ３で置換した化合物が挙げられる。
Ｓｉ−ＣＨ３結合の含有割合を３０％以上とするのは、３０％未満では、後述する工程で行う紫外線キュアの際における絶縁膜４０による紫外線の吸収が不十分となり、層間絶縁膜３８の誘電率上昇を抑制することが困難だからである。Ｓｉ−ＣＨ３結合の含有割合を９０％以下とするのは、９０％を超えると、逆に紫外線キュアの際における紫外線の吸収率が高くなりすぎてしまい、層間絶縁膜３８のキュアリングが進まず、狙い値通りの膜強度に到達しないからである。
絶縁膜４０は、例えば以下のようにして形成する。まず、絶縁膜３６上に、例えばスピンコート法により、絶縁膜４０を形成するための液状の絶縁膜形成用組成物を塗布し、絶縁膜形成用組成物の塗布膜を形成する。次いで、熱処理（ソフトベーク）を行い、塗布膜を半硬化して絶縁膜４０を形成する。
次いで、絶縁膜４０上から紫外線を照射し、層間絶縁膜３８の紫外線キュアを行う（図３（ｃ））。紫外線キュアは、真空又は常圧で紫外線照射を行えば特に限定されるものではないが、真空中にて行うことが好ましい。その際、圧力調整や改質のために窒素、アルゴン等の不活性ガスを導入してもよい。また、紫外線照射の際、５０〜４７０℃の温度で加熱しながら照射することが望ましい。これは、多孔質の層間絶縁膜３８のキュアが促進し、膜強度の向上が図れるとともに、下地絶縁膜（ストッパ膜２８）との密着性が強化されるためである。なお、熱処理の温度は、一定であってもよいし、複数のステップで変えるようにしてもよい。
この紫外線キュアの際、層間絶縁膜３８上にはＳｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物よりなる絶縁膜４０が形成されているため、ＣＨ３基を脱離する波長域を有する紫外線の一部が絶縁膜４０によって吸収され、層間絶縁膜３８中に残存しているシラノールを脱水縮合させるに必要な紫外線だけを層間絶縁膜３８に到達させることができる。これにより、ＣＨ３基の脱離による誘電率の増加を抑制しつつ、層間絶縁膜３８の膜強度を向上することができる。
また、この紫外線キュアに伴い絶縁膜４０中のＣＨ３基は脱離され、絶縁膜４０も高密度化する。これにより、絶縁膜４０はエッチングストッパとしての機能を付与される。なお、紫外線キュア後における絶縁膜４０中におけるＳｉ−ＣＨ３結合の含有割合を測定したところ、何れのサンプルも１０％を切る値であった。
次いで、フォトリソグラフィにより、絶縁膜４０上に、第１層目の配線５１の形成予定領域を露出する開口部４４が形成されたフォトレジスト膜４２を形成する。
次いで、例えばＣＦ４ガス及びＣＨＦ３ガスを用いたドライエッチングにより、フォトレジスト膜４２をマスクとして及びストッパ膜２８をストッパとして絶縁膜４０、層間絶縁膜３８及び絶縁膜３６を順次エッチングし、絶縁膜４０、層間絶縁膜３８及び絶縁膜３６に配線５１を埋め込むための配線溝４６を形成する（図４（ａ））。なお、コンタクトプラグ３５の上面は、配線溝４６内に露出した状態となる。
次いで、例えばアッシングにより、フォトレジスト膜４２を除去する。
次いで、全面に、例えばスパッタ法により、例えば膜厚１０ｎｍの窒化タンタル（ＴａＮ）膜を堆積し、ＴａＮ膜よりなるバリアメタル４８を形成する。バリアメタル４８は、後述の工程で形成する銅配線からＣｕが絶縁膜中に拡散するのを防止するためのものである。
次いで、バリアメタル４８上に、例えばスパッタ法により、例えば膜厚１０ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなるシード膜（図示せず）を形成する。
次いで、例えば電気めっき法により、シード膜をシードとしてＣｕ膜を堆積し、シード層と併せたトータルの膜厚が例えば６００ｎｍのＣｕ膜５０を形成する。
次いで、ＣＭＰ法により、絶縁膜４０上のＣｕ膜５０及びバリアメタル４８を研磨により除去し、配線溝４６内に埋め込まれバリアメタル４８及びＣｕ膜５０よりなる配線５１を形成する。なお、このような配線５１の製造プロセスは、シングルダマシン法と称される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３０ｎｍの水素化酸化ＳｉＣ膜を堆積し、水素化酸化ＳｉＣ膜よりなる絶縁膜５２を形成する（図４（ｂ））。絶縁膜５２は、水分の拡散及びＣｕ配線からのＣｕの拡散を防止するバリア膜として機能するものである。
次いで、絶縁膜５２上に、多孔質の層間絶縁膜５４を形成する。多孔質の層間絶縁膜５４の形成方法には、例えば上述の層間絶縁膜３８と同様の方法を適用できる。層間絶縁膜５４の膜厚は、例えば１８０ｎｍとする。
次いで、層間絶縁膜５４上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物よりなる絶縁膜５６を形成する（図５（ａ））。絶縁膜５６の形成方法には、上述の絶縁膜４０と同様の方法を適用する。絶縁膜５６の膜厚は、例えば３０ｎｍとする。
次いで、絶縁膜５６上から紫外線を照射し、層間絶縁膜５４の紫外線キュアを行う。この紫外線キュアは、多孔質の層間絶縁膜５４の膜強度を向上するとともに絶縁膜５６の膜密度を向上するためのものであり、上述の層間絶縁膜３８の紫外線キュアと同様の方法で行う。
次いで、絶縁膜５６上に、多孔質の層間絶縁膜５８を形成する。多孔質の層間絶縁膜５８の形成方法には、例えば上述の層間絶縁膜３８と同様の方法を適用できる。層間絶縁膜５８の膜厚は、例えば１６０ｎｍとする。
次いで、層間絶縁膜５８上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物よりなる絶縁膜６０を形成する（図５（ｂ））。絶縁膜６０の形成方法には、上述の絶縁膜４０と同様の方法を適用する。絶縁膜６０の膜厚は、例えば３０ｎｍとする。
次いで、絶縁膜６０上から紫外線を照射し、層間絶縁膜５８の紫外線キュアを行う。この紫外線キュアは、多孔質の層間絶縁膜５８の膜強度を向上するとともに絶縁膜６０の膜密度を向上するためのものであり、上述の層間絶縁膜３８の紫外線キュアと同様の方法で行う。
次いで、フォトリソグラフィにより、絶縁膜６０上に、配線５１に達するビアホールの形成予定領域を露出する開口部６４が形成されたフォトレジスト膜６２を形成する。
次いで、例えばＣＦ４ガス及びＣＨＦ３ガスを用いたドライエッチングにより、フォトレジスト膜６２をマスクとして、絶縁膜６０、層間絶縁膜５８、絶縁膜５６、層間絶縁膜５４及び絶縁膜５２を順次エッチングし、絶縁膜６０、層間絶縁膜５８、絶縁膜５６、層間絶縁膜５４及び絶縁膜５２に配線５１に達するビアホール６６を形成する（図６）。なお、各絶縁膜は、エッチングガスの組成比やエッチングの際の圧力等を適宜変化させることにより、順次エッチングすることが可能である。
次いで、例えばアッシングにより、フォトレジスト膜６２を除去する。
次いで、フォトリソグラフィにより、ビアホール６６が開口された絶縁膜６０上に、第２層目の配線７７ｂの形成予定領域を露出する開口部７０が形成されたフォトレジスト膜６８を形成する。
次いで、例えばＣＦ４ガス及びＣＨＦ３ガスを用いたドライエッチングにより、フォトレジスト膜６８をマスクとして絶縁膜６０、層間絶縁膜５８及び絶縁膜５６を順次エッチングし、絶縁膜６０、層間絶縁膜５８及び絶縁膜５６に配線７７ｂを埋め込むための配線溝７２を形成する（図７）。配線溝７２は、ビアホール６６と繋がった状態となる。
次いで、例えばアッシングにより、フォトレジスト膜６８を除去する。
次いで、全面に、例えばスパッタ法により、例えば膜厚１０ｎｍのＴａＮ膜を堆積し、ＴａＮ膜よりなるバリアメタル７４を形成する。バリアメタル７４は、後述の工程で形成する銅配線からＣｕが絶縁膜中に拡散するのを防止するためのものである。
次いで、バリアメタル７４上に、例えばスパッタ法により、例えば膜厚１０ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなるシード膜（図示せず）を形成する。
次いで、例えば電気めっき法により、シード膜をシードとしてＣｕ膜を堆積し、シード層と併せたトータルの膜厚が例えば１４００ｎｍのＣｕ膜７６を形成する。
次いで、ＣＭＰ法により、絶縁膜６０上のＣｕ膜７６及びバリアメタル７４を研磨により除去し、ビアホール６６内に埋め込まれバリアメタル７４及びＣｕ膜７６よりなるコンタクトプラグ７７ａと、配線溝７２内に埋め込まれバリアメタル７４及びＣｕ膜７６よりなる配線７７ｂとを一体且つ一括して形成する。なお、このようにコンタクトプラグ７７ａと配線７７ｂとを一括して形成する製造プロセスは、デュアルダマシン法と称される。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３０ｎｍの水素化酸化ＳｉＣ膜を堆積し、水素化酸化ＳｉＣ膜よりなる絶縁膜７８を形成する（図８）。絶縁膜７８は、水分の拡散及びＣｕ配線からのＣｕの拡散を防止するバリア膜として機能するものである。
この後、必要に応じて上記と同様の工程を適宜繰り返し、図示しない第３層目の配線等を形成し、本実施形態による半導体装置を完成する。
このように、本実施形態によれば、多孔質絶縁膜上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物を含む絶縁膜を形成し、この絶縁膜上から紫外線を照射して多孔質絶縁膜を硬化させるので、ＣＨ３基を脱離する波長域を有する紫外線を上層の絶縁膜により十分に吸収することができ、多孔質絶縁膜では紫外線キュアによる高強度化を優先的に進行させることができるので、多孔質絶縁膜の誘電率を増加することなく膜密度を向上することができる。また、下地膜に対する密着性をも向上することができる。また、紫外線の照射の際には、上層絶縁膜のＣＨ３基が脱離して膜密度が向上するので、膜強度が増加するとともに、上層絶縁膜をエッチングストッパ膜として用いることができる。これにより、より信頼性の高い高速回路基板の形成が可能となる。
本発明は上記実施形態に限らず種々の変形が可能である。
本発明は、上記実施形態に記載の半導体装置の構造及びその製造方法に限定されるものではなく、多孔質絶縁膜を有する半導体装置の製造に広く適用することができる。半導体装置を構成する各層の膜厚や構成材料についても、適宜変更することができる。
基板上に、スピンコート法により、多孔質シリカよりなる絶縁膜形成用の絶縁膜形成用組成物を塗布し、塗布膜を形成した。塗布条件は、例えば３０００回転／分、３０秒とした。次いで、ソフトベークを行い、塗布膜を硬化するとともに絶縁膜形成用組成物中に含まれる熱分解性化合物を熱分解して空孔を形成した。
こうして、多孔質シリカよりなる多孔質絶縁膜を形成した。このように形成した多孔質絶縁膜の架橋率を赤外分光法から算出したところ、１０〜９０％の範囲であった。また、多孔質絶縁膜中のＳｉ−ＣＨ３結合の含有割合をＸＰＳにより調査した結果、３〜６０％の範囲であった。
次いで、このように形成した多孔質絶縁膜上に、スピンコート法により、Ｓｉ−ＣＨ３結合を所定の割合で含有するシリコン化合物よりなる絶縁膜を形成した。ここでは、Ｓｉ−ＣＨ３結合の含有割合を変化し、下記の１１種類の試料を用意した。Ｓｉ−ＣＨ３結合の含有割合は、株式会社クレイトスアナリティカル社製のＸＰＳ装置（Ａｘｉｓ−Ｈｓｉ）を用いて確認した。
［実施例１］Ｓｉ−ＣＨ３結合の含有割合を３０％として、絶縁膜を形成した。
［実施例２］Ｓｉ−ＣＨ３結合の含有割合を４０％として、絶縁膜を形成した。
［実施例３］Ｓｉ−ＣＨ３結合の含有割合を５０％として、絶縁膜を形成した。
［実施例４］Ｓｉ−ＣＨ３結合の含有割合を６０％として、絶縁膜を形成した。
［実施例５］Ｓｉ−ＣＨ３結合の含有割合を７０％として、絶縁膜を形成した。
［実施例６］Ｓｉ−ＣＨ３結合の含有割合を８０％として、絶縁膜を形成した。
［実施例７］Ｓｉ−ＣＨ３結合の含有割合を９０％として、絶縁膜を形成した。
［比較例１］Ｓｉ−ＣＨ３結合の含有割合を０％として、絶縁膜を形成した。
［比較例２］Ｓｉ−ＣＨ３結合の含有割合を１０％として、絶縁膜を形成した。
［比較例３］Ｓｉ−ＣＨ３結合の含有割合を２０％として、絶縁膜を形成した。
［比較例４］Ｓｉ−ＣＨ３結合の含有割合を９３％として、絶縁膜を形成した。
次いで、絶縁膜上から多孔質絶縁膜に紫外線を照射して多孔質絶縁膜の紫外線キュアを行い、測定用の試料を得た。
このように作成した試料について、多孔質絶縁膜の誘電率、多孔質絶縁膜の強度、絶縁膜の多孔質絶縁膜に対するエッチング選択性を測定した。
また、上記実施形態に記載の製造方法を用い、１００万個のコンタクトプラグが電気的に直列接続されるように配線及び導体プラグを形成し、電気的接続の歩留り試験を行った。また、配線間の実効的な誘電率を測定した。
なお、実効的な誘電率とは、配線の周囲に多孔質絶縁膜のみならず他の絶縁膜も存在している状態において測定される誘電率のことである。この場合、誘電率の低い多孔質絶縁膜のみならず、誘電率の比較的高い絶縁膜も配線の周囲に存在している状態で測定されるため、実効的な誘電率は多孔質絶縁膜の誘電率よりも大きい値となる。
上記１１種類の試料について測定を行った結果を表１にまとめる。
Figure 2007273494
 表１に示すように、絶縁膜中のＳｉ−ＣＨ３結合の含有割合を３０％以上に設定することにより、多孔質絶縁膜の誘電率が減少した。これは、上層の絶縁膜中のＳｉ−ＣＨ３結合の含有割合を３０％以上に設定することにより、紫外線キュアの際にＣＨ３基を脱離する波長域を有する紫外線が上層の絶縁膜によって十分吸収され、多孔質絶縁膜には残存しているシラノールを脱水縮合させるに必要な紫外線だけをできるためである。
一方、ＣＨ３基の脱離割合が減少するに伴い膜の強度が若干減少しているが、Ｓｉ−ＣＨ３結合の含有割合が３０〜９０％の範囲ではその減少量も小さい。Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有する絶縁膜を用いないときの多孔質絶縁膜の膜強度は約１０．０ＧＰａであることから、Ｓｉ−ＣＨ３結合の含有割合が３０〜９０％の範囲においても膜強度を向上する効果は十分に認められる。
また、絶縁膜中のＳｉ−ＣＨ３結合の含有割合を増加するほどに多孔質絶縁膜に対するエッチング選択性を増加することができた。Ｓｉ−ＣＨ３結合の含有割合が３０％以上では、多孔質絶縁膜に対するエッチング選択比が１．５以上であり、実用的な値を実現することができた。
また、電気的接続の歩留まり試験を行った結果、Ｓｉ−ＣＨ３結合の含有割合が３０〜９０％の試料では９４．７〜１００％と高い歩留りを得ることができたのに対し、Ｓｉ−ＣＨ３結合の含有割合が３０％未満又は９０％を超える試料では５１．１〜７１．１％と非常に低い歩留りであった。
また、２００℃、３０００時間の高温放置を行った後に配線の抵抗を測定したところ、実施例１〜実施例７の試料では抵抗値の上昇は確認されなかったが、比較例１〜４の試料では抵抗値の上昇が確認された。
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
（付記１） Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物と、
前記シリコン化合物を溶解する有機溶媒と
を有することを特徴とする絶縁膜形成用組成物。
（付記２） 付記１記載の絶縁膜形成用組成物において、
前記シリコン化合物は、一般式
Figure 2007273494
 で表されるポリカルボシランのＲ１，Ｒ２の一部をＣＨ３で置換してなる
ことを特徴とする絶縁膜形成用組成物。
（付記３） 付記１記載の絶縁膜形成用組成物において、
前記シリコン化合物は、一般式
Figure 2007273494
 で表されるポリシラザンのＲ１〜Ｒ３の一部をＣＨ３で置換してなる
ことを特徴とする絶縁膜形成用組成物。
（付記４） 基板上に、多孔質の第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物を含む第２の絶縁膜を形成する工程と、
前記第１の絶縁膜上に前記第２の絶縁膜が形成された状態で紫外線を照射し、前記第１の絶縁膜を硬化させる工程と
を有することを特徴とする半導体装置の製造方法。
（付記５） 付記４記載の半導体装置の製造方法において、
前記第１の絶縁膜を硬化させる工程では、紫外線の照射により前記第２の絶縁膜中のＣＨ３基を切断し、前記第２の絶縁膜の膜密度を増加させる
ことを特徴とする半導体装置の製造方法。
（付記６） 付記４又は５記載の半導体装置の製造方法において、
前記第１の絶縁膜を形成する工程では、膜中にＳｉ−ＣＨ３結合を３〜６０％の割合で含有する前記第１の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記７） 付記４乃至６のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜を硬化させる工程では、５０〜４７０℃の温度で過熱した状態で紫外線を照射する
ことを特徴とする半導体装置の製造方法。
（付記８） 付記４乃至７のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜を形成する工程は、前記第１の絶縁膜を形成するための第１の絶縁膜形成用組成物を塗布して塗布膜を形成する工程と、熱処理により前記塗布膜を半硬化させる工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記９） 付記８記載の半導体装置の製造方法において、
前記塗布膜を半硬化させる工程では、膜中における架橋率が１０〜９０％となるように熱処理条件を設定する
ことを特徴とする半導体装置の製造方法。
（付記１０） 付記４乃至９のいずれか１項に記載の半導体装置の製造方法において、
前記第２の絶縁膜を形成する工程は、前記第２の絶縁膜を形成するための第２の絶縁膜形成用組成物を塗布して塗布膜を形成する工程と、熱処理により前記塗布膜を半硬化させる工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１１） 付記１０記載の半導体装置の製造方法において、
前記塗布膜を半硬化させる工程では、膜中における架橋率が１０〜９０％となるように熱処理条件を設定する
ことを特徴とする半導体装置の製造方法。
（付記１２） 付記４乃至１１のいずれか１項に記載の半導体装置の製造方法において、
前記シリコン化合物として、一般式
Figure 2007273494
 で表されるポリカルボシランのＲ１，Ｒ２の一部をＣＨ３で置換してなる化合物を用いる
ことを特徴とする半導体装置の製造方法。
（付記１３） 付記４乃至１１のいずれか１項に記載の半導体装置の製造方法において、
前記シリコン化合物として、一般式
Figure 2007273494
 で表されるポリシラザンのＲ１〜Ｒ３の一部をＣＨ３で置換してなる化合物を用いる
ことを特徴とする半導体装置の製造方法。
（付記１４） 付記４乃至１３のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜を形成する工程では、多孔質シリカよりなる前記第１の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
本発明の一実施形態による半導体装置の構造を示す概略断面図である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
符号の説明
１０…半導体基板
１２…素子分離膜
１４…素子領域
１６…ゲート絶縁膜
１８…ゲート電極
２２…ソース／ドレイン領域
２４…ＭＯＳトランジスタ
２６…層間絶縁膜
２８…ストッパ膜
３０…コンタクトホール
３２，４８，７４…バリアメタル
３４…タングステン膜
３５，７７ａ…コンタクトプラグ
３６，４０，５２，５６，６０，７８…絶縁膜
３８，５４，５８…多孔質の層間絶縁膜
４２，６２，６８…フォトレジスト膜
４４，６４，７０…開口部
４６，７２…配線溝
５０，７６…Ｃｕ膜
５１，７７ｂ…配線
５２，７８…Ｃｕ拡散防止用の絶縁膜
６６…ビアホール

Claims (10)

  1. Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物と、
    前記シリコン化合物を溶解する有機溶媒と
    を有することを特徴とする絶縁膜形成用組成物。
  2. 請求項１記載の絶縁膜形成用組成物において、
    前記シリコン化合物は、一般式
    Figure 2007273494
     で表されるポリカルボシランのＲ１，Ｒ２の一部をＣＨ３で置換してなる
    ことを特徴とする絶縁膜形成用組成物。
  3. 請求項１記載の絶縁膜形成用組成物において、
    前記シリコン化合物は、一般式
    Figure 2007273494
     で表されるポリシラザンのＲ１〜Ｒ３の一部をＣＨ３で置換してなる
    ことを特徴とする絶縁膜形成用組成物。
  4. 基板上に、多孔質の第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に、Ｓｉ−ＣＨ３結合を３０〜９０％の割合で含有するシリコン化合物を含む第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に前記第２の絶縁膜が形成された状態で紫外線を照射し、前記第１の絶縁膜を硬化させる工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記第１の絶縁膜を硬化させる工程では、紫外線の照射により前記第２の絶縁膜中のＣＨ３基を切断し、前記第２の絶縁膜の膜密度を増加させる
    ことを特徴とする半導体装置の製造方法。
  6. 請求項４又は５記載の半導体装置の製造方法において、
    前記第１の絶縁膜を形成する工程では、膜中にＳｉ−ＣＨ３結合を３〜６０％の割合で含有する前記第１の絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項４乃至６のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の絶縁膜を硬化させる工程では、５０〜４７０℃の温度で過熱した状態で紫外線を照射する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項４乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記シリコン化合物として、一般式
    Figure 2007273494
     で表されるポリカルボシランのＲ１，Ｒ２の一部をＣＨ３で置換してなる化合物を用いる
    ことを特徴とする半導体装置の製造方法。
  9. 請求項４乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記シリコン化合物として、一般式
    Figure 2007273494
     で表されるポリシラザンのＲ１〜Ｒ３の一部をＣＨ３で置換してなる化合物を用いる
    ことを特徴とする半導体装置の製造方法。
  10. 請求項４乃至９のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の絶縁膜を形成する工程では、多孔質シリカよりなる前記第１の絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
JP2006093438A 2006-03-30 2006-03-30 絶縁膜形成用組成物及び半導体装置の製造方法 Pending JP2007273494A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006093438A JP2007273494A (ja) 2006-03-30 2006-03-30 絶縁膜形成用組成物及び半導体装置の製造方法
TW095122095A TWI311784B (en) 2006-03-30 2006-06-20 Composition for forming insulating film and method for fabricating semiconductor device
DE102006029335A DE102006029335A1 (de) 2006-03-30 2006-06-23 Zusammensetzung zum Ausbilden eines Isolierfilms und Verfahren zum Herstellen einer Halbleitervorrichtung
US11/475,000 US7476970B2 (en) 2006-03-30 2006-06-27 Composition for forming insulating film and method for fabricating semiconductor device
CN2006101060043A CN101045820B (zh) 2006-03-30 2006-07-19 形成绝缘膜的组合物以及制造半导体器件的方法
KR1020060067926A KR100785727B1 (ko) 2006-03-30 2006-07-20 절연막 형성용 조성물 및 반도체 장치의 제조 방법
US12/314,279 US7985700B2 (en) 2006-03-30 2008-12-08 Composition for forming insulating film and method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006093438A JP2007273494A (ja) 2006-03-30 2006-03-30 絶縁膜形成用組成物及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007273494A true JP2007273494A (ja) 2007-10-18

Family

ID=38460372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006093438A Pending JP2007273494A (ja) 2006-03-30 2006-03-30 絶縁膜形成用組成物及び半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7476970B2 (ja)
JP (1) JP2007273494A (ja)
KR (1) KR100785727B1 (ja)
CN (1) CN101045820B (ja)
DE (1) DE102006029335A1 (ja)
TW (1) TWI311784B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716148B2 (en) 2010-06-18 2014-05-06 Fujitsu Semiconductor Limited Semiconductor device manufacturing method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP2011082308A (ja) * 2009-10-06 2011-04-21 Panasonic Corp 半導体装置の製造方法
WO2013170124A1 (en) 2012-05-10 2013-11-14 Burning Bush Group High performance silicon based thermal coating compositions
JP6158921B2 (ja) 2012-07-03 2017-07-05 バーニング ブッシュ グループ、 エルエルシー 高性能ケイ素系コーティング組成物
US8748317B2 (en) * 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
CN104078415A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN104658967B (zh) * 2013-11-21 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP6668288B2 (ja) * 2017-04-04 2020-03-18 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 膜形成組成物
CN115926508B (zh) * 2022-12-12 2023-09-19 浙江双金粉末涂料有限公司 一种降低热量传递且成膜致密的粉末涂料及成膜方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079381A (ja) * 1996-09-03 1998-03-24 Toshiba Corp 絶縁膜パターンの形成方法および感光性組成物
JPH10144672A (ja) * 1996-11-08 1998-05-29 Fujitsu Ltd 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JP2003273100A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP2005183697A (ja) * 2003-12-19 2005-07-07 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物。
JP2005350653A (ja) * 2004-05-11 2005-12-22 Jsr Corp 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
WO2005122195A2 (en) * 2004-06-04 2005-12-22 International Business Machines Corporation Fabrication of interconnect structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3418458B2 (ja) * 1993-08-31 2003-06-23 富士通株式会社 半導体装置の製造方法
JP3318408B2 (ja) * 1993-10-06 2002-08-26 東レ・ダウコーニング・シリコーン株式会社 粉状シリコーン硬化物およびその製造方法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5789325A (en) * 1996-04-29 1998-08-04 Dow Corning Corporation Coating electronic substrates with silica derived from polycarbosilane
JP3729226B2 (ja) * 1997-09-17 2005-12-21 富士通株式会社 半導体集積回路装置及びその製造方法
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
JP2000277511A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 絶縁膜の形成材料及び半導体装置の製造方法
JP3483500B2 (ja) 1999-05-28 2004-01-06 富士通株式会社 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP4408994B2 (ja) * 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP4839505B2 (ja) 2000-10-16 2011-12-21 日立化成工業株式会社 接着フィルム、その製造法及び接着フィルム付き半導体装置
JP3886779B2 (ja) 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
JP4471564B2 (ja) * 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP4311947B2 (ja) 2003-02-17 2009-08-12 東京エレクトロン株式会社 半導体装置
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079381A (ja) * 1996-09-03 1998-03-24 Toshiba Corp 絶縁膜パターンの形成方法および感光性組成物
JPH10144672A (ja) * 1996-11-08 1998-05-29 Fujitsu Ltd 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JP2003273100A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP2005183697A (ja) * 2003-12-19 2005-07-07 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物。
JP2005350653A (ja) * 2004-05-11 2005-12-22 Jsr Corp 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
WO2005122195A2 (en) * 2004-06-04 2005-12-22 International Business Machines Corporation Fabrication of interconnect structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716148B2 (en) 2010-06-18 2014-05-06 Fujitsu Semiconductor Limited Semiconductor device manufacturing method

Also Published As

Publication number Publication date
US7985700B2 (en) 2011-07-26
KR100785727B1 (ko) 2007-12-18
DE102006029335A1 (de) 2007-10-04
TW200737348A (en) 2007-10-01
CN101045820B (zh) 2010-10-13
US20070232058A1 (en) 2007-10-04
TWI311784B (en) 2009-07-01
US7476970B2 (en) 2009-01-13
CN101045820A (zh) 2007-10-03
US20090163039A1 (en) 2009-06-25
KR20070098401A (ko) 2007-10-05

Similar Documents

Publication Publication Date Title
JP5380797B2 (ja) 半導体デバイスの製造方法
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
JP4667165B2 (ja) 半導体装置の製造方法
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
JP2002284998A (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP4756526B2 (ja) 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
JP4408816B2 (ja) 半導体装置の製造方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
US8207059B2 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
KR101013483B1 (ko) 반도체 장치의 제조 방법
WO2009153857A1 (ja) 半導体装置及びその製造方法
JP2010034490A (ja) 半導体装置の製造方法
CN101960582A (zh) 布线基板、半导体装置以及半导体装置的制造方法
JP2003031566A (ja) 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品
JP4459096B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108