JP5380797B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5380797B2
JP5380797B2 JP2007176433A JP2007176433A JP5380797B2 JP 5380797 B2 JP5380797 B2 JP 5380797B2 JP 2007176433 A JP2007176433 A JP 2007176433A JP 2007176433 A JP2007176433 A JP 2007176433A JP 5380797 B2 JP5380797 B2 JP 5380797B2
Authority
JP
Japan
Prior art keywords
insulating film
bond
bonds
irradiation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007176433A
Other languages
English (en)
Other versions
JP2008078621A (ja
Inventor
史朗 尾崎
義弘 中田
映 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007176433A priority Critical patent/JP5380797B2/ja
Priority to TW096128864A priority patent/TWI362702B/zh
Priority to DE102007037445A priority patent/DE102007037445B4/de
Priority to US11/842,412 priority patent/US7655576B2/en
Priority to KR1020070084115A priority patent/KR100875692B1/ko
Publication of JP2008078621A publication Critical patent/JP2008078621A/ja
Application granted granted Critical
Publication of JP5380797B2 publication Critical patent/JP5380797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Description

本発明は多層配線装置およびその絶縁膜に関するものである。
従来から、絶縁膜の寄生容量増大による信号伝播速度の低下が知られていたが、半導体デバイスの配線間隔が１μｍを超える世代では配線遅延のデバイス全体への影響は少なかった。
しかし、配線間隔が１μｍ以下ではデバイス速度への影響が大きくなり、特に今後０．１μｍ以下の配線間隔で回路を形成すると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすようになってくる。
具体的には、半導体集積回路の集積度の増加および素子密度の向上に伴い、特に半導体素子の多層化への要求が高まって来るにつれ、高集積化に伴い配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。配線遅延（Ｔ）は、配線抵抗（Ｒ）と配線間の容量（Ｃ）により影響を受け、下記の式（１）で示される。
Ｔ∝ＣＲ・・・・・・・・（１）
なお、式（１）において、ε（誘電率）とＣの関係を式（２）に示す。
Ｃ＝ε０εｒＳ／ｄ・・・・・・・（２）
（Ｓは電極面積、ε０は真空の誘電率、εｒは絶縁膜の誘電率、ｄは配線間隔。）
したがって、配線遅延を小さくするためには、絶縁膜の低誘電率化が有効な手段となる。
現在、半導体装置等の多層配線装置の多層配線構造における絶縁膜としては、低誘電率塗布型絶縁膜、プラズマＣＶＤにより形成されたエッチングストッパ層および拡散バリア絶縁膜が主要なものである。
従来、これらの絶縁材料としては、二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）、燐珪酸ガラス（ＰＳＧ）等の無機膜または、ポリイミド等の有機系高分子が用いられてきた。しかし、半導体デバイスで最も頻繁に用いられているＣＶＤ−ＳｉＯ2膜では比誘電率が約４程度と高い。また、低誘電率ＣＶＤ膜として検討されているＳｉＯＦ膜は比誘電率が約３．３〜３．５であるが、吸湿性が高く、誘電率が上昇するという問題がある。更に、近年、低誘電率被膜として加熱により蒸発または分解する有機樹脂等を低誘電率被膜形成用材料に添加して、成膜時の加熱により多孔質化する多孔質被膜があるが、多孔質のため一般的に機械的強度が小さい。また、現状では空孔サイズが１０ｎｍ以上と大きいことから、誘電率を低減するために空隙率を高くすると、吸湿による誘電率上昇や膜強度の低下が生じ易い。
この課題に対し、成膜後に紫外線やプラズマ、電子線により絶縁膜を硬化し、高強度化する手法が検討されているが、いずれの手法においても有機基（主にＣＨ3基）の脱離による絶縁膜の誘電率上昇および膜減りが生じることから、十分な課題の解決には至っていない。また、これらのダメージを抑制し、低誘電率を維持したまま膜強度を向上させる試み（特許文献１，２参照。）として多孔質絶縁膜上に高密度絶縁膜を形成し、その上から紫外線，プラズマ，電子線を照射する手法も検討され、効果が確認されているが、デバイス適用に向けては更なる高強度化が必要とされている。
なお、微細化が進むことで、プロセス時の熱履歴が歩留り、信頼性に及ぼす影響が懸念されており、多孔質絶縁膜の成膜工程においてはキュアの短時間化、および低温化が求められている。よって紫外線やプラズマ、電子線により絶縁膜を高強度化する際には基板温度の上昇を抑制する必要があり、活性エネルギー線として紫外線を選択した際は、高強度化に不要な波長は極力カットすることで、基板の温度上昇を抑制する必要がある。
特願２００４−３５６６１８号（請求の範囲） 特願２００５−２３５８５０号（請求の範囲）
本発明は、上記問題を解決し、膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜を提供することを目的としている。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜にフィルターを介して紫外線を照射して当該絶縁膜を変性させることを含む多層配線装置の製造方法であって、当該フィルターとして、紫外線照射により、当該絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与えるフィルターを使用する、多層配線装置の製造方法が提供される。
前記フィルターを透過した紫外線について、Ｘ線光電子分光分析法によるＣ濃度が３０％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を有する１以上のピークを含むことが好ましい。
本発明の他の一態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜にフィルターを介して紫外線を照射して当該絶縁膜を変性させることを含む多層配線装置の製造方法であって、当該フィルターとして、紫外線照射により、当該絶縁膜の、接触角の減少率が８％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与えるフィルターを使用する、多層配線装置の製造方法が提供される。
前記フィルターを透過した紫外線について、当該絶縁膜の、接触角の減少率が８％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を有する１以上のピークを含むことが好ましい。
また、上記二つの態様について、前記紫外線照射により、前記絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させることを含むことが好ましい。
本発明の更に他の一態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜に紫外線を照射して当該絶縁膜を変性させることを含む多層配線装置の製造方法において、当該紫外線照射により、当該絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させることを含む多層配線装置の製造方法が提供される。フィルターを介して前記紫外線を照射することを含むことが好ましい。
また、上記三つの態様について、前記紫外線照射により、絶縁膜中にＳｉ−Ｏ−Ｓｉ結合を形成させることを含むこと、前記フィルターを透過した紫外線について、３２０ｎｍ以上の長波長域における積算照射量が３２０ｎｍ以下の波長域における積算照射量の１３６％以下であり、かつ、当該紫外線が３２０ｎｍ以下の範囲のピークのいずれか少なくとも一つを含むこと、前記紫外線照射の際に、５０〜４７０℃の間の温度で熱処理をすること、および、前記絶縁膜上に紫外線を透過可能な他の絶縁膜を形成した後に、前記紫外線を照射すること、が好ましい。
上記本発明態様により、膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜を備えた多層配線装置が得られる。これにより、多層配線装置における寄生容量増大によるデバイス応答速度の遅延および信頼性の低下を防止できる。また、紫外線硬化に不要な波長をフィルターによりカットし熱履歴を抑制することで、歩留まりが向上し、より信頼性の高い多層配線装置が得られる。
本発明の更に他の一態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜にフィルターを介して紫外線を照射してなる変性絶縁膜であって、当該フィルターとして、紫外線照射により、当該絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与えるフィルターを使用したものである、変性絶縁膜が提供される。
前記フィルターを透過した紫外線について、Ｘ線光電子分光分析法によるＣ濃度が３０％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を有する１以上のピークを含むことが好ましい。
本発明の更に他の一態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜にフィルターを介して紫外線を照射してなる変性絶縁膜であって、当該フィルターとして、紫外線照射により、当該絶縁膜の、接触角の減少率が８％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与えるフィルターを使用したものである、変性絶縁膜が提供される。
前記フィルターを透過した紫外線について、当該絶縁膜の、接触角の減少率が８％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を有する１以上のピークを含むことが好ましい。
さらに、直上の二つの変性絶縁膜の態様について、前記絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させてなることが好ましい。
本発明の更に他の一態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜に紫外線を照射し、絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させてなる変性絶縁膜が提供される。フィルターを介して前記紫外線を照射したものであることが好ましい。
上記の全ての変性絶縁膜の態様について、絶縁膜中にＳｉ−Ｏ−Ｓｉ結合を形成させてなること、前記フィルターを透過した紫外線について、３２０ｎｍ以上の長波長域における積算照射量が３２０ｎｍ以下の波長域における積算照射量の１３６％以下であり、当該紫外線が３２０ｎｍ以下の範囲のピークのいずれか少なくとも一つを含むこと、前記紫外線照射の際に、５０〜４７０℃の間の温度で熱処理を行ったものであること、および、前記絶縁膜上に紫外線を透過可能な他の絶縁膜を形成した後に、前記紫外線を照射してなるものであること、が好ましい。
上記変性絶縁膜の発明態様により、膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜が得られる。また、紫外線硬化に不要な波長をフィルターによりカットし熱履歴を抑制することで、共存する部品に対し、熱による悪影響を抑制することができる。
本発明の更に他の態様によれば、上記の多層配線装置の製造方法により製造された多層配線装置や、上記の変性絶縁膜を含む多層配線装置が提供される。また、紫外線硬化に不要な波長をフィルターによりカットし熱履歴を抑制することで、歩留まりが向上し、より信頼性の高い多層配線装置が得られる。
この多層配線装置の発明態様により、デバイス応答速度の遅延および信頼性の低下を防止できる多層配線装置が得られる。
本発明により、膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜が得られる。これにより、多層配線装置の多層配線工程において配線間に生じる寄生容量を低下させ、例えばＩＣ、ＬＳＩ等の高集積度の半導体装置に代表される多層配線装置における寄生容量増大によるデバイス応答速度の遅延および信頼性の低下を防止できる。本発明は、応答速度の高速化が要求される回路基板等に特に有用である。
以下に、本発明の実施の形態を図、表、式、実施例等を使用して説明する。
なお、これらの図、表、式、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。
多層配線装置において、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を作製する場合、紫外線等の活性エネルギー線を照射して絶縁膜を変性硬化させることが多い。しかしながら、この活性エネルギー線照射によりＳｉ−ＣＨ3のＳｉ−Ｃ結合が切断されることによりＳｉ−ＯＨ結合が生じ、このため絶縁膜の耐湿性が低下し、誘電率が上昇するという問題が生じる。また、紫外線等の活性エネルギー線を照射することで基板温度が上昇し、到達温度によっては、その熱履歴が原因でＬＳＩの歩留り、信頼性が低下するという問題が生じる。
検討の結果、紫外線には、絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与える波長域が存在すること、このような波長域を利用すると、低誘電率を維持したまま絶縁膜を高強度化でき、また耐湿性を維持できることが可能であること、および、この波長域を実現し、且つ基板温度の上昇を抑制し低温での高強度化を促進するには、特定の特性を有するフィルターを使用して紫外線照射を行うことが有用であることが見出された。Ｃ濃度の減少を実質的に防止し（後述するように、このことは、Ｓｉ−ＣＨ3のＳｉ−Ｃ結合の切断を実質的に防止することを意味するものと考えられる）、かつ、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の切断をすることも可能である。ここで、Ｃ濃度の減少を実質的に防止する（すなわち、Ｓｉ−Ｃ結合の切断を実質的に防止する）とは、Ｘ線光電子分光分析法によるＣ濃度の減少率が１５％以下であることを意味する。
このような波長域またはフィルターを利用すると、低誘電率を維持したまま絶縁膜を高強度化でき、また耐湿性を維持できることが可能である理由としては、Ｘ線光電子分光分析法によるＣ濃度の減少がＳｉ−ＣＨ3のＳｉ−Ｃ結合の減少を意味しており、Ｓｉ−ＣＨ3のＳｉ−Ｃ結合の減少が抑制されればＳｉ−ＯＨ結合が生じることによる吸湿性の上昇を抑制でき、ＣＨ3の水素が引き抜かれることによる架橋（硬化）の機会が増えて膜強度が向上し得、Ｃ−Ｈ結合、Ｏ−Ｈ結合、Ｓｉ−ＯＨのＳｉ−Ｏ結合の切断が起これば架橋の機会が増えて膜強度が向上し得、Ｏ−Ｈ結合やＳｉ−ＯＨのＳｉ−Ｏ結合の切断の場合には耐湿性も向上し得るためであろうと考えられる。言い換えれば、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の切断を、Ｓｉ−ＣＨ3のＳｉ−Ｃ結合の切断に優先させることが重要である。
すなわち、本発明の第一の態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜にフィルターを介して紫外線を照射して当該絶縁膜を変性させることを含む多層配線装置の製造方法であって、当該フィルターとして、紫外線照射により、絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与えるフィルターを使用する多層配線装置の製造方法が提供される。Ｃ濃度の減少率が１５％以下であることあるいは、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が２０％以上であることが好ましく、その両者を満足することがより好ましい。
これらにより、膜強度が高く、しかも吸湿による誘電率上昇を防止できる低誘電率絶縁膜が得られる。この絶縁膜を使用すれば、多層配線装置において配線間に生じる寄生容量を低下させ、寄生容量増大によるデバイス応答速度の遅延および信頼性の低下を防止できる。従って、この絶縁膜を使用した多層配線装置は、応答速度の高速化の要求に応えることができる。
紫外線照射により、Ｘ線光電子分光分析法によるＣ濃度の減少率がある値以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率がある値以上である特性を与えるフィルターであるかどうかは、次のようにして定めることができる。
まず、ＸＰＳ（Ｘ線光電子分光分析法）を使用し、Ｃ濃度（炭素濃度、原子％）の時間的変化を求める。この場合のＣ濃度の変化はどのようにして求めてもよい。具体的な濃度との相関関係を求める方法によってもよく、相対値であることから、スペクトルのピーク高さやスペクトルの面積等その他の指標となり得るものから求めても差し支えない場合も多い。
Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率も同様に行う。この場合の測定方法には特に制限はなく、公知のどのような方法を採用してもよい。ＦＴ−ＩＲ（フーリエ変換赤外線分光分析）、ＸＰＳ、ＦＴ−ＩＲ（フーリエ変換赤外線分光分析）とＸＰＳとの組合せが考えられる。
なお、本発明に係るいずれの測定においても、対象となる絶縁膜は実際に使用される場合と同一条件における絶縁膜であっても、実際に使用される場合の条件に合わせた条件における絶縁膜であってもよい。
このような場合における結合の減少率は、具体的な濃度によってもよいが、相対値であることから、スペクトルのピーク高さやスペクトルの面積等その他の指標となり得るものから求めても差し支えない場合も多い。
次に、ＦＴ−ＩＲとＸＰＳとを用いた解析の例を示す。この場合、まず、ＸＰＳによりＣ濃度の変化を測定することでＳｉ−ＣＨ3結合のＳｉ−Ｃ結合が切断されたことを観察できる。これは、Ｓｉ−ＣＨ3結合においてＳｉ−Ｃ結合が切断された場合には、Ｃが膜内に残留することなく膜外に排出されることによりＣ濃度が減少することを利用したものである。
たとえば、紫外線照射前に８原子％であったものが、ある時間を掛けた紫外線照射後に６原子％になれば、（８−６）／８＝０．２５故、減少率は１３％である。
次に、ＦＴ−ＩＲから得られたＳｉ−ＣＨ3ピーク強度（１２７６ｃｍ-1付近）と膜厚（ｎｍ）との比を算出し、この値をある時間を掛けたＵＶ照射前後で比較することによって、そのＵＶ照射により、膜中のＳｉ−ＣＨ3結合がどの程度減少しているかを判断することができる。
たとえば、ピーク強度（１２７６ｃｍ-1付近）と膜厚（ｎｍ）との比で、紫外線照射前にＳｉ−ＣＨ3結合が８５（／ｍｍ）であるとし、ある時間を掛けた紫外線照射後に５０（／ｍｍ）になれば、（８５−５０）／８５＝０．４故、減少率は４０％である。
Ｓｉ−ＣＨ3結合の減少中にはＳｉ−Ｃ結合の減少分とＣ−Ｈ結合の減少分とがある。したがって、Ｃ−Ｈ結合の減少分は、４０−１３＝２７％と算出される。
このようにして、本発明に係る要件を満たす照射時間が見出されれば、本発明に係る要件を満たす紫外線が得られることになる。本発明に係る要件を満たす照射時間に幅がある場合には、適宜適切な時間を選択することができる。
フィルターを透過した紫外線について、絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度が３０％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を有する１以上のピークを含むものであることが好ましい。則ち、紫外線には、Ｘ線光電子分光分析法によるＣ濃度が３０％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を有するピークがいくつか存在することが判明した。具体的には、２２０，２６０，２８０，３００ｎｍ付近のピークである。これらのピークを利用し、あるいはこれらのピークを利用するようにフィルターを選択することが好ましい。
なお、本発明の検討の過程で、測定対象である絶縁膜の接触角も減少することが見出された。これもＳｉ−ＣＨ3のＳｉ−Ｃ結合の減少によるものと考えることができる。すなわち、本発明の第二の態様によれば、上記において、「Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下」の条件に代えて、「絶縁膜の接触角の減少率が８％以下」の条件を採用する。紫外線のピークについても同様に考えることができる。この場合、上記の「Ｃ濃度の減少率が１５％以下であること」の条件に対応する条件は、「絶縁膜の接触角の減少率が５％以下」である。絶縁膜の接触角の測定方法は公知のどのような方法から選択してもよい。
本発明の第三の態様によれば、Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜に紫外線を照射してこの絶縁膜を変性させ、絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させてなる変性絶縁膜も、膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜として有用であることが判明した。
これは、Ｓｉ−ＣＨ3のＳｉ−Ｃ結合があまり切断されずにＳｉ−ＣＨ2−ＣＨ2−ＳｉやＳｉ−ＣＨ2−Ｓｉ結合に変わり、Ｓｉ−ＯＨのＳｉ−Ｏ結合については切断されてＳｉ−ＣＨ2−ＣＨ2−ＳｉやＳｉ−ＣＨ2−Ｓｉ結合に変わる結果、定誘電率を維持したまま、耐湿性と膜強度とが向上するためであろうと考えられる。事実、上記のフィルターを使用した場合にも、絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合やＳｉ−ＣＨ2−Ｓｉ結合の生成が認められた。
本発明態様においては、使用する紫外線の種類を選択することによって所望の効果を挙げることができる。フィルターを使用することも有用である。このフィルターも紫外線フィルターの中から適宜選択すればよい。
Ｓｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合もＦＴ−ＩＲによって検出することができる。図１０に示すＦＴ−ＩＲスペクトルから、紫外線を照射することで−ＣＨ２−起因のピークが２８５０ｃｍ-1、２９２５付近に現れており、このことから絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合が形成されていることが確認できる。なお、Ｓｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合の形成については他の方法例えばＸＰＳによって測定してもよい。このような分析によって、Ｓｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合が検出されれば、Ｓｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合が形成されていると判断することができる。
上記第一または第二の発明態様と第三の発明態様とを組み合わせた態様、あるいは、上記第一の発明態様と第二の発明態様と第三の発明態様とを組み合わせた態様も好ましい。また、いずれの場合にも、上記変性絶縁膜が、Ｓｉ−Ｏ−Ｓｉ結合を形成させてなるものであることも、上記と同様な理由で膜強度および耐湿性の向上に寄与し得るので好ましい。Ｓｉ−Ｏ−Ｓｉ結合もＦＴ−ＩＲによって検出することができる。他の方法例えばＸＰＳによってもよい。
Ｓｉ−ＣＨ2−ＣＨ2−Ｓｉ、Ｓｉ−ＣＨ2−Ｓｉ、およびＳｉ−Ｏ−Ｓｉ結合の結合形成は下記の式で示す機構で進行しているものと考えられる。
２Ｓｉ−ＣＨ3→Ｓｉ−ＣＨ2−ＣＨ2−Ｓｉ＋Ｈ2
Ｓｉ−ＣＨ3＋Ｓｉ−ＯＨ→Ｓｉ−ＣＨ2−Ｓｉ＋Ｈ2Ｏ
２Ｓｉ−ＯＨ→Ｓｉ−Ｏ−Ｓｉ＋Ｈ2Ｏ
本発明に係る変性絶縁膜は、紫外線による変性処理を受けた絶縁膜を意味する。言い換えれば、本発明に係る変性は紫外線による処理を意味する。この絶縁膜には、本発明の趣旨に反しない限りどのような絶縁膜を含めることもできる。具体的例としては、絶縁膜、絶縁層、層間膜、層間絶縁膜、層間絶縁層、キャップ層、エッチングストッパー層等を挙げることができる。本発明に係る変性絶縁膜は、絶縁機能以外の機能、たとえば、配線金属等のマイグレーションの防止機能や、エッチングストッパーとしての機能を兼ね備える場合もある。本発明に係る変性絶縁膜は、一つの多層配線装置に複数箇所使用されていてもよい。
本発明に係る絶縁膜は、紫外線照射前にはＳｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含んでいる任意の絶縁膜から選択したものを出発材料とし得る。
Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質については特に制限はなく、公知のどのようなものからでも選択することができる。一般的にはシリコン系絶縁膜と称されるものがこれに該当する。Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質をどの程度含んでいるかについては特に制限はない。本発明を実施した結果、所望の効果が得られるかどうかを基準に適宜材料を選択するのが実際的である。Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質であるかどうかはどのような方法によって確認してもよい。ＦＴ−ＩＲを例示することができる。
このような絶縁膜は、膜内部に空孔を有しているのが一般的である。具体的には、気相成長法により形成されたＣａｒｂｏｎ Ｄｏｐｅｄ ＳｉＯ2膜やＣａｒｂｏｎ Ｄｏｐｅｄ ＳｉＯ2膜に熱分解性化合物を添加して空孔を形成したＰｏｒｏｕｓ Ｃａｒｂｏｎ Ｄｏｐｅｄ ＳｉＯ2膜、スピンコート法により形成された多孔質シリカ系物質膜や、有機多孔質膜を挙げることができる。空孔の制御や密度制御の観点からは、スピンコート法で形成された多孔質シリカ系物質膜が好ましい。
このようなスピンコート法で形成された多孔質シリカ系物質としては、例えば、テトラアルコキシシラン，トリアルコキシシラン，メチルトリアルコキシシラン，エチルトリアルコキシシラン，プロピルトリアルコキシシラン，フェニルトリアルコキシシラン，ビニルトリアルコキシシラン，アリルトリアルコキシシラン，グリシジルトリアルコキシシラン，ジアルコキシシラン，ジメチルジアルコキシシラン，ジエチルジアルコキシシラン，ジプロピルジアルコキシシラン，ジフェニルジアルコキシシラン，ジビニルジアルコキシシラン，ジアリルジアルコキシシラン，ジグリシジルジアルコキシシラン，フェニルメチルジアルコキシシラン，フェニルエチルジアルコキシシラン，フェニルプロピルトリアルコキシシラン，フェニルビニルジアルコキシシラン，フェニルアリルジアルコキシシラン，フェニルグリシジルジアルコキシシラン，メチルビニルジアルコキシシラン，エチルビニルジアルコキシシラン，プロピルビニルジアルコキシシラン等の加水分解／縮重合で形成したポリマーに熱分解性の有機化合物等を添加して加熱により細孔を形成したものがある。４級アルキルアミンにより形成したクラスター状多孔質シリカ系前駆体を用いることがより好ましい。空孔サイズが小さく、均一な空孔を有しているためである。
本発明に係る紫外線については、本発明の趣旨に反しない限りどのようなものでもよい。フィルターについても同様である。ただし、一般的なシリコン化合物系の多孔質絶縁膜は、図９に示すように、３２０ｎｍ以下の範囲の吸収波長領域を有するので、３２０ｎｍ以下の範囲の波長領域を有することが重要である。上記のＸ線光電子分光分析法によるＣ濃度の減少率をある値以下に抑え、かつ、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率をある値以上とする効果や、Ｓｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合生成の特異性が大きくなるからである。この条件はフィルターを使用することにより実現することが可能である。
３２０ｎｍを超える範囲の波長領域については存在していてもよいが、対象物を無用に加熱することになり得るので、少ない方が好ましいことが多い。３２０ｎｍ以下の範囲の波長領域の紫外線量と３２０ｎｍを超える範囲の波長領域の紫外線量との比較は、３２０ｎｍ以下の範囲の波長領域の紫外線積算照射量と３２０ｎｍ以上の範囲の紫外線積算照射量との比として把握することができる。なお、紫外線積算照射量の計算において「３２０ｎｍ以上」と表現したのは、具体的な数字として紫外線積算照射量を把握する都合上のもので、上記の「３２０ｎｍ以下の範囲の波長領域と３２０ｎｍを超える範囲の波長領域との比較」の精神と矛盾するわけではない。３２０ｎｍ以上の長波長域における積算照射量が３２０ｎｍ以下の波長域における積算照射量の１３６％以下であることが好ましい割合である。フィルターは複数組を組み合わせて使用してもよい。なお、図９の紫外線吸収スペクトルに示すようにＳｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜の一般的な紫外線吸収帯は３２０nm以下であるため、３２０ｎｍ以下の範囲のピークのいずれか少なくとも一つを含むことが好ましい。その他、紫外線の強度、照射時間等については、実験等で適宜定めることができる。これらの条件によっても、Ｃ濃度の減少率や、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合の減少率も変化し得るので、フィルターや紫外線を使用する場合には、一般的にはこれらの条件も合わせて検討することが重要である。
紫外線照射は、真空中または減圧下にて行うことが好ましい。その際、圧力調整や改質のために窒素，ヘリウム，アルゴン等の不活性ガスを流してもよい。また、紫外線照射の際、５０〜４７０℃の範囲での間の温度で熱処理を行うことが好ましい。これは、絶縁膜の硬化が促進され、膜強度の向上の促進が図れるとともに、下地絶縁膜がある場合にはそれとの密着性の強化が図れるためである。３００〜４００℃の範囲での間の温度で熱処理を行うことがより好ましい。
熱処理は一定温度で行ってもよいが、徐々に温度を変化させたり、段階的に変化させてもよい。徐々に温度を変化させたり、段階的に変化させることが、ポア径を均一に保ちながら層間絶縁膜の架橋を促進させる点で好ましい。熱処理は紫外線照射前や後に行ってもよい。熱処理のない紫外線照射が含まれていてもよい。
また、紫外線照射と共に、または紫外線照射と熱処理と共に、ＥＢ（電子線ビーム）照射およびプラズマ照射の少なくともいずれか一方を併用してもよい。処理時間短縮等の効果が得られる場合がある。ＥＢ照射やプラズマ照射は、紫外線照射や熱処理の時期と一致していても一致していなくてもよい。
本発明態様における要件が充足される限り、紫外線は本発明に係る絶縁膜上に直接照射する必要はない。このような条件は、本発明に係る絶縁膜上に更に他の絶縁膜を形成した場合に起こり得る。この「他の絶縁膜」が紫外線を透過可能な絶縁膜でありさえすれば、本発明態様における条件が充足されるからである。このようにすると、これらの絶縁膜同士の密着性が図れたり、複数の工程（例えば加熱工程）を一つにできる等工程の簡略化が図れる場合がある。さらには、本発明態様における要件に有利に働く場合もある。これは恐らくこの「他の絶縁膜」がフィルターの役割を果たすためであろうと推察されている。「他の絶縁膜」に使用される材料については、紫外線透過可能性以外に特に制限はない。なお、上記において、「紫外線を透過可能」は、単に、透過される紫外線が存在すれば充分であり、全ての紫外線を透過させる必要性も、ある波長範囲の紫外線については実質的に全て透過させる必要性もない。
このように「他の絶縁膜」を利用する場合には、本発明に係る絶縁膜の形成後、一旦熱処理してから前記他の絶縁膜を形成することが好ましい。より具体的には、赤外分光法により測定した架橋率が１０％以上となる条件でこの熱処理を行うことが好ましい。温度範囲は適宜選択できるが一般的には５０〜４５０℃が好ましい。この加熱処理は先述の加熱処理と区別する意味でプリベークと呼ぶことができる。プリベークは「他の絶縁膜」を塗布する場合等に本発明に係る絶縁膜が溶解することを防止するためである。架橋率が１０％未満では本発明に係る絶縁膜が溶解し得る。上限については特に制限はないが、９０％を超える条件では、絶縁膜にクラックが生じやすくなる場合がある。なお、「他の絶縁膜」についても熱処理してから紫外線照射を施しても構わない。
上記のようにして得られる変性絶縁膜は、低誘電率を維持したまま絶縁膜を高強度化でき、また耐湿性を維持できることが可能である。また、紫外線硬化に不要な波長をフィルターによりカットし熱履歴を抑制することで、共存する部品に対し、熱による悪影響を抑制することができる。そして、多層配線装置の製造方法にこのような変性絶縁膜や上記変性絶縁膜の作製方法を組み入れることができ、このようにして得られる多層配線装置では、多層配線形成プロセスにおける寄生容量増大によるデバイス応答速度の遅延および信頼性の低下を防止できる。このような多層配線装置は、応答速度の高速化が要求される回路基板等として特に有用である。このような多層配線装置の製造方法については、上記の変性絶縁膜や上記変性絶縁膜の作製方法を組み入れること以外に特に制限はない。
以下、本発明における実施例１〜１７および比較例１〜６を図１〜８を用いて説明する。なお、紫外線硬化および評価は次のようにして行った。
（紫外線硬化）
図１１に示す発光スペクトルを有する高圧水銀ランプ（ＵＶＬ−７０００Ｈ４−Ｎ、ウシオ電機）を用いて紫外線硬化を行った。なお、紫外線の照度、スペクトル分布は分光放射照度計（ＵＳＲ−４０Ｄ，ウシオ電機）にて測定した。
（紫外線吸収スペクトル）
石英基板上に絶縁膜を成膜し、真空紫外分光器（ＳＧＶ−１５７、島津製作所）にて１８０〜３５０ｎｍの紫外線吸収スペクトルを測定することで図９に示す絶縁膜の紫外線吸収を確認した。
（比誘電率）
抵抗加熱型真空蒸着装置（ＶＰＣ−１１００， ＵＬＶＡＣ）により層間絶縁膜上に直径１ｍｍの金電極を形成し、ＬＣＲメータ（ＨＰ−４２８４Ａ， ＨＰ）にて容量測定を行うことで比誘電率を算出した。
（実効比誘電率）
Ｓｉ基板上にパターンを形成後、ＬＣＲメータ（ＨＰ−４２８４Ａ， ＨＰ）にて容量測定を行うことで実効誘電率を算出した。
（膜強度）
ナノインデンタ（ナノインスツルメンツ社）により測定した。
（Ｓｉ−ＣＨ3吸収強度／膜厚［／ｍｍ］）
赤外分光光度計（日本分光、ＪＩＲ−１００）にて透過スペクトルを測定することで各結合のピーク強度を測定し、サンプル膜厚（ｎｍ）との比を取ることで各結合の存在度を定量化した。
（膜中のＣ濃度［原子％］）
Ｘ線光電子分析装置（ＡＸＩＳ−ＨＳｉ，島津科学）により膜中のＣ濃度を測定した。
（接触角）
全自動接触角計（ＣＡ−Ｗ１５０、協和界面化学株式会社）により水の接触角を測定した。
［実施例１〜６および比較例１〜５］
まず、図１に示すように、半導体基板１０に、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により素子分離膜１２を形成した。素子分離膜１２により、素子領域１４が画定される。半導体基板１０としては、シリコン基板を用いた。
次に、素子領域１４上に、ゲート絶縁膜１６を介してゲート電極１８を形成した。次に、ゲート電極１８の側面に、サイドウォール絶縁膜２０を形成した。
次に、サイドウォール絶縁膜２０およびゲート電極１８をマスクとして半導体基板１０内にドーパント不純物を導入することにより、ゲート電極１８の両側の半導体基板１０内にソース／ドレイン拡散層２２を形成した。こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４が形成された｛図１（ａ）参照｝。
次に、全面にＣＶＤ法により、シリコン酸化膜よりなる層間絶縁膜２６を形成した。
次に、層間絶縁膜２６上に、膜厚５０ｎｍのストッパ膜２８を形成した。
ストッパ膜２８の材料としては、プラズマＣＶＤ法により形成したＳｉＮ膜を用いた。ストッパ膜２８は、後述する工程においてＣＭＰ法によりタングステン膜３４等を研磨する際にストッパとして機能する。また、ストッパ膜２８は、後述する工程において層間絶縁膜３８等に溝４６を形成する際に、エッチングストッパとしても機能する。
次に、フォトリソグラフィ技術を用い、ソース／ドレイン拡散層２２に達するコンタクトホール３０を形成した｛図１（ｂ）参照｝。
次に、全面にスパッタ法により、膜厚５０ｎｍのＴｉＮ膜よりなる密着層３２を形成するための層を形成した。密着層３２は、後述する導体プラグの下地に対する密着性を確保するためのものである。
次に、全面に、ＣＶＤ法により膜厚１μｍのタングステンよりなる導体プラグ３４を形成するための層を形成した。
次に、ＣＭＰ法によりストッパ膜２８の表面が露出するまで、密着層３２および導体プラグ３４を形成するための層を研磨した。こうして、コンタクトホール内に、密着層３２に囲まれた導体プラグ３４が埋め込まれた｛図１（ｃ）参照｝。
次に、図２（ａ）に示すように、ＣＶＤ法により膜厚３０ｎｍの層間絶縁膜３６（材質ＳｉＯ2）を形成した。
次に、図２（ａ）に示すように、全面に多孔質シリカよりなる層間絶縁膜３８（多孔質シリカ819C）を形成した。層間絶縁膜３８の膜厚は１６０ｎｍとした。層間絶縁膜３８にＳｉ−ＣＨ3結合およびＳｉ−ＯＨ結合が存在することをＦＴ−ＩＲで確認した。実施例１〜７の場合、層間絶縁膜３８は、本発明に係る絶縁膜の一例である。
次に、層間絶縁膜３８に表１，２の条件で紫外線を照射し、紫外線硬化を行った。この際、基板温度は４００℃で一定とした。
次に、図２（ｂ）に示すように、ＣＶＤ法により膜厚３０ｎｍの層間絶縁膜４０（材質ＳｉＯ2）を形成した。
次に、全面にスピンコート法により、フォトレジスト膜４２を形成した。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜４２に開口部４４用のパターンを形成した。開口部４４は、第１層目の配線（第１金属配線）５０を形成するためのものである。配線幅が１００ｎｍ、配線間隔が１００ｎｍとなるように開口部４４を形成した。
フォトレジスト膜４２をマスクとして、層間絶縁膜４０、３８および３６をエッチングした｛図３（ａ）参照｝。エッチングを行う際には、ＣＦ4ガスおよびＣＨＦ3ガスを原料としたフッ素プラズマを用いた。この際、ストッパ膜２８が、エッチングストッパとして機能した。こうして、層間絶縁膜４０、３８および３６に、配線を埋め込むための溝（トレンチ）４６が形成された。導体プラグ３４の上面は、溝内４６に露出した状態となった。この後、フォトレジスト膜４２を剥離した。
次に、全面に、スパッタ法により膜厚１０ｎｍのＴａＮよりなるバリア膜を形成するための層（図示せず）を形成した。バリア膜は、後述する配線中のＣｕが絶縁膜中に拡散するのを防止するためのものである。次に、全面に、スパッタ法により膜厚１０ｎｍのＣｕよりなるシード膜を形成するための層（図示せず）を形成した。シード膜は、電気めっき法によりＣｕよりなる配線を形成するための層を形成する際に、電極として機能するものである。こうして、バリア膜とシード膜とを形成するための層からなる積層膜４８が形成された。
次に、電気めっき法により膜厚６００ｎｍのＣｕ層（配線５０形成用の層）を形成した。
次に、ＣＭＰ法により絶縁膜の表面が露出するまで、上記Ｃｕ層および積層膜４８を研磨した。こうして、溝内に、積層膜４８により囲まれたＣｕよりなる配線５０が埋め込まれた。このような配線５０の製造プロセスは、シングルダマシン法と称される。
次に、図３（ｂ）に示すように、ＣＶＤ法により膜厚３０ｎｍの層間絶縁膜５２を形成した。
次に、図４（ａ）に示すように、全面に多孔質の層間絶縁膜５４を形成した。
多孔質の層間絶縁膜５４の材質および形成方法は、上述した多孔質の層間絶縁膜３８の場合と同様とした。多孔質の層間絶縁膜５４の膜厚は１８０ｎｍとした。
層間絶縁膜５４にＳｉ−ＣＨ3結合およびＳｉ−ＯＨ結合が存在することをＦＴ−ＩＲで確認した。実施例１〜７の場合、層間絶縁膜５４も、本発明に係る絶縁膜の一例である。
次に、層間絶縁膜５４に表１，２の条件で紫外線を照射し、紫外線硬化を行った。この際、基板温度は４００℃で一定とした。
次に、図４（ｂ）に示すように、ＣＶＤ法により膜厚３０ｎｍの層間絶縁膜５６を形成した。
次に、図５（ａ）に示すように、多孔質の層間絶縁膜５８を形成した。多孔質の層間絶縁膜５８の材質および形成方法は、上述した多孔質の層間絶縁膜３８の場合と同様とした。層間絶縁膜５８の膜厚は１６０ｎｍとした。実施例１〜７の場合、層間絶縁膜５８も、本発明に係る絶縁膜の一例である。
次に、層間絶縁膜５８に表１，２の条件で紫外線を照射し、紫外線硬化を行った。この際、基板温度は４００℃で一定とした。
次に、図５（ｂ）に示すように、ＣＶＤ法により膜厚３０ｎｍの層間絶縁膜６０（材質ＳｉＯ2）を形成した。
次に、全面にスピンコート法によりフォトレジスト膜６２を形成した。
次に、図６に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜６２に開口部６４を形成した。開口部６４は、配線５０に達するコンタクトホール６６を形成するためのものである。
次に、フォトレジスト膜６２をマスクとして、層間絶縁膜６０、５８、５６、５４および５２をエッチングした。エッチングを行う際には、ＣＦ4ガスおよびＣＨＦ3ガスを原料としたフッ素プラズマを用いた。エッチングガスの組成比やエッチングの際の圧力等を適宜変化させることにより、層間絶縁膜６０、５８、５６、５４および５２をエッチングすることが可能であった。こうして、配線５０に達するコンタクトホール６６が形成された。この後、フォトレジスト膜６２を剥離した。
次に、全面にスピンコート法により、フォトレジスト膜６８を形成した。
次に、図７に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜６８に開口部７０を形成した。この開口部７０は、第２層目の配線（第２金属配線）７６ａを形成するためのものである。
次に、フォトレジスト膜６８をマスクとして、層間絶縁膜６０、５８および５６をエッチングした。エッチングを行う際には、ＣＦ4ガスおよびＣＨＦ3ガスを原料としたフッ素プラズマを用いた。こうして、層間絶縁膜６０、５８および５６に、配線７６ａを埋め込むための溝７２が形成された。溝７２は、コンタクトホール６６と繋がった状態となる。
次に、全面に、スパッタ法により、膜厚１０ｎｍのＴａＮよりなるバリア膜を形成するための層（図示せず）を形成した。バリア膜は、後述する配線７６ａおよび導体プラグ７６ｂ中のＣｕが拡散するのを防止するためのものである。次に、全面にスパッタ法により、膜厚１０ｎｍのＣｕよりなるシード膜を形成するための層（図示せず）を形成した。シード膜は、電気めっき法により配線７６ａおよび導体プラグ７６ｂを形成するためのＣｕよりなる層を形成する際に、電極として機能するものである。こうして、バリア膜とシード膜とを形成するための層からなる積層膜７４が形成された。
次に、電気めっき法により、膜厚１４００ｎｍのＣｕ膜７６を形成した。
次に、ＣＭＰ法により、層間絶縁膜６０の表面が露出するまで、Ｃｕ膜７６および積層膜７４を研磨した。こうして、コンタクトホール６６内に、Ｃｕよりなる導体プラグ７６ｂが埋め込まれるとともに、溝７２内にＣｕよりなる配線７６ａが埋め込まれた。導体プラグ７６ｂと配線７６ａとは一体に形成された。このように導体プラグ７６ｂと配線７６ａとを一括して形成する製造プロセスは、デュアルダマシン法と称される。
次に、図８に示すようにＣＶＤ法により膜厚３０ｎｍの層間絶縁膜７８（材質ＳｉＯ2）を形成した。
この後、上記と同様の工程を適宜繰り返すことにより、図示しない第３層目の配線（第３金属配線）が形成された。
このようにして形成される半導体装置について、１００万個の導体プラグが電気的に直列に接続されるように配線および導体プラグを形成し、歩留りを測定したところ、実施例１〜７についての歩留りは９４．７〜９６．１％であった。また、配線間の実効的な比誘電率を算出したところ、２．６〜２．７であった。
なお、実効的な比誘電率とは、配線の周囲に、多孔質の層間絶縁膜のみならず、他の絶縁膜も存在している状態において測定される半導体装置全体の比誘電率のことである。比誘電率の低い多孔質の層間絶縁膜のみならず、比誘電率が比較的高い絶縁膜も配線の周囲に存在している状態で測定されるため、実効的な比誘電率は、多孔質の層間絶縁膜の比誘電率より大きい値となる。
なお、表１において、使用した紫外線としては、適当なフィルターを通すことにより、各欄に記された波長に対し±１０ｎｍの領域にピークを有する紫外線を使用した。実施例１〜７について、本発明の第一〜第三の態様の要件を充足していること、絶縁膜中にＳｉ−Ｏ−Ｓｉ結合を生じていること、ならびに、比較例１〜６については本発明の第一〜第三の態様の要件を充足していないことは、半導体装置の製造の途中または別途モデル的に行った試験で、ＦＴ−ＩＲ、ＸＰＳ等を用いて確認した。
結果を表１，２に示した。実施例ではＣ濃度の変化が少なく、Ｓｉ−ＣＨ3の吸収強度／膜厚の変化が大きいことおよび、これに対応して、膜強度と比誘電率および実効比誘電率の結果が良好であることが理解される。これに対して、比較例１〜３ではＣ濃度の変化が大きく、これに対応して、比誘電率および実効比誘電率の結果が実施例に比し劣り、比較例４，５では、Ｃ濃度の変化は少ないが、Ｓｉ−ＣＨ3の吸収強度／膜厚の変化も小さく、これに対応して、比誘電率および実効比誘電率の結果が実施例なみであっても、膜強度の点で劣ることが理解される。
比較例１〜３ではＣ濃度の変化率がＳｉ−ＣＨ3の吸収強度／膜厚の変化率より大きいが、これは、Ｃ濃度の変化率やＳｉ−ＣＨ3の吸収強度／膜厚の変化率が必ずしも、実際の変化率を表していないためと思われる。すなわち、本発明でＣ濃度の減少率やＣ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率と言う場合には、比較例１〜３の場合のように実際の変化率を表していない可能性のある場合であっても、本発明に示すような組合せを採用すれば、膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜が得られるものと考えることができる。
なお、表１，２中の比誘電率は半導体装置の製造の途中に測定した値である。表１，２中の膜強度も半導体装置の製造の途中に測定した。本実施例に係る絶縁膜およびその比較となる絶縁膜は一つの半導体装置について三つ存在していたが、材料、紫外線照射条件、加熱条件とも同一であったため、絶縁膜３８についてのみ比誘電率と膜強度の測定を行った。比較例６は、紫外線を照射せず、したがってフィルターも使用していない条件であり、そのＣ濃度やＳｉ−ＣＨ3の吸収強度／膜厚の値は、本発明における、紫外線照射前の値と考えることができる。
更に、紫外線の積算照度の影響を見るため、表３，４に示す条件で試験を行った。紫外線照射は、表１の場合とは異なり、表３に示すように、３２０ｎｍ以上の長波長域における積算照射量の、３２０ｎｍ以下の波長域における積算照射量に対する割合で規定した。表３，４に記載されている事項に関係しない条件は、表１，２の場合と同様であった。実施例８〜１７について、本発明の第一〜第三の態様の要件を充足していること、絶縁膜中にＳｉ−Ｏ−Ｓｉ結合を生じていることは、半導体装置の製造の途中または別途モデル的に行った試験で、ＦＴ−ＩＲ、ＸＰＳ等を用いて確認した。
この結果、表３，４に示されるように、実施例８〜１３では、良好な比誘電率と共に９４．７〜９６．１％と高い歩留りを示したが、実施例１４〜１７では、比誘電率は良好であったが、５１．１〜７．１％と低い歩留りを示しており、３２０nm以上の長波長域の紫外線による熱履歴の影響が懸念される。
以上説明したように、本発明により、膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜が得られる。また、紫外線硬化に不要な波長をフィルターによりカットし熱履歴を抑制することで、歩留まりが向上し、より信頼性の高い多層配線装置が得られる。本発明は、応答速度の高速化が要求される回路基板等に特に有用である。
Figure 0005380797
Figure 0005380797
Figure 0005380797
Figure 0005380797
 なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
（付記１）
Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、
当該絶縁膜に紫外線を照射することを含む半導体デバイスの製造方法であって、
当該紫外線照射による、当該絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である、
半導体デバイスの製造方法。
（付記２）
Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜に紫外線を照射することを含む半導体デバイスの製造方法であって、
当該紫外線照射による、当該絶縁膜の、接触角の減少率が８％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である、
半導体デバイスの製造方法。
（付記３）
前記紫外線照射により、前記絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させることを含む、付記１または２に記載の半導体デバイスの製造方法。
（付記４）
Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜に紫外線を照射することを含む半導体デバイスの製造方法において、
当該紫外線照射により、当該絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させることを含む
半導体デバイスの製造方法。
（付記５）
フィルターを介して前記紫外線を照射することを含む、付記４に記載の半導体デバイスの製造方法。
（付記６）
前記紫外線照射により、前記絶縁膜中にＳｉ−Ｏ−Ｓｉ結合を形成させることを含む、付記１〜５のいずれかに記載の半導体デバイスの製造方法。
（付記７）
前記フィルターを透過した紫外線について、３２０ｎｍ以上の長波長域における積算照射量が３２０ｎｍ以下の波長域における積算照射量の１３６％以下であり、かつ、当該紫外線が３２０ｎｍ以下の範囲のピークのいずれか少なくとも一つを含む、付記１〜３，５および６のいずれかに記載の半導体デバイスの製造方法。
（付記８）
前記紫外線照射の際に、５０〜４７０℃の間の温度で熱処理をする、付記１〜７のいずれかに記載の半導体デバイスの製造方法。
（付記９）
前記絶縁膜上に紫外線を透過可能な他の絶縁膜を形成した後に、前記紫外線を照射する、付記１〜８のいずれかに記載の半導体デバイスの製造方法。
（付記１０）
付記１〜９のいずれかに記載の半導体デバイスの製造方法により製造された半導体デバイス。
本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 本発明における実施例および比較例を説明するための製造中の多層配線装置の模式的断面図である。 一般的なシリコン化合物系の多孔質絶縁膜の紫外線吸収スペクトルである。 ＦＴ−ＩＲスペクトルの一例である。 高圧水銀ランプ（ＵＶＬ−７０００Ｈ４−Ｎ、ウシオ電機）の発光スペクトルである。
符号の説明
１０ 半導体基板
１２ 素子分離膜
１４ 素子領域
１６ ゲート絶縁膜
１８ ゲート電極
２０ サイドウォール絶縁膜
２２ ソース／ドレイン拡散層
２４ トランジスタ
２６ 層間絶縁膜
２８ ストッパ膜
３０ コンタクトホール
３２ 密着層
３４ 導体プラグ
３６ 層間絶縁膜
３８ 層間絶縁膜
４０ 層間絶縁膜
４２ フォトレジスト膜
４４ 開口部
４６ 溝
４８ 積層膜
５０ 配線
５２ 層間絶縁膜
５４ 層間絶縁膜
５６ 層間絶縁膜
５８ 層間絶縁膜
６０ 層間絶縁膜
６２ フォトレジスト膜
６４ 開口部
６６ コンタクトホール
６８ フォトレジスト膜
７０ 開口部
７２ 溝
７４ 積層膜
７６ Ｃｕ膜
７６ａ 配線
７６ｂ 導体プラグ
７８ 層間絶縁膜

Claims (7)

  1. Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、
    当該絶縁膜に紫外線を照射することを含む半導体デバイスの製造方法であって、
    フィルターに高圧水銀ランプの紫外線を通して、前記絶縁膜に照射するための照射紫外線を得ることを含み、
    前記照射紫外線について、３２０ｎｍ以上の長波長域における積算照射量が３２０ｎｍ以下の波長域における積算照射量の１３６％以下であり、かつ、前記照射紫外線が、３２０ｎｍ以下の範囲のピークのいずれか少なくとも一つを含み、
    前記照射紫外線の照射による、前記絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である、
    半導体デバイスの製造方法。
  2. Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜に紫外線を照射することを含む半導体デバイスの製造方法であって、
    フィルターに高圧水銀ランプの紫外線を通して、前記絶縁膜に照射するための照射紫外線を得ることを含み、
    前記照射紫外線について、３２０ｎｍ以上の長波長域における積算照射量が３２０ｎｍ以下の波長域における積算照射量の１３６％以下であり、かつ、前記照射紫外線が、３２０ｎｍ以下の範囲のピークのいずれか少なくとも一つを含み、
    前記照射紫外線の照射による、前記絶縁膜の、接触角の減少率が８％以下で、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である、
    半導体デバイスの製造方法。
  3. 前記照射紫外線の照射により、前記絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させることを含む、請求項１または２に記載の半導体デバイスの製造方法。
  4. Ｓｉ−ＣＨ3結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、当該絶縁膜に紫外線を照射することを含む半導体デバイスの製造方法において、
    フィルターに高圧水銀ランプの紫外線を通して、前記絶縁膜に照射するための照射紫外線を得ることを含み、
    前記照射紫外線について、３２０ｎｍ以上の長波長域における積算照射量が３２０ｎｍ以下の波長域における積算照射量の１３６％以下であり、かつ、前記照射紫外線が、当該紫外線が３２０ｎｍ以下の範囲のピークのいずれか少なくとも一つを含み、
    前記照射紫外線の照射により、前記絶縁膜中にＳｉ−ＣＨ2−ＣＨ2−Ｓｉ結合およびＳｉ−ＣＨ2−Ｓｉ結合を形成させることを含む
    半導体デバイスの製造方法。
  5. 前記照射紫外線の照射により、前記絶縁膜中にＳｉ−Ｏ−Ｓｉ結合を形成させることを含む、請求項１〜４のいずれかに記載の半導体デバイスの製造方法。
  6. 前記照射紫外線による照射の際に、５０〜４７０℃の間の温度で熱処理をする、請求項１〜５のいずれかに記載の半導体デバイスの製造方法。
  7. 前記絶縁膜上に紫外線を透過可能な他の絶縁膜を形成した後に、当該他の絶縁膜を前記フィルターとして使用する、請求項１〜６のいずれかに記載の半導体デバイスの製造方法。
JP2007176433A 2006-08-21 2007-07-04 半導体デバイスの製造方法 Active JP5380797B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007176433A JP5380797B2 (ja) 2006-08-21 2007-07-04 半導体デバイスの製造方法
TW096128864A TWI362702B (en) 2006-08-21 2007-08-06 Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device
DE102007037445A DE102007037445B4 (de) 2006-08-21 2007-08-08 Verfahren zum Herstellen einer Halbleitervorrichtung
US11/842,412 US7655576B2 (en) 2006-08-21 2007-08-21 Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device
KR1020070084115A KR100875692B1 (ko) 2006-08-21 2007-08-21 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006224236 2006-08-21
JP2006224236 2006-08-21
JP2007176433A JP5380797B2 (ja) 2006-08-21 2007-07-04 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2008078621A JP2008078621A (ja) 2008-04-03
JP5380797B2 true JP5380797B2 (ja) 2014-01-08

Family

ID=39078978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007176433A Active JP5380797B2 (ja) 2006-08-21 2007-07-04 半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US7655576B2 (ja)
JP (1) JP5380797B2 (ja)
KR (1) KR100875692B1 (ja)
DE (1) DE102007037445B4 (ja)
TW (1) TWI362702B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5071474B2 (ja) * 2007-03-13 2012-11-14 富士通株式会社 半導体装置および半導体装置の製造方法
US8124522B1 (en) * 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
JP5788350B2 (ja) * 2012-03-23 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
JP2016072286A (ja) * 2014-09-26 2016-05-09 京セラ株式会社 ナノ複合材料およびナノ複合材料分散溶液、ならびに光電変換装置
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10151294B2 (en) 2016-06-10 2018-12-11 Zhanfei Fan Buoyant housing device enabling large-scale power extraction from fluid current
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
KR102501675B1 (ko) * 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20220238466A1 (en) * 2021-01-28 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding Structures of Integrated Circuit Devices and Method Forming the Same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854371B2 (ja) * 1997-07-02 2006-12-06 新日本製鐵株式会社 低誘電率材料、層間絶縁膜及びｉｃ基板
US6566278B1 (en) * 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6582879B2 (en) * 2001-03-27 2003-06-24 Korea Research Institute Of Chemical Technology Reactive photo acid-generating agent and heat-resistant photoresist composition with polyamide precursor
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
JP4344841B2 (ja) * 2003-05-30 2009-10-14 独立行政法人産業技術総合研究所 低誘電率絶縁膜の形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
JP4535280B2 (ja) * 2004-07-09 2010-09-01 Ｊｓｒ株式会社 有機シリカ系膜の形成方法
JP4435666B2 (ja) * 2004-11-09 2010-03-24 東京エレクトロン株式会社 プラズマ処理方法、成膜方法
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
JP5355892B2 (ja) * 2005-09-16 2013-11-27 ルネサスエレクトロニクス株式会社 配線構造並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20080050933A1 (en) 2008-02-28
TWI362702B (en) 2012-04-21
DE102007037445A1 (de) 2008-03-20
KR100875692B1 (ko) 2008-12-23
US7655576B2 (en) 2010-02-02
KR20080017285A (ko) 2008-02-26
TW200818314A (en) 2008-04-16
JP2008078621A (ja) 2008-04-03
DE102007037445B4 (de) 2010-04-29

Similar Documents

Publication Publication Date Title
JP5380797B2 (ja) 半導体デバイスの製造方法
JP4667165B2 (ja) 半導体装置の製造方法
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
JP5007511B2 (ja) 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
US9236294B2 (en) Method for forming semiconductor device structure
US20130247825A1 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
JP5470687B2 (ja) シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
US20130178061A1 (en) Method of manufacturing porous film and method of manufacturing semiconductor device
JP5396837B2 (ja) 半導体装置の製造方法
JP5304033B2 (ja) 半導体装置の製造方法
WO2009153857A1 (ja) 半導体装置及びその製造方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP2006190872A (ja) 半導体装置の製造方法
JP2007053300A (ja) シリカ系被膜の製造方法、シリカ系被膜および半導体装置
WO2009118805A1 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JPWO2004105123A1 (ja) 半導体装置
CN100557778C (zh) 绝缘膜、半导体器件及其制造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
WO2010067395A1 (ja) 半導体装置の製造方法及びその製造装置
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5380797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150