KR100785727B1 - 절연막 형성용 조성물 및 반도체 장치의 제조 방법 - Google Patents

절연막 형성용 조성물 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100785727B1
KR100785727B1 KR1020060067926A KR20060067926A KR100785727B1 KR 100785727 B1 KR100785727 B1 KR 100785727B1 KR 1020060067926 A KR1020060067926 A KR 1020060067926A KR 20060067926 A KR20060067926 A KR 20060067926A KR 100785727 B1 KR100785727 B1 KR 100785727B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
forming
porous
bond
Prior art date
Application number
KR1020060067926A
Other languages
English (en)
Other versions
KR20070098401A (ko
Inventor
시로우 오자키
요시히로 나카타
에이 야노
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070098401A publication Critical patent/KR20070098401A/ko
Application granted granted Critical
Publication of KR100785727B1 publication Critical patent/KR100785727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass

Abstract

Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물과, 상기 실리콘 화합물을 용해하는 유기 용매를 갖는 것을 특징으로 하는 절연막 형성용 조성물이 제공된다. 또한, 기판 상에 다공질의 제1 절연막을 형성하는 공정과, 상기 제1 절연막 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 제2 절연막을 형성하는 공정과, 상기 제1 절연막 상에 상기 제2 절연막이 형성된 상태에서 자외선을 조사하여, 상기 제1 절연막을 경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.

Description

절연막 형성용 조성물 및 반도체 장치의 제조 방법{COMPOSITION FOR FORMING INSULATING FILM AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 일 실시 형태에 따른 반도체 장치의 구조를 도시한 개략 단면도.
도 2는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 제1 공정 단면도.
도 3은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 제2 공정 단면도.
도 4는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 제3 공정 단면도.
도 5는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 제4 공정 단면도.
도 6은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 제5 공정 단면도.
도 7은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 제6 공정 단면도.
도 8은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 제7 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 기판
12 : 소자 분리막
14 : 소자 영역
16 : 게이트 절연막
18 : 게이트 전극
22 : 소스/드레인 영역
24 : MOS 트랜지스터
26 : 층간 절연막
28 : 스토퍼막
30 : 컨택트홀
32, 48, 74 : 배리어 메탈
34 : 텅스텐막
35, 77a : 컨택트 플러그
36, 40, 52, 56, 60, 78 : 절연막
38, 54, 58 : 다공질의 층간 절연막
42, 62, 68 : 포토레지스트막
44, 64, 70 : 개구부
46, 72 : 배선홈
50, 76 : Cu막
51, 77b : 배선
52, 78 : Cu 확산 방지용 절연막
66 : 비아홀
본 발명은 절연막 형성용 조성물 및 반도체 장치의 제조 방법에 관한 것으로, 특히 다공질 절연막을 갖는 반도체 장치의 제조 방법 및 다공질 절연막의 형성에 이용하는 절연막 형성용 조성물에 관한 것이다.
반도체 집적 회로의 집적도 증가 및 소자 밀도의 향상에 따라 반도체 소자의 다층화로의 요구가 높아지고 있다. 한편, 고집적화에 따라 배선 간격은 좁아지고, 배선간의 용량 증대에 따른 배선 지연이 문제시되어 오고 있다.
배선 지연(T)은 배선 저항 및 배선간의 용량에 따라 영향을 받고, 배선 저항을 R, 배선간의 용량을 C라고 하면, 하기 수학식 1과 같이 표시된다.
T∝CR
이 식에 있어서, 배선 간격을 d, 전극 면적(대향하는 배선 측면의 면적)을 S, 배선간에 설치되어 있는 절연 재료의 유전률을 εr, 진공 유전률을 εo로 표시하 면, 배선간의 용량 C는 하기 수학식 2와 같이 표시된다.
C=εoεrS/d
따라서, 배선 지연을 작게 하기 위해서는 절연막의 저유전률화가 유효한 수단이 된다.
종래, 절연 재료로서는 이산화규소(SiO2), 질화규소(SiN), 인규산유리(PSG) 등의 무기막 혹은 폴리이미드 등의 유기계 고분자가 이용되어 왔다. 그러나, 반도체 디바이스로 가장 많이 이용되고 있는 CVD-SiO2막의 유전률은 약 4 정도이다. 또한, 저유전률 CVD막으로서 검토되고 있는 SiOF막은 유전률 약 3.3∼3.5이지만, 흡습성이 높고, 흡습에 따라 유전률이 상승하게 된다.
또한, 최근, 비유전률(比誘電率)이 더욱 낮은 절연 재료로서 다공질 절연막이 주목받고 있다. 다공질 절연막은 가열에 의해 증발 또는 분해되는 유기 수지 등을 저유전률 피막 형성용 재료에 첨가하여 성막시의 가열에 의해 이것을 증발 또는 분해하여 다공질화하는 것이다.
[특허 문헌 1] 일본 특허 공개 제2000-340557호 공보
[특허 문헌 2] 일본 특허 공개 제2004-247695호 공보
그러나, 다공질 절연막은 현상에서는 공극 사이즈가 10 ㎚ 이상으로 크기 때문에, 유전률을 저감하기 위해서 공극률을 높게 하면 흡습에 따른 유전률 상승이나 막강도의 저하가 발생하게 된다. 이 때문에, 절연막 중에 크랙이 생기거나 본딩시에 절연막이 파괴되거나 하는 경우가 있었다.
본 발명의 목적은 유전률이 낮고 기계적 강도가 높은 다공질 절연막을 갖는 반도체 장치의 제조 방법 및 이러한 다공질 절연막의 형성에 적합한 절연막 형성용 조성물을 제공하는 것에 있다.
본 발명의 일 관점에 따르면, Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물과, 상기 실리콘 화합물을 용해하는 유기 용매를 갖는 것을 특징으로 하는 절연막 형성용 조성물이 제공된다.
또한, 본 발명의 다른 관점에 따르면, 기판 상에 다공질의 제1 절연막을 형성하는 공정과, 상기 제1 절연막 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 제2 절연막을 형성하는 공정과, 상기 제1 절연막 상에 상기 제2 절연막이 형성된 상태에서 자외선을 조사하고, 상기 제1 절연막을 경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 일 실시 형태에 따른 절연막 형성용 조성물, 반도체 장치 및 그 제조 방법에 대해서 도 1 내지 도 8을 이용하여 설명한다.
도 1은 본 실시 형태에 따른 반도체 장치의 구조를 도시한 개략 단면도, 도 2 내지 도 8은 본 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 공정 단면도이다.
처음에, 본 실시 형태에 따른 절연막 형성용 조성물에 대해서 설명한다.
본 실시 형태에 따른 절연막 형성용 조성물은 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 것을 특징으로 하는 것이다. 여기서, Si-CH3 결합을 30∼90%의 비율로 함유한다고 하는 것은 화합물 중에 있어서의 Si에 대한 모든 결합을 100%로 했을 때의 Si-CH3 결합의 함유 비율이 30∼90%인 것을 의미한다. 결합의 조성 범위는 예컨대 XPS 측정으로부터 얻어지는 Si 2p의 파형을 분리함으로써 확인할 수 있다. 또한, 본원 발명자들은 주식회사 크레이토스 어날리티컬사에서 제조한 XPS 장치(Axis-Hsi)를 이용하여 Si-CH3 결합의 함유 비율을 확인하였다.
이 절연막 형성용 조성물을 구성하는 실리콘 화합물은 Si-CH3 결합을 30∼90%의 비율로 함유하고 있으면, 특별히 한정되지 않는다. 이러한 실리콘 화합물로서는 하기 화학식 1로 표시되는 폴리카르보실란의 R1, R2의 일부를 CH3로 치환하여 Si-CH3 결합의 함유 비율을 상기 범위로 제어한 화합물이나 하기 화학식 2로 표시되는 폴리실라잔의 R1∼R3의 일부를 CH3로 치환하여 Si-CH3 결합의 함유 비율을 상기 범위로 제어한 화합물을 들 수 있다.
Figure 112006051681461-pat00001
상기 식에서 R1, R2는 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
Figure 112006051681461-pat00002
상기 식에 있어서, R1, R2 및 R3은 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
본 실시 형태의 절연막 형성용 조성물은 예컨대 다공질 절연막을 고강도화하는 것을 목적으로 하는 절연막의 형성에 이용할 수 있다. 구체적으로는 다공질 절연막 상에 본 실시 형태의 절연막 형성용 조성물을 이용하여 절연막을 형성한 후, 자외선 큐어(cure)에 의해 다공질 절연막의 고강도화를 행한다.
다공질 절연막 상에 본 실시 형태의 절연막 형성용 조성물을 이용하여 절연 막을 형성한 상태에서 자외선 큐어를 행함으로써, 상층의 절연막에 있어서 CH3기의 절단에 유효한 파장 영역의 자외선을 충분히 흡수할 수 있고, 하층의 다공질 절연막의 저유전률을 유지한 채로 실록산 결합 형성에 의한 고강도화를 우선적으로 진행시킬 수 있다. 또한, 상층의 절연막에 있어서 CH3기를 의도적으로 절단함으로써 실리콘 화합물을 더욱 고밀도화할 수 있고, 상층의 절연막에 에칭 스퍼터로서의 기능을 부여할 수 있다.
Si-CH3 결합의 함유 비율을 30% 이상으로 하는 것은, 30% 미만에서는 자외선 큐어시에 있어서의 상층의 절연막에 의한 자외선의 흡수가 불충분해지고, 다공질 절연막의 유전률 상승을 억제하는 것이 곤란하기 때문이다. Si-CH3 결합의 함유 비율을 90% 이하로 하는 것은, 90%를 초과하면 반대로 자외선 큐어시에 있어서의 자외선의 흡수율이 지나치게 높아지게 되고, 다공질 절연막의 큐어가 진행되지 않아 목표값 대로의 막강도에 도달하지 못하기 때문이다.
Si-CH3 결합의 함유량은 30∼90%의 범위로, 바람직하게는 40∼70%의 범위로, 더욱 바람직하게는 50∼60%의 범위로 설정한다. Si-CH3 결합의 함유량을 많게 할 수록 다공질 절연막의 유전률 감소 효과나 다공질 절연막에 대한 에칭 선택비를 향상시키는 효과가 높아지지만, Si-CH3 결합의 함유량이 많을수록 재료의 조제가 곤란해지기 때문이다.
상기 화학식으로 표시되는 폴리카르보실란 및 상기 화학식으로 표시되는 폴 리실라잔에 있어서의 R1∼R3의 적어도 어느 하나를 CH3기로 치환하는 방법에는 특별히 제한은 없다. 예컨대, R1∼R3의 적어도 어느 하나를 할로겐화하고, CH3기를 함유하는 그리냐르(Grignard) 시약과 반응시킴으로써, 치환할 수 있다.
또한, 절연막 형성용 조성물에 있어서의 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물 이외의 성분으로서는 본 발명의 효과를 해치지 않는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다. 예컨대, 용제, 공지의 각종 첨가제 등을 들 수 있다.
용제로서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 에탄올, 시클로헥산, 메틸이소부틸케톤, 메틸에틸케톤, 메틸셀로솔브, 에틸셀로솔브, 옥탄, 데칸, 프로필렌글리콜, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트 등을 들 수 있다. 또한, 조정후의 도포 용액 중에 함유되는 용제의 함유 비율은 1∼50 wt% 정도이다.
다음에, 상기 절연막 형성용 조성물을 이용하여 형성한 반도체 장치의 일례에 대해서 도 1을 이용하여 설명한다.
반도체 기판(10) 상에는 소자 영역(14)을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 영역(14)에는 반도체 기판(10) 상에 게이트 절연막(16)을 사이에 두고 형성된 게이트 전극(18)과, 게이트 전극 양측의 반도체 기판(10) 중에 형성된 소스/드레인 영역(22)을 갖는 MOS 트랜지스터(24)가 형성되어 있다.
MOS 트랜지스터(24)가 형성된 반도체 기판(10) 상에는 층간 절연막(26) 및 스토퍼막(28)이 형성되어 있다. 층간 절연막(26) 및 스토퍼막(28)에는 소스/드레인 영역(22)에 접속된 컨택트 플러그(35)가 매립되어 있다.
컨택트 플러그(35)가 매립된 스토퍼막(28) 상에는 절연막(36), 층간 절연막(38) 및 절연막(40)이 형성되어 있다. 층간 절연막(38)은 저유전률의 다공질 재료에 의해 구성되어 있다. 절연막(36), 층간 절연막(38) 및 절연막(40)에는 배리어 메탈(48) 및 Cu막으로 이루어진 배선(51)이 매립되어 있다.
배선(51)이 매립된 절연막(40) 상에는 절연막(52), 층간 절연막(54), 절연막(56), 층간 절연막(58) 및 절연막(60)이 형성되어 있다. 층간 절연막(54, 58)은 저유전률의 다공질 재료에 의해 구성되어 있다. 절연막(52) 및 층간 절연막(54)에는 배선(51)에 도달하는 비아홀(66)이 형성되어 있다. 절연막(56), 층간 절연막(58) 및 절연막(60)에는 비아홀(66)에 접속된 배선홈(72)이 형성되어 있다. 비아홀(66)에는 배리어 메탈(74) 및 Cu막(76)으로 이루어진 컨택트 플러그(77a)가 매립되어 있다. 배선홈(72)에는 배리어막(74) 및 Cu막(76)으로 이루어진 배선(77b)이 매립되어 있다. 컨택트 플러그(77a) 및 배선(77b)은 일체로 형성되어 있다.
배선(77b)이 매립된 절연막(60) 상에는 절연막(78)이 형성되어 있다.
여기서, 도 1에 도시된 본 실시 형태에 따른 반도체 장치에서는, 다공질 재료로 이루어진 층간 절연막(38, 54, 58) 상에 형성된 절연막(40, 56, 60)의 형성에 상기 절연막 형성용 조성물을 이용하고 있다.
다음에, 상기 절연막 형성용 조성물을 이용한 반도체 장치의 제조 방법에 대해서 도 2 내지 도 8을 이용하여 설명한다.
우선, 예컨대 실리콘으로 이루어진 반도체 기판(10)에 예컨대 LOCOS(LOCal Oxidation of Silicon)법에 의해 소자 영역(14)을 획정하는 소자 분리막(12)을 형성한다. 소자 분리막(12)은 STI(Shallow Trench Isolation)법에 의해 형성하여도 좋다.
계속해서, 소자 영역(14) 상에 통상의 MOS 트랜지스터의 제조 방법과 동일하게 하여 반도체 기판(10) 상에 게이트 절연막(16)을 사이에 두고 형성된 게이트 전극(18)과, 게이트 전극(18) 양측의 반도체 기판(10) 내에 형성된 소스/드레인 영역(22)을 갖는 MOS 트랜지스터(24)를 형성한다[도 2(a)].
계속해서, MOS 트랜지스터(24)가 형성된 반도체 기판(10) 상에 예컨대 CVD법에 의해 예컨대 실리콘 산화(SiO2)막을 형성한다.
계속해서, 예컨대 CMP(Chemical Mechanical Polishing: 화학적 기계적 연마)법에 의해 이 실리콘 산화막의 표면을 연마하여 평탄화하고, 실리콘 산화막으로 이루어져 표면이 평탄화된 층간 절연막(26)을 형성한다.
계속해서, 층간 절연막(26) 상에 예컨대 플라즈마 CVD법에 의해 예컨대 막두께 50 ㎚의 실리콘 질화(SiN)막을 퇴적하고, 실리콘 질화막으로 이루어진 스토퍼막(28)을 형성한다. 스토퍼막(28)은 후술하는 공정에 있어서, CMP에 의해 연마할 때의 연마 스토퍼로서, 층간 절연막(38) 등에 배선홈(46)을 형성할 때의 에칭 스토 퍼로서 각각 기능한다.
스토퍼막(28)으로서는 실리콘 질화막 이외에 수소화 SiC막(SiC:H막), 수소화산화 SiC막(SiC:O:H막), 질화 SiC막(SiC:N막) 등을 적용할 수 있다. 또한, SiC:H막이란 SiC막 중에 H(수소)를 포함하여 이루어지는 막이다. SiC:O:H막이란 SiC막 중에 O(산소)와 H(수소)를 포함하여 이루어지는 막이다. SiC:N막이란 SiC막 중에 N(질소)을 포함하여 이루어지는 막이다.
계속해서, 포토리소그래피 및 드라이 에칭에 의해 스토퍼막(28) 및 층간 절연막(26)에 소스/드레인 영역(22)에 도달하는 컨택트홀(30)을 형성한다[도 2(b)].
계속해서, 전면에 예컨대 스퍼터법에 의해 예컨대 막두께 50 ㎚의 질화티탄(TiN)막을 퇴적하고, TiN막으로 이루어진 배리어 메탈(32)을 형성한다.
계속해서, 배리어 메탈(32) 상에 예컨대 CVD법에 의해 예컨대 막두께 1 ㎛의 텅스텐(W)막(34)을 형성한다.
계속해서, 예컨대 CMP법에 의해 스토퍼막(28)의 표면이 노출될 때까지 텅스텐막(34) 및 배리어 메탈(32)을 연마하고, 컨택트홀(30) 내에 매립되어, 밀착층(32) 및 텅스텐막(34)으로 이루어진 컨택트 플러그(35)를 형성한다[도 2(c)].
계속해서, 컨택트 플러그(35)가 매립된 스토퍼막(28) 상에 예컨대 플라즈마 CVD법에 의해 예컨대 수소화산화 SiC막(SiC:O:H막)을 퇴적하고, 수소화산화 SiC막으로 이루어진 절연막(36)을 형성한다. 수소화산화 SiC막은 SiC막 중에 O(산소)와 H(수소)를 포함하여 이루어지는 치밀성이 높은 막이며, 수분 등의 확산을 방지하는 배리어막으로서 기능한다.
계속해서, 절연막(36) 상에 예컨대 막두께 160 ㎚의 다공질 재료, 예컨대 다공질 실리카로 이루어진 층간 절연막(38)을 형성한다[도 3(a)]. 층간 절연막(38)을 구성하는 다공질 재료는 막 내부에 공극을 갖고 있으면 특별히 한정되지 않고, 기상 성장법에 의해 형성된 탄소 첨가 실리콘 산화막, 이것에 열분해성 화합물을 첨가하여 포어(pore)를 형성한 다공질의 탄소 첨가 실리콘 산화막, 스핀 코트법에 의해 형성된 다공질 실리카 및 유기 다공질막 등을 적용할 수 있다. 포어 제어나 밀도 제어의 관점에서는, 스핀 코트법에 의해 형성된 다공질 실리카가 바람직하다.
다공질 실리카로 이루어진 층간 절연막(38)은 예컨대 이하와 같이 하여 형성한다. 우선, 절연막(36) 상에 예컨대 스핀 코트법에 의해 다공질의 층간 절연막(38)을 형성하기 위한 액상의 절연막 형성용 조성물을 도포하고, 절연막 형성용 조성물의 도포막을 형성한다. 도포 조건은 예컨대 3000회전/분, 30초로 한다. 계속해서, 열처리(소프트 베이킹)를 행하고, 도포막을 반경화하는 동시에 절연막 형성용 조성물 중에 포함되는 열분해성 화합물을 열분해하여 공극(세공)을 형성한다. 이렇게 해서, 다공질 실리카로 이루어진 층간 절연막(38)을 형성한다.
소프트 베이킹시에는 적외 분광법에 의해 산출한 가교율이 10∼90%가 되도록 처리 온도 및 처리 시간을 제어하는 것이 바람직하다. 90%를 초과하는 가교율에서는 후속 공정에서 행하는 자외선 큐어에 의한 광화학 반응이 진행되기 어렵고, 또한, 10미만의 가교율에서는 도포 용제에 의해 하층의 절연막이 용해되어 버려 바람직하지 못하기 때문이다.
다공질 실리카를 형성하기 위한 절연막 형성용 조성물은 예컨대 테트라알콕 시실란, 트리알콕시실란, 메틸트리알콕시실란, 에틸트리알콕시실란, 프로필트리알콕시실란, 페닐트리알콕시실란, 비닐트리알콕시실란, 알릴트리알콕시실란, 글리시딜트리알콕시실란, 디알콕시실란, 디메틸디알콕시실란, 디에틸디알콕시실란, 디프로필디알콕시실란, 디페닐디알콕시실란, 디비닐디알콕시실란, 디알릴디알콕시실란, 디글리시딜디알콕시실란, 페닐메틸디알콕시실란, 페닐에틸디알콕시실란, 페닐프로필트리알콕시실란, 페닐비닐디알콕시실란, 페닐알릴디알콕시실란, 페닐글리시딜디알콕시실란, 메틸비닐디알콕시실란, 에틸비닐디알콕시실란, 프로필비닐디알콕시실란 등을 원료로서 이용하여 가수소 분해 반응이나 축중합 반응을 일으켜 이루어지는 폴리머에 열분해성 유기 화합물을 첨가함으로써 형성할 수 있다. 절연막 형성용 조성물로서는 4급 알킬아민에 의해 형성한 클러스터형 다공질 실리카를 이용하는 것이 보다 바람직하다. 이것은 사이즈가 작은 공극을 균일하게 형성할 수 있기 때문이다. 열분해성 유기 화합물로서는 예컨대 아크릴수지 등을 적용할 수 있다.
계속해서, 층간 절연막(38) 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물로 이루어진 절연막(40)을 형성한다[도 3(b)]. 여기서, Si-CH3 결합을 30∼90%의 비율로 함유한다고 하는 것은 화합물 중에 있어서의 Si에 대한 모든 결합을 100%로 했을 때의 Si-CH3 결합의 함유 비율이 30∼90%인 것을 의미한다. 결합의 조성 범위는 예컨대 XPS 측정으로부터 얻어지는 Si 2p의 파형을 분리함으로써 확인할 수 있다. 또한, 본원 발명자들은 주식회사 크레이토스 어날리티컬사에서 제조한 XPS 장치(Axis-Hsi)를 이용하여 Si-CH3 결합의 함유 비율을 확인하였다.
절연막(40)을 구성하는 실리콘 화합물은 Si-CH3 결합을 30∼90%의 비율로 함유하고 있으면 특별히 한정되지 않는다. 이러한 실리콘 화합물로서는 하기 화학식 1로 표시되는 폴리카르보실란의 R1, R2의 일부를 CH3로 치환한 화합물이나 하기 화학식 2로 표시되는 폴리실라잔의 R1∼R3의 일부를 CH3로 치환한 화합물을 들 수 있다.
화학식 1
Figure 112006051681461-pat00003
상기 식에서 R1, R2는 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
화학식 2
Figure 112006051681461-pat00004
상기 식에 있어서, R1, R2 및 R3은 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
Si-CH3 결합의 함유 비율을 30% 이상으로 하는 것은, 30% 미만에서는 후술하는 공정에서 행하는 자외선 큐어시에 있어서의 절연막(40)에 의한 자외선의 흡수가 불충분해지고, 층간 절연막(38)의 유전률 상승을 억제하는 것이 곤란하기 때문이다. Si-CH3 결합의 함유 비율을 90% 이하로 하는 것은, 90%를 초과하면 반대로 자외선 큐어시에 있어서의 자외선의 흡수율이 지나치게 높아지게 되고, 층간 절연막(38)의 큐어가 진행되지 않아 목표값 대로의 막강도에 도달하지 못하기 때문이다.
절연막(40)은 예컨대 이하와 같이 하여 형성한다. 우선, 절연막(36) 상에 예컨대 스핀 코트법에 의해 절연막(40)을 형성하기 위한 액상의 절연막 형성용 조성물을 도포하고, 절연막 형성용 조성물의 도포막을 형성한다. 계속해서, 열처리(소프트 베이킹)를 행하고, 도포막을 반경화하여 절연막(40)을 형성한다.
계속해서, 절연막(40) 상에서 자외선을 조사하고, 층간 절연막(38)의 자외선큐어를 행한다[도 3(c)]. 자외선 경화는 진공 또는 상압으로 자외선 조사를 행하면 특별히 한정되지 않지만, 진공 중에서 행하는 것이 바람직하다. 그 때, 압력 조정이나 개질을 위해 질소, 아르곤 등의 불활성 가스를 도입하여도 좋다. 또한, 자외선 조사시에 50∼470℃의 온도에서 가열하면서 조사하는 것이 바람직하다. 이것은 다공질의 층간 절연막(38)의 큐어가 촉진되고, 막강도의 향상을 도모할 수 있는 동 시에, 하지 절연막[스토퍼막(28)]과의 밀착성이 강화되기 때문이다. 또한, 열처리의 온도는 일정하여도 좋고, 복수의 단계에서 바꾸도록 하여도 좋다.
이 자외선 큐어시에, 층간 절연막(38) 상에는 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물로 이루어진 절연막(40)이 형성되어 있기 때문에, CH3기를 이탈하는 파장 영역을 갖는 자외선의 일부가 절연막(40)에 의해 흡수되고, 층간 절연막(38) 중에 잔존하고 있는 실라놀을 탈수 축합시키는 데 필요한 자외선만을 층간 절연막(38)에 도달하게 할 수 있다. 이에 따라, CH3기의 이탈에 의한 유전률의 증가를 억제하면서, 층간 절연막(38)의 막강도를 향상시킬 수 있다.
또한, 이 자외선 큐어에 따라 절연막(40) 중의 CH3기는 이탈되고, 절연막(40)도 고밀도화한다. 이에 따라, 절연막(40)은 에칭 스토퍼로서의 기능을 부여받는다. 또한, 자외선 큐어 후에 있어서의 절연막(40) 중에 있어서의 Si-CH3 결합의 함유 비율을 측정한 결과, 어떤 샘플도 10%를 밑도는 값이었다.
계속해서, 포토리소그래피에 의해 절연막(40) 상에 첫 번째 층의 배선(51)의 형성 예정 영역을 노출시키는 개구부(44)가 형성된 포토레지스트막(42)을 형성한다.
계속해서, 예컨대 CF4 가스 및 CHF3 가스를 이용한 드라이 에칭에 의해 포토레지스트막(42)을 마스크로서, 스토퍼막(28)을 스토퍼로서 하여 절연막(40), 층간 절연막(38) 및 절연막(36)을 순차적으로 에칭하고, 절연막(40), 층간 절연막(38) 및 절연막(36)에 배선(51)을 매립하기 위한 배선홈(46)을 형성한다{도 4(a)}. 또한, 컨택트 플러그(35)의 상면은 배선홈(46) 내에 노출된 상태가 된다.
계속해서, 예컨대 애싱에 의해 포토레지스트막(42)을 제거한다.
계속해서, 전면에 예컨대 스퍼터법에 의해 예컨대 막두께 10 ㎚의 질화탄탈(TaN)막을 퇴적하고, TaN막으로 이루어진 배리어 메탈(48)을 형성한다. 배리어 메탈(48)은 후술하는 공정에서 형성하는 구리 배선으로부터 Cu가 절연막 중에 확산되는 것을 방지하기 위한 것이다.
계속해서, 배리어 메탈(48) 상에 예컨대 스퍼터법에 의해 예컨대 막두께 10 ㎚의 Cu막을 퇴적하고, Cu막으로 이루어진 시드막(도시하지 않음)을 형성한다.
계속해서, 예컨대 전기 도금법에 의해 시드막을 시드로서 Cu막을 퇴적하고, 시드층과 합한 총 막두께가 예컨대 600 ㎚인 Cu막(50)을 형성한다.
계속해서, CMP법에 의해 절연막(40) 상의 Cu막(50) 및 배리어 메탈(48)을 연마에 의해 제거하고, 배선홈(46) 내에 매립되어 배리어 메탈(48) 및 Cu막(50)으로 이루어진 배선(51)을 형성한다. 또한, 이러한 배선(51)의 제조 프로세스는 싱글 다마신법이라 불린다.
계속해서, 전면에 예컨대 CVD법에 의해 예컨대 막두께 30 ㎚의 수소화산화 SiC막을 퇴적하고, 수소화산화 SiC막으로 이루어진 절연막(52)을 형성한다[도 4(b)]. 절연막(52)은 수분의 확산 및 Cu 배선으로부터의 Cu의 확산을 방지하는 배리어막으로서 기능하는 것이다.
계속해서, 절연막(52) 상에 다공질의 층간 절연막(54)을 형성한다. 다공질의 층간 절연막(54)의 형성 방법에는 예컨대 전술한 층간 절연막(38)과 동일한 방법을 적용할 수 있다. 층간 절연막(54)의 막두께는 예컨대 180 ㎚로 한다.
계속해서, 층간 절연막(54) 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물로 이루어진 절연막(56)을 형성한다[도 5(a)]. 절연막(56)의 형성 방법에는 전술한 절연막(40)과 동일한 방법을 적용한다. 절연막(56)의 막두께는 예컨대 30 ㎚로 한다.
계속해서, 절연막(56) 상에서 자외선을 조사하고, 층간 절연막(54)의 자외선 큐어를 행한다. 이 자외선 큐어는 다공질의 층간 절연막(54)의 막강도를 향상시키는 동시에 절연막(56)의 막밀도를 향상시키기 위한 것으로서, 전술한 층간 절연막(38)의 자외선 큐어와 동일한 방법으로 행한다.
계속해서, 절연막(56) 상에 다공질의 층간 절연막(58)을 형성한다. 다공질의 층간 절연막(58)의 형성 방법에는 예컨대 전술한 층간 절연막(38)과 동일한 방법을 적용할 수 있다. 층간 절연막(58)의 막두께는 예컨대 160 ㎚로 한다.
계속해서, 층간 절연막(58) 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물로 이루어진 절연막(60)을 형성한다[도 5(b)]. 절연막(60)의 형성 방법에는 전술한 절연막(40)과 동일한 방법을 적용한다. 절연막(60)의 막두께는 예컨대 30 ㎚로 한다.
계속해서, 절연막(60) 상에서 자외선을 조사하고, 층간 절연막(58)의 자외선 경화를 행한다. 이 자외선 경화는 다공질의 층간 절연막(58)의 막강도를 향상시키 는 동시에 절연막(60)의 막밀도를 향상시키기 위한 것으로서, 전술한 층간 절연막(38)의 자외선 큐어와 동일한 방법으로 행한다.
계속해서, 포토리소그래피에 의해 절연막(60) 상에 배선(51)에 도달하는 비아홀의 형성 예정 영역을 노출시키는 개구부(64)가 형성된 포토레지스트막(62)을 형성한다.
계속해서, 예컨대 CF4 가스 및 CHF3 가스를 이용한 드라이 에칭에 의해 포토레지스트막(62)을 마스크로서 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)을 순차적으로 에칭하고, 절연막(60), 층간 절연막(58), 절연막(56), 층간 절연막(54) 및 절연막(52)에 배선(51)에 도달하는 비아홀(66)을 형성한다(도 6). 또한, 각 절연막은 에칭 가스의 조성비나 에칭시의 압력 등을 적절하게 변화시킴으로써, 순차적으로 에칭하는 것이 가능하다.
계속해서, 예컨대 애싱에 의해 포토레지스트막(62)을 제거한다.
계속해서, 포토리소그래피에 의해 비아홀(66)이 개구된 절연막(60) 상에 두 번째 층의 배선(77b)의 형성 예정 영역을 노출시키는 개구부(70)가 형성된 포토레지스트막(68)을 형성한다.
계속해서, 예컨대 CF4 가스 및 CHF3 가스를 이용한 드라이 에칭에 의해 포토레지스트막(68)을 마스크로서 절연막(60), 층간 절연막(58) 및 절연막(56)을 순차적으로 에칭하고, 절연막(60), 층간 절연막(58) 및 절연막(56)에 배선(77b)을 매립하기 위한 배선홈(72)을 형성한다(도 7). 배선홈(72)은 비아홀(66)과 연결된 상태 가 된다.
계속해서, 예컨대 애싱에 의해 포토레지스트막(68)을 제거한다.
계속해서, 전면에 예컨대 스퍼터법에 의해 예컨대 막두께 10 ㎚의 TaN막을 퇴적하고, TaN막으로 이루어진 배리어 메탈(74)을 형성한다. 배리어 메탈(74)은 후술하는 공정에서 형성하는 구리 배선으로부터 Cu가 절연막 중에 확산되는 것을 방지하기 위한 것이다.
계속해서, 배리어 메탈(74) 상에 예컨대 스퍼터법에 의해 예컨대 막두께 10 ㎚의 Cu막을 퇴적하고, Cu막으로 이루어진 시드막(도시하지 않음)을 형성한다.
계속해서, 예컨대 전기 도금법에 의해 시드막을 시드로서 Cu막을 퇴적하고, 시드층과 합한 총 막두께가 예컨대 1400 ㎚인 Cu막(76)을 형성한다.
계속해서, CMP법에 의해 절연막(60) 상의 Cu막(76) 및 배리어 메탈(74)을 연마에 의해 제거하고, 비아홀(66) 내에 매립되어 배리어 메탈(74) 및 Cu막(76)으로 이루어진 컨택트 플러그(77a)와, 배선홈(72) 내에 매립되어 배리어 메탈(74) 및 Cu막(76)으로 이루어진 배선(77b)을 일체 또한 일괄하여 형성한다. 또한, 이와 같이 컨택트 플러그(77a)와 배선(77b)을 일괄해서 형성하는 제조 프로세스는 듀얼 다마신법이라 불린다.
계속해서, 전면에 예컨대 CVD법에 의해 예컨대 막두께 30 ㎚의 수소화산화 SiC막을 퇴적하고, 수소화산화 SiC막으로 이루어진 절연막(78)을 형성한다(도 8). 절연막(78)은 수분의 확산 및 Cu 배선으로부터의 Cu의 확산을 방지하는 배리어막으로서 기능하는 것이다.
이 후, 필요에 따라 상기와 같은 공정을 적절하게 반복하여 도시하지 않은 세 번째 층의 배선 등을 형성하여 본 실시 형태에 따른 반도체 장치를 완성한다.
이와 같이, 본 실시 형태에 따르면, 다공질 절연막 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 절연막을 형성하고, 이 절연막 상에서 자외선을 조사하여 다공질 절연막을 경화시키기 때문에, CH3기를 이탈하는 파장 영역을 갖는 자외선을 상층의 절연막에 의해 충분히 흡수할 수 있고, 다공질 절연막으로서는 자외선 큐어에 따른 고강도화를 우선적으로 진행시킬 수 있기 때문에, 다공질 절연막의 유전률을 증가시키지 않고 막밀도를 향상시킬 수 있다. 또한, 하지막에 대한 밀착성도 향상시킬 수 있다. 또한, 자외선의 조사시에는 상층 절연막의 CH3기가 이탈하여 막밀도가 향상되기 때문에, 막강도가 증가하는 동시에, 상층 절연막을 에칭 스토퍼막으로서 이용할 수 있다. 이에 따라, 보다 신뢰성이 높은 고속 회로 기판의 형성이 가능해진다.
본 발명은 상기 실시 형태에 한정되지 않고 여러 가지 변형이 가능하다.
본 발명은 상기 실시 형태에 기재한 반도체 장치의 구조 및 그 제조 방법에 한정되지 않고, 다공질 절연막을 갖는 반도체 장치의 제조에 널리 적용할 수 있다. 반도체 장치를 구성하는 각 층의 막두께나 구성 재료에 대해서도 적절하게 변경할 수 있다.
기판 상에 스핀 코트법에 의해 다공질 실리카로 이루어진 절연막 형성용 조성물을 도포하고, 도포막을 형성하였다. 도포 조건은 예컨대 3000회전/분, 30초로 하였다. 계속해서, 소프트 베이킹을 행하여 도포막을 경화하는 동시에 절연막 형성용 조성물 중에 포함되는 열분해성 화합물을 열분해하여 공극을 형성하였다.
이렇게 해서, 다공질 실리카로 이루어진 다공질 절연막을 형성하였다. 이와 같이 형성한 다공질 절연막의 가교율을 적외 분광법에 의해 산출한 결과, 10∼90%의 범위였다. 또한, 다공질 절연막 중의 Si-CH3 결합의 함유 비율을 XPS에 의해 조사한 결과, 3∼60%의 범위였다.
계속해서, 이와 같이 형성한 다공질 절연막 상에 스핀 코트법에 의해 Si-CH3 결합을 소정의 비율로 함유하는 실리콘 화합물로 이루어진 절연막을 형성하였다. 여기서는, Si-CH3 결합의 함유 비율을 변화하여 하기의 11종류의 시료를 준비하였다. Si-CH3 결합의 함유 비율은 주식회사 크레이토스 어날리티컬사에 제조한 XPS 장치(Axis-Hsi)를 이용하여 확인하였다.
[실시예 1] Si-CH3 결합의 함유 비율을 30%로 하여 절연막을 형성하였다.
[실시예 2] Si-CH3 결합의 함유 비율을 40%로 하여 절연막을 형성하였다.
[실시예 3] Si-CH3 결합의 함유 비율을 50%로 하여 절연막을 형성하였다.
[실시예 4] Si-CH3 결합의 함유 비율을 60%로 하여 절연막을 형성하였다.
[실시예 5] Si-CH3 결합의 함유 비율을 70%로 하여 절연막을 형성하였다.
[실시예 6] Si-CH3 결합의 함유 비율을 80%로 하여 절연막을 형성하였다.
[실시예 7] Si-CH3 결합의 함유 비율을 90%로 하여 절연막을 형성하였다.
[비교예 1] Si-CH3 결합의 함유 비율을 0%로 하여 절연막을 형성하였다.
[비교예 2] Si-CH3 결합의 함유 비율을 10%로 하여 절연막을 형성하였다.
[비교예 3] Si-CH3 결합의 함유 비율을 20%로 하여 절연막을 형성하였다.
[비교예 4] Si-CH3 결합의 함유 비율을 93%로 하여 절연막을 형성하였다.
계속해서, 절연막 상에서 다공질 절연막에 자외선을 조사하여 다공질 절연막의 자외선 큐어를 행하고, 측정용 시료를 얻었다.
이와 같이 작성한 시료에 대해서 다공질 절연막의 유전률, 다공질 절연막의 강도, 절연막의 다공질 절연막에 대한 에칭 선택성을 측정하였다.
또한, 상기 실시 형태에 기재한 제조 방법을 이용하여 100만개의 컨택트 플러그가 전기적으로 직렬 접속되도록 배선 및 도체 플러그를 형성하고, 전기적 접속의 수율 시험을 행하였다. 또한, 배선간의 실효적인 유전률을 측정하였다.
또한, 실효적인 유전률이란 배선의 주위에 다공질 절연막 뿐만 아니라 다른 절연막도 존재하고 있는 상태에서 측정되는 유전률을 말한다. 이 경우, 유전률이 낮은 다공질 절연막 뿐만 아니라, 유전률이 비교적 높은 절연막도 배선의 주위에 존재하고 있는 상태에서 측정되기 때문에, 실효적인 유전률은 다공질 절연막의 유전률보다도 큰 값이 된다.
상기 11 종류의 시료에 대해서 측정을 행한 결과를 표 1에 정리한다.
Figure 112006051681461-pat00005
표 1에 나타내는 바와 같이, 절연막 중의 Si-CH3 결합의 함유 비율을 30% 이상으로 설정함으로써, 다공질 절연막의 유전률이 감소하였다. 이것은 상층의 절연막 중의 Si-CH3 결합의 함유 비율을 30% 이상으로 설정함으로써, 자외선 큐어시에 CH3기를 이탈하는 파장 영역을 갖는 자외선이 상층의 절연막에 의해 충분히 흡수되어 다공질 절연막에는 잔존하고 있는 실라놀을 탈수 축합시키는 데에 필요한 자외선만을 만들기 때문이다.
한편, CH3기의 이탈 비율이 감소함에 따라 막의 강도가 약간 감소하고 있지만, Si-CH3 결합의 함유 비율이 30∼90%의 범위에서는 그 감소량도 작다. Si-CH3 결합을 30∼90%의 비율로 함유하는 절연막을 이용할 때의 다공질 절연막의 막강도는 약 10.0 GPa이기 때문에, Si-CH3 결합의 함유 비율이 30∼90%의 범위에서도 막강도를 향상시키는 효과는 충분히 확인할 수 있다.
또한, 절연막 중의 Si-CH3 결합의 함유 비율을 증가시킬수록 다공질 절연막에 대한 에칭 선택성을 증가시킬 수 있었다. Si-CH3 결합의 함유 비율이 30% 이상에서는, 다공질 절연막에 대한 에칭 선택비가 1.5 이상으로서, 실용적인 값을 실현할 수 있었다.
또한, 전기적 접속의 수율 시험을 행한 결과, Si-CH3 결합의 함유 비율이 30∼90%의 시료에서는 94.7∼100%로 높은 수율을 얻을 수 있었던 것에 반하여 Si-CH3 결합의 함유 비율이 30% 미만 또는 90%를 초과하는 시료에서는 51.1∼71.1%로 매우 낮은 수율이었다.
또한, 200℃, 3000시간의 고온 방치를 행한 후에 배선의 저항을 측정한 결과, 실시예 1 내지 실시예 7의 시료에서는 저항치의 상승은 확인되지 않았지만, 비교예 1 내지 비교예 4의 시료에서는 저항치의 상승이 확인되었다.
이상 상세히 설명한 바와 같이, 본 발명의 특징을 정리하면 다음과 같다.
(부기 1) Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물과, 상기 실리콘 화합물을 용해하는 유기 용매를 갖는 것을 특징으로 하는 절연막 형성용 조성물.
(부기 2) 부기 1에 있어서, 상기 실리콘 화합물은 하기 화학식 1로 표시되는 폴리카르보실란의 R1, R2의 일부를 CH3로 치환하여 이루어지는 것을 특징으로 하는 절연막 형성용 조성물.
화학식 1
Figure 112006051681461-pat00006
상기 식에서 R1, R2는 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
(부기 3) 부기 1에 있어서, 상기 실리콘 화합물은 하기 화학식 2로 표시되는 폴리실라잔의 R1∼R3의 일부를 CH3로 치환하여 이루어지는 것을 특징으로 하는 절연막 형성용 조성물.
화학식 2
Figure 112006051681461-pat00007
상기 식에 있어서, R1, R2 및 R3은 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
(부기 4) 기판 상에 다공질의 제1 절연막을 형성하는 공정과,
상기 제1 절연막 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 제2 절연막을 형성하는 공정과,
상기 제1 절연막 상에 상기 제2 절연막이 형성된 상태에서 자외선을 조사하여, 상기 제1 절연막을 경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 5) 부기 4에 있어서, 상기 제1 절연막을 경화시키는 공정에서는, 자외선 조사에 의해 상기 제2 절연막 중의 CH3기를 절단하고, 상기 제2 절연막의 막밀도를 증가시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 6) 부기 4 또는 부기 5에 있어서, 상기 제1 절연막을 형성하는 공정에서는, 막 중에 Si-CH3 결합을 3∼60%의 비율로 함유하는 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 7) 부기 4 내지 부기 6 중 어느 하나에 있어서, 상기 제1 절연막을 경화시키는 공정에서는 50∼470℃의 온도로 과열된 상태에서 자외선을 조사하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 8) 부기 4 내지 부기 7 중 어느 하나에 있어서, 상기 제1 절연막을 형성하는 공정은 상기 제1 절연막을 형성하기 위한 제1 절연막 형성용 조성물을 도포하여 도포막을 형성하는 공정과, 열처리에 의해 상기 도포막을 반경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 9) 부기 8에 있어서, 상기 도포막을 반경화시키는 공정에서는, 막 중에 있어서의 가교율이 10∼90%가 되도록 열처리 조건을 설정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 10) 부기 4 내지 부기 9 중 어느 하나에 있어서, 상기 제2 절연막을 형성하는 공정은 상기 제2 절연막을 형성하기 위한 제2 절연막 형성용 조성물을 도포하여 도포막을 형성하는 공정과, 열처리에 의해 상기 도포막을 반경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 11) 부기 10에 있어서, 상기 도포막을 반경화시키는 공정에서는, 막 중에 있어서의 가교율이 10∼90%가 되도록 열처리 조건을 설정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 12) 부기 4 내지 부기 11 중 어느 하나에 있어서, 상기 실리콘 화합물로서, 하기 화학식 1로 표시되는 폴리카르보실란의 R1, R2의 일부를 CH3로 치환하여 이루어지는 화합물을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
화학식 1
Figure 112006051681461-pat00008
상기 식에 있어서, R1, R2는 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환기 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
(부기 13) 부기 4 내지 부기 11 중 어느 하나에 있어서, 상기 실리콘 화합물로서, 하기 화학식 2로 표시되는 폴리실라잔의 R1∼R3의 일부를 CH3로 치환하여 이루어지는 화합물을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
화학식 2
Figure 112006051681461-pat00009
상기 식에 있어서, R1, R2 및 R3은 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타낸다.
(부기 14) 부기 4 내지 부기 13 중 어느 하나에 있어서, 상기 제1 절연막을 형성하는 공정에서는, 다공질 실리카로 이루어진 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명에 따르면, 다공질 절연막 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 절연막을 형성하고, 이 절연막 상에서 자외선을 조사하여 다공질 절연막을 경화시키기 때문에, CH3기를 이탈하는 파장 영역을 갖는 자외선을 상층의 절연막에 의해 충분히 흡수할 수 있고, 다공질 절연막에서는 자외선 큐어에 의한 고강도화를 우선적으로 진행시킬 수 있기 때문에, 다공질 절연막의 유전률을 증가시키지 않고 막밀도를 향상시킬 수 있다. 또한, 하지막에 대한 밀착성도 향상시킬 수 있다. 또한, 자외선의 조사시에는 상층 절연막의 CH3기가 이탈하여 막밀도가 향상되기 때문에, 막강도가 증가하는 동시에 상층 절연막을 에칭 스토퍼막으로서 이용할 수 있다. 이에 따라, 보다 신뢰성이 높은 고속 회로 기판의 형성이 가능해진다.

Claims (10)

  1. 하기 화학식 - 이 식에서 R1, R2는 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타냄 - 으로 표시되는 폴리카르보실란의 R1, R2의 일부를 CH3로 치환하여 이루어지고 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물과,
    상기 실리콘 화합물을 용해하는 유기 용매를 갖는 것을 특징으로 하는 절연막 형성용 조성물.
    Figure 112007056034414-pat00010
  2. 하기 화학식 - 이 식에 있어서, R1, R2 및 R3은 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타냄 - 으로 표시되는 폴리실라잔의 R1∼R3의 일부를 CH3로 치환하여 이루어지고 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물과,
    상기 실리콘 화합물을 용해하는 유기 용매를 갖는 것을 특징으로 하는 절연막 형성용 조성물.
    Figure 112007056034414-pat00011
  3. 기판 상에, 막 중에 Si-CH3 결합을 3∼60%의 비율로 함유하는 다공질의 제1 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 제2 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 상기 제2 절연막이 형성된 상태에서 자외선을 조사하여 상기 제1 절연막을 경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 기판 상에 다공질의 제1 절연막을 형성하는 공정과,
    상기 제1 절연막 상에, 하기 화학식 - 이 식에 있어서, R1, R2는 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환기 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타냄 - 으로 표시되는 폴리카르보실란의 R1, R2의 일부를 CH3로 치환하여 이루어지고, Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 제2 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 상기 제2 절연막이 형성된 상태에서 자외선을 조사하여 상기 제1 절연막을 경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    Figure 112007056034414-pat00028
  5. 기판 상에 다공질의 제1 절연막을 형성하는 공정과,
    상기 제1 절연막 상에, 하기 화학식 - 이 식에 있어서, R1, R2 및 R3은 서로 동일하거나 혹은 상이하여도 좋고, 각각 수소 원자, 또는 치환 혹은 비치환의 알킬기, 알케닐기, 시클로알킬기 또는 아릴기를 나타냄 - 으로 표시되는 폴리실라잔의 R1∼R3의 일부를 CH3로 치환하여 이루어지고, Si-CH3 결합을 30∼90%의 비율로 함유하는 실리콘 화합물을 포함하는 제2 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 상기 제2 절연막이 형성된 상태에서 자외선을 조사하여 상기 제1 절연막을 경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    Figure 112007056034414-pat00029
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 절연막을 경화시키는 공정에서는, 자외선 조사에 의해 상기 제2 절연막 중의 CH3기를 절단하고, 상기 제2 절연막의 막밀도를 증가시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제4항 또는 제5항에 있어서, 상기 제1 절연막을 형성하는 공정에서는, 막 중에 Si-CH3 결합을 3∼60%의 비율로 함유하는 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 절연막을 경화시키는 공정에서는 50∼470℃의 온도로 과열된 상태에서 자외선을 조사하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 절연막을 형성하는 공정에서는, 다공질 실리카로 이루어진 상기 제1 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 삭제
KR1020060067926A 2006-03-30 2006-07-20 절연막 형성용 조성물 및 반도체 장치의 제조 방법 KR100785727B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006093438A JP2007273494A (ja) 2006-03-30 2006-03-30 絶縁膜形成用組成物及び半導体装置の製造方法
JPJP-P-2006-00093438 2006-03-30

Publications (2)

Publication Number Publication Date
KR20070098401A KR20070098401A (ko) 2007-10-05
KR100785727B1 true KR100785727B1 (ko) 2007-12-18

Family

ID=38460372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060067926A KR100785727B1 (ko) 2006-03-30 2006-07-20 절연막 형성용 조성물 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (2) US7476970B2 (ko)
JP (1) JP2007273494A (ko)
KR (1) KR100785727B1 (ko)
CN (1) CN101045820B (ko)
DE (1) DE102006029335A1 (ko)
TW (1) TWI311784B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
JP2011082308A (ja) * 2009-10-06 2011-04-21 Panasonic Corp 半導体装置の製造方法
JP2012004401A (ja) 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2013170124A1 (en) 2012-05-10 2013-11-14 Burning Bush Group High performance silicon based thermal coating compositions
CN107236453B (zh) 2012-07-03 2019-06-11 伯宁布什集团有限公司 硅基高性能涂料组合物
US8748317B2 (en) * 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
CN104078415A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN104658967B (zh) * 2013-11-21 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP6668288B2 (ja) * 2017-04-04 2020-03-18 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 膜形成組成物
CN115926508B (zh) * 2022-12-12 2023-09-19 浙江双金粉末涂料有限公司 一种降低热量传递且成膜致密的粉末涂料及成膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277511A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 絶縁膜の形成材料及び半導体装置の製造方法
JP2000340557A (ja) 1999-05-28 2000-12-08 Fujitsu Ltd 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2002121530A (ja) 2000-10-16 2002-04-26 Hitachi Chem Co Ltd 接着フィルム、その製造法及び接着フィルム付き半導体装置
US20030089903A1 (en) 2001-11-02 2003-05-15 Fujitsu Limited Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3418458B2 (ja) * 1993-08-31 2003-06-23 富士通株式会社 半導体装置の製造方法
JP3318408B2 (ja) * 1993-10-06 2002-08-26 東レ・ダウコーニング・シリコーン株式会社 粉状シリコーン硬化物およびその製造方法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5789325A (en) * 1996-04-29 1998-08-04 Dow Corning Corporation Coating electronic substrates with silica derived from polycarbosilane
JP3529953B2 (ja) * 1996-09-03 2004-05-24 株式会社東芝 絶縁膜パターンの形成方法および感光性組成物
JP3489946B2 (ja) * 1996-11-08 2004-01-26 富士通株式会社 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JP3729226B2 (ja) * 1997-09-17 2005-12-21 富士通株式会社 半導体集積回路装置及びその製造方法
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
JP4408994B2 (ja) * 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP2003273100A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP4471564B2 (ja) * 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP4311947B2 (ja) 2003-02-17 2009-08-12 東京エレクトロン株式会社 半導体装置
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP4737361B2 (ja) * 2003-12-19 2011-07-27 Ｊｓｒ株式会社 絶縁膜およびその形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
WO2005122195A2 (en) * 2004-06-04 2005-12-22 International Business Machines Corporation Fabrication of interconnect structures
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277511A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 絶縁膜の形成材料及び半導体装置の製造方法
JP2000340557A (ja) 1999-05-28 2000-12-08 Fujitsu Ltd 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2002121530A (ja) 2000-10-16 2002-04-26 Hitachi Chem Co Ltd 接着フィルム、その製造法及び接着フィルム付き半導体装置
US20030089903A1 (en) 2001-11-02 2003-05-15 Fujitsu Limited Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device

Also Published As

Publication number Publication date
CN101045820B (zh) 2010-10-13
KR20070098401A (ko) 2007-10-05
US20070232058A1 (en) 2007-10-04
US7985700B2 (en) 2011-07-26
TW200737348A (en) 2007-10-01
CN101045820A (zh) 2007-10-03
US20090163039A1 (en) 2009-06-25
US7476970B2 (en) 2009-01-13
TWI311784B (en) 2009-07-01
JP2007273494A (ja) 2007-10-18
DE102006029335A1 (de) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
JP5380797B2 (ja) 半導体デバイスの製造方法
KR100726269B1 (ko) 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법
JP4874614B2 (ja) 多孔質の低誘電率組成物並びにそれを作製及び使用するための方法
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
JP4667165B2 (ja) 半導体装置の製造方法
KR101105622B1 (ko) 다공질막의 전구체 조성물 및 그 조제 방법, 다공질막 및 그 제조 방법, 그리고 반도체 장치
JP2003508895A (ja) Ｕｌｓｉ用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
KR101130504B1 (ko) 규소 함유 피막의 제조방법, 규소 함유 피막 및 반도체 장치
JP4563894B2 (ja) シリカ系被膜の製造方法および半導体装置の製造方法
JP4408816B2 (ja) 半導体装置の製造方法
KR101053960B1 (ko) 실리콘 화합물, 자외선 흡수체, 다층 배선 장치의 제조방법 및 다층 배선 장치
KR101013483B1 (ko) 반도체 장치의 제조 방법
KR20130014608A (ko) 반도체 장치 및 그 제조 방법
JP4459096B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
CN101131926A (zh) 绝缘膜、半导体器件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 12