KR100743440B1 - 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치 - Google Patents

노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치 Download PDF

Info

Publication number
KR100743440B1
KR100743440B1 KR1020060054276A KR20060054276A KR100743440B1 KR 100743440 B1 KR100743440 B1 KR 100743440B1 KR 1020060054276 A KR1020060054276 A KR 1020060054276A KR 20060054276 A KR20060054276 A KR 20060054276A KR 100743440 B1 KR100743440 B1 KR 100743440B1
Authority
KR
South Korea
Prior art keywords
exposure light
film
light shielding
insulating film
shielding film
Prior art date
Application number
KR1020060054276A
Other languages
English (en)
Inventor
시로우 오자키
요시히로 나카타
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Application granted granted Critical
Publication of KR100743440B1 publication Critical patent/KR100743440B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 다층 배선, 반도체 장치 등에 적합하게 사용되며, 노광광, 예컨대 자외선의 흡수성이 높은 노광광 차폐막 형성용 재료 등의 제공을 목적으로 한다.
본 발명의 노광광 차폐막 형성용 재료는, 하기 화학식 1로 표시되는 실리콘 화합물 및 하기 화학식 2로 표시되는 실리콘 화합물 중 어느 하나를 함유하며, R1 및 R2 중 어느 하나가 노광광을 흡수할 수 있는 치환기로 치환되어 있다:
화학식 1
Figure 112006042244972-pat00001
(상기 식 중, R1 및 R2는 서로 동일하거나 상이할 수 있으며, 수소 원자, 및 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)
화학식 2
Figure 112006042244972-pat00002
(상기 식 중, R1, R2 및 R3은 서로 동일하거나 상이할 수 있으며, 적어도 하나는 수소 원자를 나타내고, 나머지는 각각 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)

Description

노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법, 및 반도체 장치{MATERIAL FOR FORMING EXPOSURE LIGHT-BLOCKING FILM, MULTILAYER INTERCONNECTION STRUCTURE AND MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE}
도 1은 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 다층 배선의 제조 방법의 일례에 있어서, 경화 공정을 설명하기 위한 공정도이다.
도 2A는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 1)이다.
도 2B는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 2)이다.
도 2C는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 3)이다.
도 2D는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차 폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 4)이다.
도 2E는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 5)이다.
도 2F는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 6)이다.
도 2G는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 7)이다.
도 2H는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 8)이다.
도 2I는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 9)이다.
도 2J는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 10)이다.
도 2K는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 11)이다.
도 2L은 본 발명의 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 포함하는 본 발명의 반도체 장치를 제조하는 방법의 일례를 도시한 공정도(공정도 12)이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 3, 5 : 다공질 절연막
2, 4 : 노광광 차폐막
6 : 구리 배선
10 : 반도체 기판
18 : 게이트 전극
22 : 소스/드레인 확산층
24 : 트랜지스터
26, 38 : 층간 절연막
28 : 스토퍼막
32 : 밀착층
34 : 텅스텐막(도체 플러그)
36, 40, 52, 56, 60, 78 : 노광광 차폐막
38, 54, 58 : 다공질 절연막
48 : 적층막
50, 76a : 배선
본 발명은, 반도체 집적 회로에 있어서 다층 배선에 적합하고, 다공질 절연막에 대한 노광광, 예컨대 자외선을 효과적으로 차폐할 수 있는 노광광 차폐막, 상기 노광광 차폐막의 형성에 적합하게 사용할 수 있는 노광광 차폐막 형성용 재료, 상기 노광광 차폐막을 갖는 다층 배선 및 이의 제조 방법, 및 상기 다층 배선을 포함하는 반도체 장치 및 이의 제조 방법에 관한 것이다.
최근, 반도체 집적 회로의 집적도 증가 및 소자 밀도 향상에 따라, 특히 반도체 소자의 다층화에 대한 요구가 높아지고 있다. 이 반도체 집적 회로의 고집적화에 따라 배선 간격은 더욱 좁아지기 때문에, 배선 사이의 용량 증대에 의한 배선 지연이 문제가 되고 있다. 여기서, 상기 배선 지연(T)은 식 T∝CR로 나타내고, 배선 저항(R) 및 배선 사이의 용량(C)에 영향을 받는다. 그리고, 상기 유전율(ε)과 상기 배선 사이의 용량(C) 관계는, 다음 식 C＝εoεr·S/d로 나타낸다. 또한, 상기 식에 있어서, S는 전극 면적, εo는 진공 유전율, εr은 절연막 유전율, d는 배선 간격을 각각 나타낸다. 상기 배선 사이의 용량(C)은 배선 두께를 얇게 하고 전극 면적을 작게하여 저감할 수 있지만, 배선 두께를 얇게 하면 상기 배선 저항(R)의 상승을 더 초래하기 때문에 고속화를 달성할 수 없다. 따라서, 상기 배선 지연(T)을 작게 하고 고속화를 도모하기 위해서는, 절연막의 저유전율화가 유효한 수단이 된다.
최근, 반도체 집적 회로의 집적도 증가 및 소자 밀도 향상에 따라, 다층 배선 구조를 갖는 반도체 장치에서는, 금속 배선 간격이 좁아지는 경향에 있으며, 정전 유도에 의한 금속 배선의 임피던스가 증대하고, 응답 속도의 지연이나 소비 전력의 증대가 우려되고 있다. 이 때문에, 반도체 기판과 금속 배선 사이, 또는 금속 배선 사이에 설치되는 층간 절연막의 비유전율을 가능한 한 작게 할 필요가 있다.
종래의 절연막 재료로서는, 이산화규소(SiO2), 질화규소(SiN), 인규산유리(PSG) 등의 무기 재료, 또는 폴리이미드 등의 유기계 고분자 재료가 사용되고 있다. 그러나, 반도체 장치로 많이 사용되고 있는 CVD－SiO2막의 유전율은 4 정도로 높다. 또한, 저유전율 CVD막으로서 검토되어 있는 SiOF막은 유전율이 약 3.3∼3.5이지만, 흡습성이 높고, 유전율이 시간 경과적으로 상승한다는 문제가 있다. 또한, 다공질화된 실리카계 저유전율막이 제안되어 있다(예컨대, 특허 문헌 1 참조). 이 다공질화 피막의 제조 방법은 열분해성 성분을 가열하고, 증발 내지 분해시켜 구멍을 형성하는 공정을 갖기 때문에, 한층 더 저유전율화가 가능해진다. 그러나 상기 다공질화 피막은, 현재 상태에서는 구멍 사이즈가 10 nm 이상이기 때문에, 유전율을 저감하기 위해 공극률을 높게 하면, 흡습에 의한 유전율 상승이나 막 강도의 저하가 발생한다는 문제가 있다.
이러한 이유로, 현재, 막을 형성한 후 자외선, 플라즈마, 전자선 등을 조사함으로써 절연막을 경화(cure)하고, 고강도화하는 방법이 검토되고 있다. 그러나 자외선 및 플라즈마에 관해서는, 피조사 대상인 절연막보다도 하층까지 조사광이 도달하게 되어, 경화 누적에 의해 하층의 층간 절연막에 막 감소 등이 발생하는 것이 염려되고, 전자선에 관해서는, 조사 에너지가 특히 강하여 최하층에 위치하는 트랜지스터에의 영향이 염려되고 있다.
[특허 문헌 1] 일본 특허 공개 제2004-153147호 공보
본 발명은 종래의 상기 문제를 해결하여 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 노광광, 특히 자외선의 흡수성이 높고, 상기 노광광의 피조사 대상보다도 하층에 위치하는 다공질 절연막에 도달하는 상기 노광광을 효과적으로 차폐하며, 상기 다공질 절연막의 성능을 손상시키지 않고 유전율을 저감할 수 있는 노광광 차폐막, 상기 노광광 조사막의 형성에 적합한 노광광 차폐막 형성용 재료, 배선 사이의 기생 용량을 저감할 수 있는 다층 배선, 및 이의 효율적이며 양산성이 높은 제조 방법, 및 상기 다층 배선을 갖는 고속이며 신뢰성이 높은 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로서는, 후술하는 부기에 열거한 바와 같다. 즉, 본 발명의 노광광 차폐막 형성용 재료는, 하기 화학식 1로 표시되는 실리콘 화합물 및 하기 화학식 2로 표시되는 실리콘 화합물 중 적어도 어느 하나를 함 유하며,
하기 화학식 1 및 하기 화학식 2에 있어서, R1 및 R2 중 적어도 어느 하나가 노광광을 흡수할 수 있는 치환기로 치환되어 있는 것을 특징으로 한다:
Figure 112006042244972-pat00003
(상기 식 중, R1 및 R2는 서로 동일하거나 상이할 수 있으며, 각각 수소 원자, 및 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)
Figure 112006042244972-pat00004
(상기 식 중, R1, R2 및 R3은 서로 동일하거나 상이할 수 있으며, 적어도 하나가 수소 원자를 나타내고, 나머지는 각각 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)
상기 노광광 차폐막 형성용 재료에 있어서는, 상기 화학식 1로 표시되는 실리콘 화합물 및 상기 화학식 2로 표시되는 실리콘 화합물의 일부인 관능기가 노광광, 예컨대 자외선을 흡수할 수 있는 치환기로 치환되어 있기 때문에, 예컨대 자외선의 흡수성이 우수하다. 이 때문에, 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성한 노광광 차폐막은 노광광 차폐 기능을 발현하고, 다층 배선, 각종반도체 장치 등에 적합하게 사용할 수 있어, 본 발명의 다층 배선 및 본 발명의 반도체 장치에 특히 적합하게 사용할 수 있다.
본 발명의 다층 배선은 적어도 노광광 차폐막, 다공질 절연막 및 배선층을 갖고, 상기 노광광 차폐막이 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성되어 있기 때문에, 상기 노광광 차폐막은 노광광, 예컨대 자외선의 흡수성이 우수하여 자외선 차폐 기능을 발현한다. 예컨대, 다공질 절연막 상에 노광광 차폐막이 형성되면, 상기 다공질 절연막에의 상기 노광광, 예컨대 자외선의 도달이 저지된다. 이 때문에, 상기 노광광 차폐막보다도 상층에 도포하여 마련한 다공질 절연막의 형성 후, 상기 다공질 절연막에 상기 노광광, 예컨대 자외선을 조사하여 경화(cure)할 때, 피조사 대상인 다공질 절연막보다도 하층에 위치하는 다공질 절연막에의 자외선의 도달이 효과적으로 저지되고, 경화 누적에 의한 하층의 다공질 절연막에의 손상 누적이 저감되어 막 감소 등의 발생이 억제된다. 또한, 상기 노광광이, 예컨대 전자선인 경우에는, 하층에 위치하는 트랜지스터 등에의 손상이 저감된다. 또한, 상기 다공질 절연막은 유전율이 낮기 때문에, 기생 용량이 저감되어 신호 전파 속도의 고속화가 가능하며, 응답 속도의 고속화가 요구되는 IC, LSI 등의 고집적도 반도체 집적 회로 등에 특히 적합하다.
종래로부터, 절연막의 기생 용량에 의한 신호 전파 속도의 저하가 알려져 있었지만, 반도체 디바이스의 배선 간격이 1 ㎛ 이상인 세대에서는 배선 지연의 디바이스 전체에의 영향은 적었다. 최근, 반도체 집적 회로가 고집적화되고, 다층 배선 이 구조화되어 배선 폭·간격이 좁아지며, 특히 배선 간격이 1 ㎛ 이하에서는 배선 저항의 상승과 배선 사이의 기생 용량의 증대가 문제되고 있다. 상기 반도체 집적 회로 등 디바이스의 성능을 지배하는 큰 요소인 상기 배선 저항과 상기 배선 사이의 기생 용량에 의해, 상기 반도체 집적 회로의 다층 배선 구조에 있어서의 신호 전파 속도가 결정되기 때문에, 상기 배선 저항의 상승과 상기 배선 사이의 기생 용량의 증대는 상기 신호 전파 속도의 저하를 초래하는 원인으로서 극복해야 할 큰 문제이다. 상기 신호 전파 속도의 향상을 도모하기 위해서는, 상기 배선 저항의 저하와 상기 배선 사이의 기생 용량(절연막의 유전율)의 저하가 필수이다. 상기 배선 사이의 기생 용량은 배선을 얇게 하여 단면적을 작게 하면 저감할 수 있지만, 배선을 얇게 하면 상기 배선 저항이 상승하게 된다. 즉, 상기 배선 사이의 기생 용량의 저하와 상기 배선 저항의 저하는 이율 배반 관계에 있기 때문에, 상기 신호 전파 속도의 향상은 용이하지 않다. 현재, 저유전율 절연막으로서, 다공질형 도포형 절연막이 제안되어 있지만, 다공질이라는 성질상, 기계적 강도가 낮아 상기 기계적 강도의 향상이 요구되고 있다. 기계적 강도의 강화 방법으로는, 노광광(예컨대, 자외선)을 조사하여 경화(cure)하는 방법을 들 수 있고, 그 때, 본 발명의 상기 노광광 차폐막을 사용하면 저유전율로 응답 속도의 고속화에 기여할 수 있는 다공질 절연막의 기계적 강도를 확보하면서, 상기 배선 사이의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있어, 상기 신호 전파 속도의 고속화가 가능해진다.
본 발명의 다층 배선의 제조 방법은, 본 발명의 상기 다층 배선을 제조하는 방법으로서, 적어도 노광광 차폐막 형성 공정, 다공질 절연막 형성 공정, 경화 공 정 및 배선 형성 공정을 포함하는 것을 특징으로 한다. 상기 다층 배선의 제조 방법에서는, 상기 노광광 차폐막 형성 공정에서, 본 발명의 상기 노광광 차폐막 형성 재료를 사용하여, 상기 피가공면 상에 노광광 차폐막을 형성한다. 상기 다공질 절연막 형성 공정에서는, 상기 노광광 차폐막 상에 상기 다공질 절연막이 형성된다. 상기 경화 공정에서는, 상기 다공질 절연막에 노광광을 조사하여 경화(cure)한다. 상기 배선 형성 공정에서는, 상기 배선이 형성된다. 그리고, 이들 일련의 공정을 반복 행함으로써, 다층 배선이 효율적으로 형성된다. 상기 다층 배선의 제조 방법은 본 발명의 상기 다층 배선의 제조에 특히 적합하다.
본 발명의 반도체 장치는, 적어도 본 발명의 상기 다층 배선을 갖는 것을 특징으로 한다. 상기 반도체 장치에 있어서는, 본 발명의 상기 다층 배선을 갖기 때문에, 상기 배선 사이의 기생 용량의 저하와 상기 배선 저항의 저하가 달성되고, 고속이며 신뢰성이 높은 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
(노광광 차폐막 형성용 재료)
본 발명의 노광광 차폐막 형성용 재료는, 하기 화학식 1로 표시되는 실리콘 화합물(이하, 「폴리카르보실란」이라고 칭하는 경우가 있음) 및 하기 화학식 2로 표시되는 실리콘 화합물(이하, 「폴리실라잔」이라고 칭하는 경우가 있음) 중 적어도 어느 하나를 함유하며, 또한 필요에 따라 그 밖의 성분 등을 함유하며, 상기 폴리카르보실란 및 상기 폴리실라잔은 그 일부의 관능기가 노광광을 흡수할 수 있는 치환기로 치환되어 있다.
[화학식 1]
Figure 112006042244972-pat00005
상기 식 중, R1 및 R2는 서로 동일하거나 상이할 수 있으며, 각각 수소 원자, 및 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타낸다.
n은 2 이상의 정수를 나타내고, 10∼1,000이 바람직하다. n이 10 미만이면, 상기 노광광 차폐막 형성용 재료의 도포성이 떨어지는 경우가 있으며, 1,000을 넘으면 형성하는 노광광 차폐막의 막 두께에 불균일이 생기는 경우가 있다.
[화학식 2]
Figure 112006042244972-pat00006
상기 식 중, R1, R2 및 R3은 서로 동일하거나 상이할 수 있으며, 적어도 하나가 수소 원자를 나타내고, 나머지는 각각 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타낸다.
n은 2 이상의 정수를 나타내고, 상기 화학식 2로 표시되는 폴리실라잔의 수 평균 분자량은, 하기 수치 범위를 만족시키는 데 필요한 반복 단위수인 것이 바람직하다.
상기 폴리실라잔의 수 평균 분자량으로서는, 특별히 제한은 없고, 목적에 따 라 적절하게 선택할 수 있지만, 100∼50,000이 바람직하다.
상기 수 평균 분자량이 100 미만이면, 상기 노광광 차폐막 형성용 재료의 도포성이 떨어지는 경우가 있으며, 50,000을 넘으면 형성하는 노광광 차폐막의 막 두께에 불균일이 생기는 경우가 있다.
상기 화학식 1로 표시되는 폴리카르보실란 및 상기 화학식 2로 표시되는 폴리실라잔에 있어서는, 상기 화학식 1 및 화학식 2 중, R1 및 R2 중 적어도 어느 하나가 노광광을 흡수할 수 있는 치환기로 치환되어 있는 것이 필요하다.
상기 화학식 1로 표시되는 폴리카르보실란 및 상기 화학식 2로 표시되는 폴리실라잔에 있어서, R1 및 R2 중 적어도 어느 하나를 상기 노광광을 흡수할 수 있는 치환기로 치환하는 방법으로는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 상기 R1 및 상기 R2 중 적어도 어느 하나를 할로겐화하고, 목적으로 하는 치환기를 포함하는 Grignard 시약과 반응시킴으로써 치환할 수 있다.
상기 노광광으로서는, 특별히 제한은 없고, 목적으로 따라 적절하게 선택할 수 있으며, 자외선, 플라즈마, 전자선 등을 들 수 있지만, 다공질 절연막의 경화(cure)에 적합한 점에서 자외선이 바람직하다.
상기 노광광이 자외선인 경우, 상기 폴리카르보실란 및 상기 폴리실라잔의 일부인 관능기를 자외선을 흡수할 수 있는 치환기로 치환함으로써, 상기 노광광 차폐막 형성용 재료에 우수한 자외선 흡수 성능을 부여할 수 있다.
상기 자외선을 흡수할 수 있는 치환기로서는, 특별히 제한은 없으며, 목적에 따라 적절하게 선택할 수 있지만, 이중결합, 삼중결합, 및 헤테로 원자를 함유할 수 있는 아릴기 중 적어도 어느 하나를 갖는 것이 바람직하고, 구체적으로는 비닐기, 아크로일기, 벤질기, 페닐기, 카르보닐기, 카르복실기, 디아조기, 아지드기, 신나모일기, 아크릴레이트기, 신나미리덴기, 시아노신나미리덴기, 푸릴벤타디엔기, p－페닐렌디아크릴레이트기 등을 적절하게 들 수 있다.
상기 노광광 차폐막 형성용 재료에 있어서, 상기 자외선을 흡수할 수 있는 치환기, 예컨대 이중결합, 삼중결합, 및 헤테로 원자를 함유할 수 있는 아릴기의 존재를 확인하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 적외 분광 분석(IR)을 사용하여 흡수 피크를 측정함으로써, 이들의 구조를 분석하는 방법, X선 광전자 분광법(XPS)에 의해 원소의 종류, 양 및 화학적 결합 상태를 분석하는 방법 등에 의해, 이들의 존재를 확인할 수 있다.
상기 화학식 1로 표시되는 폴리카르보실란 및 상기 화학식 2로 표시되는 폴리실라잔의 상기 노광광 차폐막 형성용 재료에 있어서의 함유량으로서는, 1종 단독으로 사용하는 경우 및 2종 이상을 병용하는 경우 중 어느 하나에 대해서도, 특별히 제한은 없으며, 목적에 따라 적절하게 선택할 수 있지만, 그 전체량으로 30∼90 질량%가 바람직하고, 40∼80 질량%가 보다 바람직하다.
상기 함유량이 30 질량% 미만이면, 상기 노광광의 차폐 효과가 불충분해지고, 상기 노광광이 하층에까지 도달하게 되는 경우가 있으며, 90 질량%를 넘으면, 노광광 차폐막의 유전율이 현저히 상승하게 되는 경우가 있다.
상기 그 밖의 성분으로서는, 본 발명의 효과를 방해하지 않는 한 특별히 제 한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 용제, 공지된 각종 첨가제 등을 들 수 있다.
상기 용제로서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 시클로헥산, 메틸이소부틸케톤, 메틸에틸케톤, 메틸셀로솔브, 에틸셀로솔브, 옥탄, 데칸, 프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트를 들 수 있다.
상기 그 밖의 성분의 상기 노광광 차폐막 형성용 재료에 있어서의 함유량으로는, 상기 화학식 1 및 화학식 2로 표시되는 실리콘 화합물의 종류나 함유량 등에 따라 적절하게 결정할 수 있다.
본 발명의 노광광 차폐막 형성용 재료는, 상기 화학식 1로 표시되는 실리콘 화합물 및 상기 화학식 2로 표시되는 실리콘 화합물 중 적어도 어느 하나를 함유하며, 이들의 일부인 관능기가 상기 노광광, 예컨대 자외선을 흡수할 수 있는 치환기로 치환되어 있기 때문에, 상기 노광광, 예컨대 자외선의 흡수성이 우수하다. 이 때문에, 노광광 차폐 기능을 발현하는 노광광 차폐막을 형성할 수 있고, 이하의 본 발명의 다층 배선, 본 발명의 반도체 장치 등에 적합하게 사용할 수 있다.
(노광광 차폐막)
본 발명의 노광광 차폐막은, 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성된다. 이 때문에, 상기 노광광 차폐막은 우수한 노광광 차폐 기능을 발현한다.
상기 노광광 차폐막은 상기 노광광 차폐막보다도 상층에 위치하는 다공질 절 연막에 노광광, 예컨대 자외선을 조사하여 경화(cure)할 때, 피조사 대상인 다공질 절연막보다도 하층(상기 노광광 차폐막보다도 하층)에 위치하는 다공질 절연막에의 상기 노광광, 예컨대 자외선의 도달을 효과적으로 저지하고, 경화 누적에 의한 하층의 다공질 절연막에의 손상 누적을 저감하여, 막 감소를 억제할 수 있다.
(다층 배선)
본 발명의 다층 배선은 적어도 노광광 차폐막과 다공질 절연막과 배선층을 가지며, 또한 필요에 따라 적절하게 선택된 그 밖의 부재를 가지며 이루어진다.
－노광광 차폐막－
상기 노광광 차폐막은, 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성된다. 이 때문에, 상기 노광광 차폐막은 우수한 노광광 차폐 기능을 발현한다.
상기 노광광 차폐막은 상기 노광광 차폐막보다도 상층에 위치하는 다공질 절연막에 노광광, 예컨대 자외선을 조사하여 경화(cure)할 때, 피조사 대상인 다공질 절연막보다도 하층(상기 노광광 차폐막보다도 하층)에 위치하는 다공질 절연막에의 상기 노광광, 예컨대 자외선의 도달을 효과적으로 저지하고, 경화 누적에 의한 하층의 다공질 절연막에의 손상 누적을 저감할 수 있다.
또한, 상기 노광광 차폐막 형성용 재료의 상세한 내용에 대해서는, 본 발명의 상기 노광광 차폐막 형성용 재료의 설명에서 전술한 바와 같다.
상기 노광광 차폐막의 배치 위치로는, 상기 노광광을 조사하는 대상(피조사 대상)인 다공질 절연막보다도 하층에 설치하는 한, 목적에 따라 적절하게 선택할 수 있으며, 상기 다공질 절연막과 접촉 배치하거나, 다른 부재를 사이에 두고 배치할 수 있지만, 상기 피조사 대상 이외의 부재에의 상기 노광광에 의한 악영향을 방지하는 점에서, 접촉 배치하는 것이 바람직하다.
상기 노광광 차폐막의 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 5∼70 nm가 바람직하며, 5∼50 nm가 보다 바람직하다.
상기 두께가 5 nm 미만이면, 노광광 차폐 기능을 발휘하지 않는 경우가 있는 것 외에, 가공상 하층에 위치하는 다공질 절연막에 손상을 주는 경우가 있으며, 70 nm를 넘으면, 최종적인 실효 유전율이 상승하는 경우가 있다.
－다공질 절연막－
상기 다공질 절연막으로서는, 상기 막 내부에 구멍을 갖는 한 특별히 제한은 없고, 목적으로 따라 적절하게 선택할 수 있으며, 예컨대, 스핀코트법에 의해 형성된 다공질 실리카막, 탄소 도핑된(Carbon Doped) SiO2막, 상기 탄소 도핑된 SiO2막에 열분해성 화합물을 첨가하여 포어(pore)를 형성한 다공성 탄소 도핑된(Porous Carbon Doped) SiO2막, 유기 다공질막 등을 들 수 있다. 이들 중에서도 포어의 제어나 밀도의 제어가 용이한 점에서, 스핀코트법에 의해 형성된 다공질 실리카막이 바람직하다.
상기 스핀코트법의 경우, 그 조건으로서는 예컨대, 회전수가 100∼10,000 rpm 정도이며, 800∼5,000 rpm이 바람직하고, 시간이 1초∼10분간 정도이며, 10∼90초 사이가 바람직하다.
상기 다공질 절연막의 재료, 구조, 두께, 유전율 등에 대해서는 목적에 따라 적절하게 선택할 수 있다.
상기 다공질 절연막이 상기 다공질 실리카막인 경우, 그 재료로서는, 예컨대, 테트라알콕시실란, 트리알콕시실란, 메틸트리알콕시실란, 에틸트리알콕시실란, 프로필트리알콕시실란, 페닐트리알콕시실란, 비닐트리알콕시실란, 알릴트리알콕시실란, 글리시딜트리알콕시실란, 디알콕시실란, 디메틸디알콕시실란, 디에틸디알콕시실란, 디프로필디알콕시실란, 디페닐디알콕시실란, 디비닐디알콕시실란, 디알릴디알콕시실란, 디글리시딜디알콕시실란, 페닐메틸디알콕시실란, 페닐에틸디알콕시실란, 페닐프로필트리알콕시실란, 페닐비닐디알콕시실란, 페닐알릴디알콕시실란, 페닐글리시딜디알콕시실란, 메틸비닐디알콕시실란, 에틸비닐디알콕시실란, 프로필비닐디알콕시실란 등의 가수 분해 및 축중합 반응에 의해 형성한 폴리머를 들 수 있다. 이들은 1종 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있으며, 이들의 폴리머에 열분해성 화합물 등을 첨가하여 가열함으로써, 세공이 형성된 다공질 절연막을 얻을 수 있다.
상기 열분해성 화합물로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대 아크릴 수지 등을 들 수 있다.
상기 다공질 절연막이 탄소 도핑된 SiO2막인 경우, 그 재료로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 이산화탄소 및 예컨대, 헥사메틸디실록산 등의 알킬기를 갖는 실록산 모노머를 적합하게 들 수 있다.
상기 다공질 절연막이 다공성 탄소 도핑된 SiO2막인 경우, 그 재료로서는 특별히 제한은 없으며, 목적에 따라 적절하게 선택할 수 있지만, 이산화탄소, 열분해성 원자단(열분해성 화합물) 및 산화 분해성 원자단(산화 분해성 화합물)을 들 수 있고, 구체적으로는, 예컨대 헥사메틸디실록산 등의 알킬기를 갖는 실록산모노머, 디페닐메틸실란 등의 페닐기를 갖는 실란 화합물을 적합하게 들 수 있다.
상기 다공질 절연막이 유기 다공질막인 경우, 그 재료로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 열분해성 유기 화합물을 함유하는 폴리머를 들 수 있다.
상기 열분해성 유기 화합물로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 200∼300℃에서 열분해하는 것이 바람직하며, 예컨대 아크릴 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 아크릴 올리고머, 에틸렌 올리고머, 프로필렌 올리고머 등을 들 수 있다. 그리고, 이들을 함유하는 폴리아릴에테르폴리머를 용매로 희석하여 사용할 수 있다. 상기 용매로서는, 예컨대 시클로헥사논을 사용할 수 있다.
또한, 상기 다공질 절연막의 재료로서는, 4급 알킬아민을 촉매로서 사용하여 형성한 클러스터형 다공질 실리카 전구체를 적합하게 들 수 있다. 이 경우, 사이즈가 작고, 게다가 균일한 구멍을 갖는 다공질 절연막을 형성할 수 있다.
상기 다공질 실리카 전구체는 시판품일 수도 있고, 적절하게 합성할 수도 있으며, 상기 시판품으로는 예컨대, 나노 클러스터링 실리카(NCS)(「세라메이트 NCS 」; 쇼쿠바이카가쿠고교 가부시키가이샤제)를 적합하게 들 수 있다.
상기 구조로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 단층 구조라도 좋고, 적층 구조라도 좋다.
상기 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 다층 배선에 있어서의 두께로서는 그 구조상 통상 10 nm∼1 ㎛이며, 10∼500 nm가 바람직하고，10∼300 nm가 보다 바람직하다.
상기 두께가 10 nm 미만이면, 핀홀 등의 구조 결함이 발생하는 경우가 있으며, 500 nm를 넘으면, 특히 드라이 에칭으로 가공할 때 레지스트 패턴과의 선택비를 취하기 어려운 경우가 있다.
상기 유전율로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 낮을수록 바람직하고, 구체적으로는 3.0 이하가 바람직하며, 2.8 이하가 보다 바람직하다.
또한, 상기 유전율은, 예컨대 상기 다공질 절연막 상에 금 전극을 형성하고, 유전율 측정기 등을 사용하여 측정할 수 있다.
－배선층－
상기 배선층으로서는, 그 재료, 형상, 구조, 두께 등에 대해서는 특별히 제한은 없으며, 목적에 따라 적절하게 선택할 수 있지만, 회로의 집적도를 향상시키는 점에서, 상기 구조로서는 적층 구조(다층 구조)인 것이 바람직하다.
－그 밖의 부재－
상기 그 밖의 부재로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택 할 수 있으며, 예컨대 상기 노광광 차폐막 및 상기 다공질 절연막 이외의 층간 절연막으로서, 노광광, 예컨대 자외선을 투과할 수 있는 것을 적합하게 들 수 있다.
상기 층간 절연막으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 스토퍼막 등을 들 수 있고, 구체적으로는, 예컨대 플라즈마 CVD법에 의해 형성된 탄소 도핑된 SiO2막, SiC : H막, SiC : N막, SiC : O : H막 및 SiO2막이나 스핀코트법에 의해 형성된 유기 SOG 및 무기 SOG 등을 들 수 있다. 이들 중에서도 상기 다공질 절연막의 형성이 스핀코트법에 의해 행해지는 경우, 유기 SOG 및 무기 SOG가 바람직하다. 이 경우, 상기 다공질 절연막 및 상기 층간 절연막의 형성 및 자외선 경화(자외선 큐어(cure))를 일괄로 행할 수 있어, 제조 공정의 간략화를 도모할 수 있다.
상기 층간 절연막의 재료, 형상, 구조, 두께, 밀도 등에 대해서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 두께로서는 5∼300 nm가 바람직하며, 5∼180 nm가 보다 바람직하다.
상기 두께가 5 nm 미만이면, 상기 노광광에 의한 상기 층간 절연막에의 손상 부여가 현저해지는 경우가 있으며, 300 nm를 넘으면, 막의 상하로 경화 진행 정도에 차이가 생기는 경우가 있다.
또한, 상기 밀도로서는 1∼3 g/㎤가 바람직하고, 1∼2.5 g/㎤가 보다 바람직하다.
상기 밀도가 1 g/㎤ 미만이면, 막 강도가 현저히 저하하는 경우가 있으며, 3 g/㎤를 넘으면, 상기 층간 절연막을 저유전율로 유지하는 것이 곤란해지는 경우가 있다.
본 발명의 상기 다층 배선은, 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성된 상기 노광광 차폐막을 갖기 때문에, 상기 다공질 절연막에의 상기 노광광, 예컨대 자외선의 도달이 효과적으로 저지되고, 경화에 의한 손상의 누적이 저감되며, 막 감소 등의 발생이 억제된다. 또한, 상기 다공질 절연막은 유전율이 낮기 때문에, 기생 용량이 저감되어 신호 전파 속도의 고속화가 가능하며, 응답 속도의 고속화가 요구되는 IC, LSI 등의 고집적도 반도체 집적 회로 등에 특히 적합하다.
(다층 배선의 제조 방법)
본 발명의 다층 배선의 제조 방법은 적어도 노광광 차폐막 형성 공정, 다공질 절연막 형성 공정, 경화 공정 및 배선 형성 공정을 포함하고, 바람직하게는 층간 절연막 형성 공정, 열처리 공정 등을 포함하며, 또한, 필요에 따라 적절하게 선택한 그 밖의 공정을 포함한다.
<노광광 차폐막 형성 공정>
상기 노광광 차폐막 형성 공정은 피가공면 상에 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 노광광 차폐막을 형성하는 공정이다.
또한, 노광광 차폐막 형성용 재료의 상세한 내용에 대해서는, 본 발명의 상기 노광광 차폐막 형성용 재료의 설명에 있어서 전술한 바와 같다.
상기 피가공면으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대 상기 다층 배선이 반도체 장치에 사용되는 경우, 상기 피가공면으로는 반도체 기판의 표면을 들 수 있고, 구체적으로는 실리콘 웨이퍼 등의 기판, 각종 산화막, 다공질화 절연막 등의 저유전율막 등의 표면을 적합하게 들 수 있다.
상기 노광광 차폐막의 형성 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대 도포를 적합하게 들 수 있다.
상기 도포 방법으로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대 스핀코트법, 딥코트법, 니더코트법, 커튼코트법, 블레이드코트법 등을 들 수 있다. 이들 중에서도 도포 효율 등의 점에서 스핀코트법이 바람직하다. 상기 스핀코트법의 경우, 그 조건으로서는 예컨대, 회전수가 100∼10,000 rpm 정도이며, 800∼5,000 rpm이 바람직하고, 시간이 1초∼10분 사이 정도이며, 10∼90초 사이가 바람직하다.
이상의 공정에 의해, 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 상기 피가공면 상에 상기 노광광 차폐막이 형성된다.
<다공질 절연막 형성 공정>
상기 다공질 절연막 형성 공정은, 상기 노광광 차폐막 형성 공정에 의해 형성된 상기 노광광 차폐막 상에 다공질 절연막을 형성하는 공정이다.
상기 다공질 절연막의 형성 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 형성하는 다공질 절연막의 종류에 따라, 예컨대, 이하에 나타내는 방법을 적합하게 들 수 있다.
우선, 상기 다공질 절연막의 재료로서, 전술한 다공질 실리카막을 형성할 수 있는 폴리머 및 열분해성 화합물을 사용하고, 이들의 재료를 도포한 후, 열처리(소프트베이크)를 행함으로써, 상기 열분해성 화합물을 열분해하고, 구멍(세공)을 형성시킴으로써 다공질 절연막을 형성하는 방법을 들 수 있다.
또한, 상기 도포는 상기 노광광 차폐막 형성 공정과 동일한 방법에 의해 행할 수 있다.
상기 열처리(소프트베이크)의 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 핫 플레이트를 사용하여 소성하는 것이 바람직하다. 이 경우, 상기 열분해성 화합물이 열분해되어 절연막 중에 직경 10∼20 nm 정도의 구멍(세공)이 형성된다.
상기 열처리는 목적에 따라 적절하게 그 온도, 분위기 등의 조건을 선택할 수 있지만, 상기 온도로서는 200∼350℃가 바람직하다.
상기 온도가 200℃ 미만이면, 상기 열분해성 화합물이 충분히 열분해되지 않고, 상기 구멍이 충분히 형성되지 않는 것이 있는 것 외에, 상기 열분해성 화합물이 열분해되는 속도가 매우 느려 상기 구멍을 형성하는 데 장시간이 필요한 경우가 있다. 한편, 상기 온도가 350℃를 넘으면 상기 다공질 절연막 재료의 경화가 급속히 진행되어 상기 구멍의 형성이 저해되는 경우가 있다.
또한, 기상 성장법에 의해 상기 다공질 절연막으로서의 탄소 도핑된 SiO2막을 형성하는 방법을 들 수 있다. 즉, 상기 기상 성장법에 의한 방법은, 예컨대 평행 평판형 플라즈마 CVD 장치를 사용하여 행할 수 있다. 우선, 상기 다공질 절연막 을 형성하는 기판 온도를, 예컨대 300∼400℃로 설정한다. 그리고, 예컨대 알킬기를 갖는 실록산 모노머를 기화 장치에 의해 기화하여 반응성 가스를 생성한다. 그리고, 캐리어 가스를 사용하여 반응성 가스를 챔버 내에 도입한다. 이 때, 평판 전극간에 고주파 전력을 인가하면, 반응성 가스의 플라즈마가 발생한다. 여기서, 퇴적 속도를 비교적 빠르게 설정하면, 상기 다공질 절연막을 형성할 수 있다. 구체적으로는, 예컨대 이하의 막 형성 조건에 의해 상기 다공질 절연막을 적합하게 형성할 수 있다. 즉, 상기 반응성 가스로는, 예컨대 헥사메틸디실록산을 사용하고, 상기 반응성 가스의 공급량은 3 mg/min으로 한다. 또한, 상기 캐리어 가스로는 CO2를 사용하고, 상기 캐리어 가스의 유량은 6,000 sccm으로 한다. 상기 평판 전극간에 인가하는 고주파 전력으로는, 예컨대 13.56 MHz(500 W) 및 100 kHz(500 W)로 한다. 이러한 조건 하에서 막을 형성하면, 탄소를 함유하는 실리콘 산화막으로 이루어진 다공질 절연막이 형성된다.
또한, 열분해성 원자단(열분해성 화합물) 또는 산화 분해성 원자단(산화 분해성 화합물)을 함유하는 원료를 사용하여, 상기 열분해성 또는 산화 분해성의 원자단을 플라즈마에 의해 분해시키면서 기상 성장법에 의해, 상기 다공질 절연막으로서의 다공성 탄소 도핑된 SiO2막을 형성하는 방법을 들 수 있다. 즉, 상기 기상 성장법에 의한 방법은, 예컨대 평행 평판형 플라즈마 CVD 장치를 사용하여 행할 수 있다. 우선, 상기 다공질 절연막을 형성하는 기판 온도를, 예컨대 250∼350℃로 설정한다. 그리고, 예컨대, 알킬기를 갖는 실록산 모노머를 기화 장치에 의해 기화하 여 제1 반응성 가스를 생성한다. 또한, 페닐기를 갖는 실란 화합물을 기화 장치에 의해 기화하여 제2 반응성 가스를 생성한다. 여기서, 페닐기는 가열한 상태에서 산화 반응을 일으키면 분해하는 원자단(열분해성 및 산화 분해성 원자단)이다.
계속해서, CO2 가스를 캐리어 가스로서 사용하여, 상기 제1 및 제2 반응성 가스를 챔버 내에 도입한다. 이 때, 상기 평판 전극간에 고주파 전력을 인가하면, CO2 가스가 플라즈마(산소 플라즈마)로 되며, 페닐기가 분해된다. 그리고, 페닐기가 분해되면서 퇴적됨으로써, 다공질 절연막이 형성된다. 구체적으로는, 예컨대 이하의 막 형성 조건에 의해 상기 다공질 절연막을 적합하게 형성할 수 있다. 즉, 상기 제1 반응성 가스로는, 예컨대 헥사메틸디실록산을 사용하고, 상기 반응성 가스의 공급량은 1 mg/min으로 한다. 상기 제2 반응성 가스로는, 예컨대 디페닐메틸실란을 사용하고, 상기 반응성 가스의 공급량은 1 mg/min으로 한다. 또한, 상기 캐리어 가스로는 CO2를 사용하고, 상기 캐리어 가스의 유량은 3,000 sccm으로 한다. 상기 평판 전극 사이에 인가하는 고주파 전력으로는, 예컨대 13.56 MHz(300 W) 및 100 kHz(300 W)으로 한다. 이러한 조건 하에서 막을 형성하면 탄소를 함유하는 실리콘 산화막으로 이루어진 다공질 절연막이 형성된다.
또한, 열을 가하면서 산화를 행하면 분해되는 열분해성 및 산화 분해성 원자단을 포함하는 재료 대신에, 산화를 행하지 않고 열분해할 수 있는 열분해성 원자단을 포함하는 재료, 열을 가하지 않고 산화 분해할 수 있는 산화 분해성 원자단을 포함하는 재료를 사용할 수도 있다.
또한, 상기 열분해성 유기 화합물을 함유하는 폴리머를 용매에 의해 희석하여 상기 다공질 절연막으로서의 유기 다공질막을 형성하는 방법을 들 수 있다. 즉, 상기 열분해성 화합물을 함유하는 폴리머를 용매로 희석한 후 도포하고, 핫 플레이트를 사용하여 열처리를 행한다. 상기 열처리 온도로는 100∼400℃ 정도이다. 상기 열처리를 행하면 절연막 중의 상기 용매가 증발하여 건조된다. 그 후, 300∼400℃ 정도로 열처리를 더 행하면, 상기 열분해성 유기 화합물이 열분해되고, 절연막 중에 구멍이 형성되어 유기 다공질막이 형성된다.
또한, 상기 다공질 절연막의 재료로서의 상기 실리카클러스터 전구체를 도포한 후, 열처리를 행함으로써 다공질 절연막을 형성하는 방법을 들 수 있다. 즉, 상기 실리카클러스터 전구체를 상기 스핀코트법에 의해 도포한 후, 핫 플레이트를 사용하여 열처리(소프트베이크)를 행한다. 상기 열처리에 있어서의 온도로는, 예컨대 200℃ 정도, 시간으로는 150초 사이 정도로 한다. 그렇게 하면, 절연막 중 용매가 증발하여 다공질 절연막이 형성된다. 클러스터형 실리카를 사용하여 절연막을 형성하면, 구멍의 분포가 매우 균일해지며, 지극히 양질인 다공질 절연막를 얻을 수 있다.
이상의 공정에 의해, 상기 노광광 차폐막 형성 공정에 의해 형성된 상기 노광광 차폐막 상에 다공질 절연막이 형성된다.
<경화 공정>
상기 경화 공정은 상기 다공질 절연막 형성 공정에 의해 형성된 다공질 절연막에 노광광을 조사하여 경화(cure)하는 공정이다.
상기 경화의 방법으로는, 상기 다공질 절연막에 대하여 노광광을 조사하는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 노광광으로서는, 예컨대 자외선을 적합하게 들 수 있다.
상기 자외선의 파장으로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 230∼380 nm가 바람직하다.
상기 파장이 230 nm 미만이면, 조사 에너지가 너무 강하기 때문에, 상기 다공질 절연막에서 메틸기가 절단되어 유전율이 상승하는 경우가 있으며, 380 nm를 넘으면 조사 에너지가 너무 약하기 때문에, 막의 고강도화가 진행되지 않는 경우가 있다.
상기 자외선의 조사는, 예컨대 자외선 램프를 사용하여 행할 수 있고, 상기 자외선 램프로는, 예컨대 고압 수은 램프를 들 수 있다.
상기 자외선의 조사는, 목적에 따라 적절하게 그 분위기 등의 조건을 선택할 수 있고, 예컨대 질소 가스, 아르곤 가스 등의 비활성 가스 등의 존재 하에서 행하는 것이 바람직하다. 또한, 진공 하에서도 좋고, 상압 하에서도 좋지만, 오존의 생성을 억제할 수 있는 점에서, 진공 하에서 행하는 것이 바람직하다.
상기 경화 공정에 있어서는, 열처리를 행하면서 상기 노광광을 조사하는 것이 바람직하다. 이 경우, 상기 다공질 절연막의 경화(cure)가 촉진되고, 막의 기계적 강도를 향상시킬 수 있다는 점에서 유리하다.
상기 열처리 온도로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대 50∼470℃가 바람직하고, 50∼450℃가 보다 바람직하다.
또한, 상기 온도 범위 내에 있어서는 하나의 온도(특정한 온도)에서 상기 노광광의 조사를 행하거나 또는 온도를 적절하게 변경시키면서 복수의 온도에서 상기 노광광의 조사를 행하는 것이 바람직하다. 이 경우, 상기 다공질 절연막의 경화(cure)가 촉진되어 막 강도의 향상을 도모할 수 있으며, 게다가 기초 절연막(예컨대, 상기 노광광 차폐막)과의 밀착성을 강화할 수 있다.
또한, 상기 경화 공정에 있어서는, 후술하는 층간 절연막 형성 공정에 의해 상기 다공질 절연막 상에 층간 절연막을 형성한 후, 상기 층간 절연막을 사이에 두고 상기 다공질 절연막에 상기 노광광을 조사하여 경화(cure)하는 것이 바람직하다. 이 경우, 후술하는 층간 절연막이 상기 노광광을 투과할 수 있기 때문에, 상기 층간 절연막 및 상기 다공질 절연막을 동시에 경화(cure)할 수 있어 제조 공정의 간략화를 도모할 수 있다.
이상의 공정에 의해, 상기 다공질 절연막에 상기 노광광(예컨대, 자외선)이 조사되어 경화(cure)된다.
여기서, 상기 노광광으로서 자외선을 사용한 상기 경화 공정의 일례를, 도면을 참조하면서 설명한다.
도 1에 다공질 절연막(1, 3 및 5)과, 노광광 차폐막(2 및 4)이 교대로 적층되고, 또한, 구리 배선(6)이 형성된 상태를 도시하고, 상기 경화 공정의 일례로서, 최상층에 위치하는 다공질 절연막(5)에 대하여 자외선을 조사하는 형태를 설명한다.
상기 경화 공정에 있어서는, 자외선의 피조사 대상(자외선이 조사되는 다공 질 절연막)(5)에 대하여 자외선을 조사하여, 경화(cure)를 행한다. 이 때, 피조사 대상(5)의 하층에 위치하고, 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막(4)이 자외선을 흡수함으로써, 피조사 대상(5)보다도 하층에 위치하는 다공질 절연막(3)에의 자외선 도달이 억제된다. 또한, 노광광 차폐막(4) 및 다공질 절연막(3)보다도 더 하층에 위치하는 노광광 차폐막(2)에 의해, 다공질 절연막(3)에의 자외선의 도달이 억제된다. 이 때문에, 피조사 대상(5)에 대한 경화(cure)에 의해 발생하는 피조사 대상(5)보다도 하층에 위치하는 다공질 절연막의 막 감소나 배선 사이의 기생 용량의 상승을 효과적으로 억제할 수 있어 고성능으로 신뢰성이 높은 다층 배선를 얻을 수 있다.
<배선 형성 공정>
상기 배선 형성 공정은 배선을 형성하는 공정이다.
상기 다층 배선을 형성하는 경우, 상기 배선 형성 공정은 쓰루-비아(through-via) 형성 공정, 도체 도금 공정 등 적절하게 선택한 그 밖의 공정을 포함하는 것이 바람직하다.
－쓰루-비아 형성 공정－
상기 쓰루-비아 형성 공정은 상기 피가공면 상에 형성된 상기 다공질 절연막의 최상층에 형성되는 배선과 접속하기 위해 쓰루-비아를 형성하는 공정이다.
상기 쓰루-비아의 형성은, 예컨대 상기 쓰루-비아 부분에 적당한 노광량의 레이저광을 조사함으로써 행한다.
상기 레이저광을 조사하는 레이저로는, 특별히 제한은 없고, 목적에 따라 적 절하게 선택할 수 있으며, 예컨대 탄산 가스 레이저, 엑시머 레이저, YAG 레이저 등을 들 수 있다.
－도체 도금 공정－
상기 도체 도금 공정은 상기 피가공면 상에 형성된 상기 다공질 절연막 상에, 배선 전구체로서의 도체를 전면에 피복하여 도체 도금층을 형성하는 공정이다.
상기 도체 도금의 방법으로는, 예컨대 무전해 도금, 전해 도금 등의 상용 도금법을 사용하여 행할 수 있다.
상기 배선의 형성은 상기 도체 도금 공정에 의해 형성된 상기 도체 도금층을 원하는 배선 패턴에 따라 에칭한다.
상기 에칭의 방법으로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 상용의 에칭법을 사용할 수 있다.
이상의 공정에 의해, 상기 배선이 형성된다.
상기 노광광 차폐막 형성 공정, 상기 다공질 절연막 형성 공정, 상기 경화 공정 및 상기 배선 형성 공정(상기 쓰루-비아 형성 공정, 상기 도체 도금 공정을 포함함)의 일련의 공정은, 필요에 따라 반복 행함으로써, 회로의 집적도가 높은 다층 배선을 제조할 수 있다.
<층간 절연막 형성 공정>
상기 층간 절연막 형성 공정은, 상기 다공질 절연막 형성 공정 후에, 상기 다공질 절연막 상에 자외선을 투과할 수 있는 층간 절연막을 형성하는 공정이다.
또한, 상기 층간 절연막의 상세한 내용에 대해서는, 본 발명의 상기 다층 배 선의 설명에 있어서 전술한 바와 같으며, 예컨대 플라즈마 CVD법에 의해 형성된 탄소 도핑된 SiO2막, SiC : H막, SiC : N막, SiC : O : H막 및 SiO2막이나, 스핀코트법에 의해 형성된 유기 SOG 및 무기 SOG 등을 들 수 있다.
형성하는 상기 층간 절연막의 재료, 형상, 구조, 두께, 밀도 등에 대해서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 두께로서는 5∼300 nm가 바람직하고, 5∼180 nm가 보다 바람직하다.
상기 두께가 5 nm 미만이면, 상기 노광광에 의한 상기 층간 절연막에의 손상 부여가 현저해지는 경우가 있으며, 300 nm를 넘으면 막의 상하로 경화의 진행 정도의 차이가 생기는 경우가 있다.
또한, 상기 밀도로서는 1∼3 g/㎤가 바람직하고, 1∼2.5 g/㎤가 보다 바람직하다.
상기 밀도가 1 g/㎤ 미만이면 막 강도가 현저히 저하하는 경우가 있으며, 3 g/㎤를 넘으면, 상기 층간 절연막을 저유전율로 유지하는 것이 곤란해지는 경우가 있다.
<열처리 공정>
본 발명의 상기 다층 배선의 제조 방법에 있어서는, 상기 노광광 차폐막, 상기 다공질 절연막 및 상기 층간 절연막을 이 순서대로 적층할 때, 각각의 막을 도포에 의해 형성한 후, 적층하기 전에 열처리를 행하는 것이 바람직하다. 이 경우, 이들의 막 강도를 향상시킬 수 있다.
상기 열처리 방법으로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 소프트베이크가 바람직하고, 그 온도로는 80∼380℃가 바람직하다.
상기 열처리는 적외 분광법에 의해 측정한 각 막의 가교율이 10∼90%가 되도록 행하는 것이 바람직하다.
상기 가교율이 상기 수치 범위 내이면, 각 막의 계면에서의 밀착성을 향상시킬 수 있다. 한편, 상기 가교율이 10% 미만이면, 도포 용제에 의해 하층에 위치하는 막이 용해되는 경우가 있으며, 90%를 넘으면 상기 층간 절연막을 저유전율로 유지하는 것이 곤란해지는 경우가 있다.
본 발명의 다층 배선의 제조 방법은, 각종 분야에 있어서 적합하게 사용할 수 있지만, 본 발명의 다층 배선의 제조에 특히 적합하게 사용할 수 있다.
본 발명의 다층 배선은 자외선 흡수성이 우수한 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 갖기 때문에, 경화(cure) 시에 자외선의 피조사 대상인 다공질 절연막보다도 하층에 위치하는 다공질 절연막에의 자외선의 도달이 저지되어, 상기 다공질 절연막의 막 감소 등의 발생이 억제된다. 또한, 다공질 절연막은 유전율이 낮기 때문에 기생 용량이 저감되고, 신호 전파 속도의 고속화가 가능하며, 응답 속도의 고속화가 요구되는 반도체 집적 회로 등의 반도체 장치에 적합하며, 이하의 본 발명의 반도체 장치에 특히 적합하다.
(반도체 장치)
본 발명의 반도체 장치는 적어도 본 발명의 상기 다층 배선을 가지며, 또한 필요에 따라 적절하게 선택한 그 밖의 부재를 가지며 이루어진다.
상기 반도체 장치에 있어서는, 적어도 상기 노광광 차폐막, 상기 다공질 절연막 및 상기 배선층을 갖는 상기 다층 배선을 갖는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
상기 그 밖의 부재로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 게이트 전극, 드레인 전극, 소스 전극 등의 각종 반도체 장치 에 있어서의 일반적인 구성 부재를 들 수 있다.
본 발명의 상기 반도체 장치를 제조하는 방법으로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 후술하는 본 발명의 반도체 장치의 제조 방법이 적합하다.
본 발명의 반도체 장치는, 적어도 본 발명의 상기 노광광 차폐막 형성용 재료를 사용하여 형성된 노광광 차폐막을 갖는 본 발명의 상기 다층 배선을 갖는다. 본 발명의 상기 다층 배선은 상기 노광광 차폐막에 의해, 상기 노광광 차폐막보다도 하층에 위치하는 상기 다공질 절연막에 도달하는 노광광, 예컨대 자외선이 효과적으로 차폐되어, 상기 다공질 절연막의 막 감소 등의 발생이 억제된다. 또한, 유전율이 낮은 상기 다공질 절연막을 갖기 때문에, 상기 배선 사이의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있어, 고속이며 신뢰성이 높은 반도체 장치를 얻을 수 있다.
본 발명의 반도체 장치는, 예컨대 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
(반도체 장치의 제조 방법)
본 발명의 반도체 장치의 제조 방법은, 다층 배선 형성 공정을 적어도 포함하고, 또한, 필요에 따라 적절하게 선택한 그 밖의 공정을 포함한다.
상기 다층 배선 형성 공정은 피가공면 상에, 본 발명의 상기 다층 배선의 제조 방법을 사용하여 다층 배선을 형성하는 공정이다.
상기 피가공면 및 상기 다층 배선의 제조 방법의 상세한 내용에 대해서는, 본 발명의 상기 다층 배선의 제조 방법의 설명에서 상세히 설명한 바와 같다.
상기 그 밖의 공정으로는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대 게이트 전극, 드레인 전극, 소스 전극 등의 전극 형성 공정 등, 일반적인 반도체 장치의 제조 방법에 있어서의 각종 공정을 들 수 있다.
본 발명의 반도체 장치의 제조 방법에 의하면, 배선 사이의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있고, 고속이며 신뢰성이 높은 본 발명의 상기 반도체 장치를 효율적으로 제조할 수 있다.
[실시예]
이하, 본 발명의 실시예에 대해서 설명하지만, 본 발명은 하기 실시예에 하등 한정되는 것은 아니다.
(실시예 1)
－노광광 차폐막 형성용 재료의 합성－
상기 화학식 1로 표시되는 폴리카르보실란에 있어서, R1 및 R2 중 적어도 어느 하나를 할로겐화하고, 상기 자외선을 흡수할 수 있는 치환기로서의 비닐기를 포 함하는 Grignard 시약과 반응시킴으로써, 상기 화학식 1에 있어서의 R1 및 R2 중 적어도 어느 하나가 비닐기로 치환된 폴리카르보실란을 함유하는 노광광 차폐막 형성용 재료를 합성하였다.
－다층 배선 및 반도체 장치의 제조－
본 발명의 다층 배선 및 반도체 장치를 이하와 같이 제조하였다. 우선, 도 2A에 도시하는 바와 같이, 반도체 기판(10)에 LOCOS(L0Cal Oxidation of Silicon)법에 의해 소자 분리막(12)을 형성하였다. 소자 분리막(12)에 의해, 소자영역(14)이 획정되었다. 또한, 반도체 기판(10)으로는 실리콘 기판을 사용하였다.
계속해서, 소자 영역(14) 상에, 게이트 절연막(16)을 사이에 두고 게이트 전극(18)을 형성하였다. 다음에, 게이트 전극(18)의 측면에 측벽 절연막(20)을 형성하였다. 또한, 측벽 절연막(20) 및 게이트 전극(18)을 마스크로 하여, 반도체 기판(10) 내에 도펀트 불순물을 도입함으로써, 게이트 전극(18)의 양측 반도체 기판(10) 내에 소스/드레인 확산층(22)을 형성하였다. 그 결과, 게이트 전극(18)과 소스/드레인 확산층(22)을 갖는 트랜지스트(24)가 형성되었다.
도 2B에 도시하는 바와 같이, 트랜지스터(24)가 형성된 반도체 기판(10)의 전면에, CVD법에 의해 실리콘 산화막으로 이루어진 층간 절연막(26)을 형성하였다. 그리고, 층간 절연막(26) 상에 플라즈마 CVD법에 의해 형성한 SiN막으로 이루어진 막 두께 50 nm의 스토퍼막(28)을 형성하였다. 또한, 스토퍼막(28)은, 후술하는 공정에 있어서, 화학적 기계 연마법(CMP)에 의해 텅스텐막(34) 등을 연마할 때에는 스토퍼로서 기능하고(도 2C 참조), 다공질 절연막(38) 등에 홈(46)을 형성할 때에는 에칭 스토퍼로서 기능한다(도 2F 참조). 계속해서, 포토그래피 기술을 사용하여, 소스/드레인 확산층(22)에 도달하는 콘택트홀(30)을 형성하였다.
다음에, 전면에 스퍼터법에 의해 막 두께 50 nm의 TiN막으로 이루어진 밀착층(32)을 형성하였다. 또한, 밀착층(32)에 의해, 후술하는 도체 플러그(34)의 기초에 대한 밀착성을 확보할 수 있다. 계속해서, 밀착층(32)의 전면에 CVD법에 의해 막 두께 1 ㎛의 텅스텐막(34)을 형성한 후, 화학적 기계 연마법(CMP)에 의해 스토퍼막(28)의 표면이 노출될 때까지, 밀착층(32) 및 텅스텐막(34)을 연마하였다. 그 결과, 도 2C에 도시하는 바와 같이, 콘택트홀(30) 내에 텅스텐으로 이루어진 도체 플러그(34)가 매립되었다.
계속해서, 도 2D에 도시하는 바와 같이, 전면에 합성한 상기 노광광 차폐막 형성용 재료를 사용하여, 막 두께 30 nm의 노광광 차폐막(제1 층간 절연막)(36)을 형성하였다. 또한, 노광광 차폐막(36)을 적외 분광 분석(IR)을 사용하여 흡수 피크를 측정한 바, 이중 결합의 존재가 확인되었다.
그 후, 노광광 차폐막(36)의 전면에 다공질 실리카로 이루어진 다공질 절연막(제2 층간 절연막)(38)을 두께가 160 nm가 되도록 형성하였다. 그리고, 다공질 절연막(38)에 자외선을 조사하여 경화(cure)를 행하였다.
다음에, 도 2E에 도시하는 바와 같이, 다공질 절연막(38)이 형성된 반도체 기판(10) 상의 전면에, 합성한 상기 노광광 차폐막 형성 재료를 사용하여, 막 두께 30 nm의 노광광 차폐막(40)을 형성하였다.
계속해서, 도 2F에 도시하는 바와 같이, 노광광 차폐막(40)의 전면에 스핀코트법을 사용하여 포토레지스트막(42)을 형성하였다. 그리고, 포토리소그래피 기술을 사용하여, 포토레지스트막(42)에 개구부(44)를 형성하였다. 여기서, 개구부(44)는, 후술하는 제1번째 층의 배선(제1 금속 배선층)(50)(도 2G 참조)을 형성하기 위한 것이며, 배선 폭 100 nm, 배선 간격 100 nm가 되는 치수의 개구를 갖는다.
그리고, 포토레지스트막(42)을 마스크로하여, 노광광 차폐막(40), 다공질 절연막(38) 및 노광광 차폐막(36)에 대하여 에칭 처리를 행하였다. 또한, 에칭 처리는 CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 사용하여 행하였다. 이 때, 스토퍼막(28)이 에칭 스토퍼로서 기능하였다. 이와 같이하여, 노광광 차폐막(40), 다공질 절연막(38) 및 노광광 차폐막(36)에 배선을 매립하기 위한 홈(트렌치 : trench)(46)이 형성되었다. 또한, 도체 플러그(34)의 상면은 홈(46) 내에 노출된 상태로 되었다. 그 후, 포토레지스트막(42)을 박리하였다.
계속해서, 전면에 스퍼터법에 의해 막 두께 10 nm의 TaN으로 이루어진 배리어막(도시하지 않음)을 형성하였다. 또한, 배리어막은 후술하는 배선 중 Cu가 다공질 절연막(38) 중에 확산되는 것을 방지하는 기능을 갖는다. 다음에, 전면에 스퍼터법에 의해 막 두께 10 nm의 Cu로 이루어진 시드막(도시하지 않음)을 형성하였다. 또한, 시드막은 전기 도금법에 의해 Cu로 이루어진 배선을 형성할 때, 전극으로서 기능한다. 이와 같이 하여, 도 2G에 도시하는 바와 같이, 배리어막과 시드막으로 이루어진 적층막(48)을 형성하였다.
다음에, 전기 도금법에 의해 막 두께 600 nm의 Cu막(50)을 형성하였다.
또한, 화학적 기계 연마법(CMP)에 의해 노광광 차폐막(40)의 표면이 노출될 때까지, Cu막(50) 및 적층막(48)을 연마하였다. 그 결과, 홈(46) 내에 Cu로 이루어진 배선(50)이 매립되었다. 이상의 배선(50)의 제조 프로세스는 싱글 다마신(single damascene)법으로 불리는 공법이다.
계속해서, 합성한 상기 노광광 차폐막 형성용 재료를 사용하여, 노광광 차폐막(36 및 40)의 형성과 동일한 방법에 의해, 막 두께 30 nm의 노광광 차폐막(52)을 형성하였다.
계속해서, 도 2H에 도시하는 바와 같이, 다공질 절연막(38)의 형성과 동일한 방법에 의해, 막 두께 180 nm의 다공질 절연막(54)을 형성하였다. 계속해서, 다공질 절연막(54)에 자외선을 조사하여 경화를 행하였다. 또한, 자외선 조사는 다공질 절연막(38)에 대한 경화와 동일한 조건으로 행하였다.
다음에, 다공질 절연막(54) 상의 전면에, 합성한 상기 노광광 차폐막 형성용 재료를 사용하여 노광광 차폐막(36, 40 및 52)의 형성과 동일한 방법에 의해, 막 두께 30 nm의 노광광 차폐막(56)을 형성하였다.
다음에, 도 2I에 도시하는 바와 같이, 다공질 절연막(38)의 형성과 동일한 방법에 의해, 막 두께 160 nm의 다공질 절연막(58)을 형성하였다. 계속해서, 다공질 절연막(58)에 자외선을 조사하고, 경화를 행하였다. 또한, 자외선 조사는 다공질 절연막(38)에 대한 경화와 동일한 조건으로 행하였다. 계속해서, 다공질 절연막(58) 상의 전면에 합성한 상기 노광광 차폐막 형성용 재료를 사용하여, 노광광 차폐막(36, 40 및 52)의 형성과 동일한 방법에 의해, 막 두께 30 nm의 노광광 차폐막(60)을 형성하였다.
계속해서, 도 2J에 도시하는 바와 같이, 전면에 스핀코트법에 의해 포토레지스트막(62)을 형성하였다. 그리고, 포토리소그래피 기술을 사용하여, 포토레지스트막(62)에 개구부(64)를 형성하였다. 여기서, 개구부(64)는 제1번째 층의 배선(제1 금속 배선층)(50)에 도달하는 콘택트홀(66)을 형성하기 위한 것이다. 계속해서, 포토레지스트막(62)을 마스크로 하여, 노광광 차폐막(60), 다공질 절연막(58), 노광광 차폐막(56), 다공질 절연막(54) 및 노광광 차폐막(52)에 대하여 에칭 처리를 행하였다. 또한, 에칭 처리는 CF4 가스 및 HF3 가스를 원료로 한 불소 플라즈마를 사용하고, 에칭 가스의 조성비나 에칭시의 압력 등을 적절하게 변화시킴으로써 행하였다. 이와 같이 하여, 배선(50)에 도달하는 콘택트홀(66)이 형성되었다. 그 후, 포토레지스트막(62)을 박리하였다.
이어서, 도 2K에 도시하는 바와 같이, 전면에 스핀코트법에 의해 포토레지스트막(68)을 형성하였다. 계속해서, 포토리소그래피 기술을 사용하여 포토레지스트막(68)에 개구부(70)를 형성하였다. 여기서, 개구부(70)는 제2번째 층의 배선(제2 금속 배선층)(76a)(도 2L 참조)을 형성하기 위한 것이다.
다음에, 포토레지스트막(68)을 마스크로 하여, 노광광 차폐막(60), 다공질 절연막(58) 및 노광광 차폐막(56)에 대하여 에칭 처리를 행하였다. 또한, 에칭 처리에는 CF4 가스 및 CHF3 가스를 원료로 한 불소 플라즈마를 사용하였다. 이와 같이 하여, 노광광 차폐막(60), 다공질 절연막(58) 및 노광광 차폐막(56)에 배선(76a)을 매립하기 위한 홈(72)을 형성하였다. 홈(72)은 콘택트홀(66)과 연결된 상태로 되었다.
계속해서, 전면에 스퍼터법에 의해 막 두께 10 nm의 TaN으로 이루어진 배리어막(도시하지 않음)을 형성하였다. 또한, 배리어막은 후술하는 배선(76a) 및 도체 플러그(76b) 중 Cu가 다공질 절연막(54 및 58)으로 확산되는 것을 방지하는 기능을 갖는다. 다음에, 전면에 스퍼터법에 의해 막 두께 10 nm의 Cu로 이루어진 시드막(도시하지 않음)을 형성하였다. 또한, 시드막은 전기 도금법에 의해 Cu로 이루어진 배선(76a) 및 도체 플러그(76b)를 형성할 때, 전극으로서 기능한다. 이와 같이 하여, 배리어막과 시드막으로 이루어진 적층막(74)을 형성하였다.
다음에, 전기 도금법에 의해 막 두께 1,400 nm의 Cu막(76)을 형성하였다.
또한, 화학적 기계 연마법(CMP)에 의해 노광광 차폐막(60)의 표면이 노출될 때까지, Cu막(76) 및 적층막(74)을 연마하였다. 그 결과, 콘택트홀(66) 내에 Cu로 이루어진 도체 플러그(76b)가 매립되는 동시에, 홈(72) 내에 Cu로 이루어진 배선(76a)이 매립되었다. 또한, 도체 플러그(76b)와 배선(76a)은 일체로 형성되었다. 이상의 도체 플러그(76b) 및 배선(76a)을 일괄하여 형성하는 제조 프로세스는 듀얼 다마신법으로 칭해지는 공법이다.
다음에, 전면에 합성한 상기 노광광 차폐막 형성용 재료를 사용하여, 노광광 차폐막(36, 40 및 52)의 형성과 동일한 방법에 의해, 막 두께 30 nm의 노광광 차폐막(78)을 형성하였다.
이 후, 이들의 공정을 적절하게 반복함으로써, 도시하지 않은 제3번째 층의 배선(제3 금속 배선층)을 형성하여 반도체 장치를 제조하였다.
이상과 같이하여, 100만개의 도체 플러그가 전기적으로 직렬로 접속되도록 배선 및 도체 플러그를 형성하고, 수율을 측정한 바 91%였다. 또한, 실효적인 비(比)유전율을 층간 용량에 의해 산출한 바 2.6이었다. 또한, 200℃의 고온에서 3,000시간 방치한 후, 배선 저항을 저항 측정기(「HP4284A」 ; 애질런트제)를 사용하여 측정한 바, 저항 상승은 보이지 않았다.
또한, 노광광 차폐막의 하층에 위치하는 다공질 절연막의 막 감소량을 분광 엘립소미터(「GES500」; SOPRA사제)에 의해 측정한 바, 막 감소량은 0 nm이며, 막 감소가 발생하고 있지 않다는 것을 알았다. 이들의 결과를 표 1에 나타낸다.
(실시예 2∼12)
실시예 1에 있어서, 상기 노광광 차폐막 형성용 재료를, 각각 하기 표 1에 나타내는 노광광 차폐막 형성용 재료로 바꾸어, 제1 층간 절연막으로서의 노광광 차폐막을 형성한 것 이외는 실시예 1과 마찬가지로 하여, 반도체 장치를 제조하였다. 또한, 제조 수율, 실효 유전율 및 노광광 차폐막의 하층에 위치하는 다공질 절연막의 막 감소량을 실시예 1과 마찬가지로 하여 측정하였다. 결과를 표 1에 병행하여 나타낸다.
또한, 실시예 2, 4, 6, 8, 10 및 12에 있어서는 제2 층간 절연막으로서의 다공질 절연막 상에, 제3 층간 절연막으로서 자외선을 투과할 수 있는 SiC막을 형성하고, 상기 SiC막을 사이에 두고 자외선을 조사함으로써 다공질 절연막의 경화를 행하였다.
(비교예 1∼4)
실시예 1에 있어서, 상기 노광광 차폐막 형성용 재료를 각각 하기 표 1에 나타내는 바와 같이, 실리콘 화합물 일부의 관능기를 자외선을 흡수할 수 있는 치환기로 치환하지 않고 사용하고, 제1 층간 절연막으로서의 노광광 차폐막을 형성한 것 이외는 실시예 1과 마찬가지로 하여 반도체 장치를 제조하였다. 그리고, 200℃의 고온에서 3,000시간 방치한 후의 배선 저항을 저항 측정기(「HP4284A」 ; 애질런트제)를 사용하여 측정한 바, 저항 상승이 확인되었다.
또한, 제조 수율, 실효 유전율 및 노광광 차폐막의 하층에 위치하는 다공질 절연막의 막 감소량을 실시예 1과 마찬가지로 하여 측정하였다. 결과를 표 1에 병행하여 나타낸다.
또한, 비교예 2 및 4에 있어서는, 제2 층간 절연막으로서의 다공질 절연막 상에, 제3 층간 절연막으로서, 자외선을 투과할 수 있는 SiC막을 형성하고, 상기 SiC막을 사이에 두고 다공질 절연막의 경화를 행한다.
노광광 차폐막 (형성용 재료) 자외선을 투과할 수 있는 층간 절연막 하층에 위치하는 다공질 절연막의 막 감소량 실효 유전율 수율 (%)
화학식 1 및 화학식 2로 표시되는 실리콘 화합물 자외선을 흡수할 수 있는 치환기
실시예 1 화학식 1로 표시되는 폴리카르보실란 비닐기 - 0 2.6 91
실시예 2 SiC 0 2.6 88
실시예 3 벤질기 - 0 2.6 92
실시예 4 SiC 0 2.6 93
실시예 5 디아조기 - 0 2.6 89
실시예 6 SiC 0 2.6 87
실시예 7 화학식 2로 표시되는 폴리실라잔 비닐기 - 0 2.7 87
실시예 8 SiC 0 2.6 88
실시예 9 벤질기 - 0 2.6 92
실시예 10 SiC 0 2.7 91
실시예 11 디아조기 - 0 2.6 87
실시예 12 SiC 0 2.7 90
비교예 1 화학식 1로 표시되는 폴리카르보실란 - (무치환) - 5 3.1 57
비교예 2 SiC 6 3.0 53
비교예 3 화학식 2로 표시되는 폴리실라잔 - (무치환) - 4 3.2 48
비교예 4 SiC 5 3.0 52
표 1로부터, 실시예 1∼12에서는, 자외선을 흡수할 수 있는 치환기로 치환된 실리콘 화합물을 함유하는 본 발명의 노광광 차폐막 형성용 재료를 사용하여 노광광 차폐막을 형성하였기 때문에, 피조사 대상(자외선을 조사하는 다공질 절연막)보다도 하층에 위치하는 다공질 절연막에의 자외선의 도달이 저지되고, 상기 하층 다공질 절연막의 막감소가 전혀 없으며, 얻어진 반도체 장치의 실효 유전율은 전체적으로 낮고, 게다가 수율이 높은 것을 알았다. 한편, 자외선을 흡수할 수 있는 치환기로 치환하지 않고 단순히 실리콘 화합물을 사용하여 막 형성을 행한 비교예 1∼4에서는 하층 다공질 절연막의 막 감소가 보이며, 얻어진 반도체 장치의 실효 유전율은 높고, 수율이 낮다는 것을 알았다.
본 발명의 바람직한 형태를 부기하면 이하와 같다.
(부기 1)
하기 화학식 1로 표시되는 실리콘 화합물 및 하기 화학식 2로 표시되는 실리콘 화합물 중 적어도 어느 하나를 함유하며,
하기 화학식 1 및 하기 화학식 2에 있어서, R1 및 R2 중 적어도 어느 하나가 노광광을 흡수할 수 있는 치환기로 치환되어 있는 것을 특징으로 하는 노광광 차폐막 형성용 재료:
[화학식 1]
Figure 112006042244972-pat00007
(상기 식 중, R1 및 R2는 서로 동일하거나 상이할 수 있으며, 각각 수소 원자, 및 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)
[화학식 2]
Figure 112006042244972-pat00008
(상기 식 중, R1, R2 및 R3은 서로 동일하거나 상이할 수 있으며, 적어도 하나가 수소 원자를 나타내고, 나머지는 각각 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)
(부기 2)
노광광이 자외선인, 부기 1에 기재된 노광광 차폐막 형성용 재료.
(부기 3)
자외선을 흡수할 수 있는 치환기가 이중결합, 삼중결합, 및 헤테로 원자를 함유할 수 있는 아릴기 중 적어도 어느 하나를 포함하는, 부기 2에 기재된 노광광 차폐막 형성용 재료.
(부기 4)
자외선을 흡수할 수 있는 치환기가 비닐기, 아크로일기, 벤질기, 페닐기, 카르보닐기, 카르복실기, 디아조기, 아지드기, 신나모일기, 아크릴레이트기, 신나미리덴기, 시아노신나미리덴기, 푸릴펜타디엔기 및 p－페닐렌디아크릴레이트기로부터 선택되는 적어도 1종인, 부기 3에 기재된 노광광 차폐막 형성용 재료.
(부기 5)
화학식 1에 있어서 n이 10∼1,000인, 부기 1 내지 부기 4 중 어느 하나에 기재된 노광광 차폐막 형성용 재료.
(부기 5)
화학식 2로 표시되는 실리콘 화합물의 수 평균 분자량이 100∼50,000인, 부기 1 내지 부기 5 중 어느 하나에 기재된 노광광 차폐막 형성용 재료.
(부기 7)
부기 1 내지 부기 6 중 어느 하나에 기재된 노광광 차폐막 형성용 재료를 사용하여 형성된 것을 특징으로 하는 노광광 차폐막.
(부기 8)
적어도 노광광 차폐막과 다공질 절연막과 배선층을 포함하며,
상기 노광광 차폐막이 부기 1 내지 부기 6 중 어느 하나에 기재된 노광광 차폐막 형성용 재료를 사용하여 형성된 것을 특징으로 하는 다층 배선.
(부기 9)
노광광 차폐막과 다공질 절연막이 접촉 배치된, 부기 8에 기재된 다층 배선.
(부기 10)
노광광 차폐막의 두께가 5∼70 nm인, 부기 8 내지 부기 9 중 어느 하나에 기재된 다층 배선.
(부기 11)
부기 8 내지 부기 10 중 어느 하나에 기재된 다층 배선을 제조하는 방법으로서, 적어도 피가공면 상에 부기 1 내지 부기 6 중 어느 하나에 기재된 노광광 차폐막 형성용 재료를 사용하여 노광광 차폐막을 형성하는 노광광 차폐막 형성 공정, 상기 노광광 차폐막 상에 다공질 절연막을 형성하는 다공질 절연막 형성 공정, 상기 다공질 절연막에 노광광을 조사하여 경화하는 경화 공정, 및 배선을 형성하는 배선 형성 공정을 포함하는 것을 특징으로 하는 다층 배선의 제조 방법.
(부기 12)
다공질 절연막 형성 공정 후, 다공질 절연막 상에 노광광을 투과할 수 있는 층간 절연막을 형성하는 층간 절연막 형성 공정을 더 포함하고,
경화 공정은 상기 층간 절연막을 사이에 두고 상기 다공질 절연막에 노광광을 조사하는 것인, 부기 1에 기재된 다층 배선의 제조 방법.
(부기 13)
층간 절연막의 밀도가 1∼3 g/㎤이며, 또한 두께가 5∼300 nm인, 부기 12에 기재된 다층 배선의 제조 방법.
(부기 14)
노광광이 자외선인, 부기 11 내지 부기 13 중 어느 하나에 기재된 다층 배선의 제조 방법.
(부기 15)
다공질 절연막이 도포용 실리카클러스터 전구체를 사용하여 형성되는, 부기 11 내지 부기 14 중 어느 하나에 기재된 다층 배선의 제조 방법.
(부기 16)
경화 공정이 50∼470℃의 온도 범위 내에서 적어도 하나의 온도에 의해 행해지는, 부기 11 내지 부기 15 중 어느 하나에 기재된 다층 배선의 제조 방법.
(부기 17)
노광광 차폐막, 다공질 절연막 및 층간 절연막을 이 순서대로 적층할 때, 각각의 막을 도포에 의해 형성한 후, 적층하기 전에 열처리를 행하는, 부기 12 내지 부기 16 중 어느 하나에 기재된 다층 배선의 제조 방법.
(부기 18)
열처리가, 적외 분광법에 의해 측정한 각 막의 가교율이 10∼90%가 되도록 행해지는, 부기 17에 기재된 다층 배선의 제조 방법.
(부기 19)
적어도 부기 8 내지 부기 10 중 어느 하나에 기재된 다층 배선을 포함하는 것을 특징으로 하는 반도체 장치.
(부기 20)
부기 19에 기재된 반도체 장치를 제조하는 방법으로서, 피가공면 상에 부기 12 내지 부기 18 중 어느 하나에 기재된 다층 배선의 제조 방법을 사용하여 다층 배선을 형성하는 다층 배선 형성 공정을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
[산업상이용가능성]
본 발명의 노광광 차폐막 형성용 재료는 노광광, 예컨대 자외선 흡수성이 우수하기 때문에, 노광광 차폐 기능을 발현하는 본 발명의 노광광 차폐막의 형성에 적합하게 사용할 수 있고, 본 발명의 다층 배선 및 본 발명의 반도체 장치의 제조에 적합하게 사용할 수 있다.
본 발명의 다층 배선의 제조 방법은, 다공질 절연막의 성능을 손상시키지 않고, 유전율을 저감할 수 있으며, 제조 수율의 향상을 도모할 수 있어 본 발명의 다층 배선의 제조에 적합하게 사용할 수 있다.
본 발명의 다층 배선은 신호 전파 속도의 고속화가 가능하며, 응답 속도의 고속화가 요구되는 반도체 집적 회로 등에 특히 적합하다.
본 발명의 반도체 장치는, 배선 사이의 기생 용량의 저하와 배선 저항의 저하가 달성되고, 고속이며 신뢰성이 높고, 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 적합하다.
본 발명에 의하면, 종래의 문제를 해결할 수 있고, 노광광, 예컨대 자외선의 흡수성이 높아 피조사 대상보다도 하층에 위치하는 다공질 절연막에 도달하는 상기 노광광, 예컨대 자외선을 효과적으로 차폐하여, 상기 다공질 절연막의 성능을 손상시키지 않고 유전율을 저감할 수 있는 노광광 차폐막, 상기 노광광 차폐막의 형성에 적합한 노광광 차폐막 형성용 재료, 배선 사이의 기생 용량이 저감 가능한 다층 배선 및 그 효율적이고 또한 양산성이 높은 제조 방법, 및 상기 다층 배선을 갖는 고속이며 신뢰성이 높은 반도체 장치 및 그 제조 방법을 제공할 수 있다.

Claims (10)

  1. 하기 화학식 1로 표시되는 실리콘 화합물 및 하기 화학식 2로 표시되는 실리콘 화합물 중 적어도 어느 하나를 함유하며,
    하기 화학식 1 및 하기 화학식 2에 있어서, R1 및 R2 중 적어도 어느 하나가 노광광을 흡수할 수 있는 치환기로 치환되어 있는 것을 특징으로 하는 노광광 차폐막 형성용 재료:
    화학식 1
    Figure 112006042244972-pat00009
    (상기 식 중, R1 및 R2는 서로 동일하거나 상이할 수 있으며, 각각 수소 원자, 및 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)
    화학식 2
    Figure 112006042244972-pat00010
    (상기 식 중, R1, R2 및 R3은 서로 동일하거나 상이할 수 있으며, 적어도 하나는 수소 원자를 나타내고, 나머지는 각각 치환 또는 비치환 알킬기, 알케닐기, 시클로알킬기 및 아릴기 중 어느 하나를 나타내며, n은 2 이상의 정수를 나타냄)
  2. 제1항에 있어서, 노광광이 자외선인 노광광 차폐막 형성용 재료.
  3. 제2항에 있어서, 자외선을 흡수할 수 있는 치환기가 이중결합, 삼중결합, 및 헤테로 원자를 함유할 수 있는 아릴기 중 적어도 어느 하나를 포함하는 것인 노광광 차폐막 형성용 재료.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 화학식 1에서의 n이 10∼1,000인 것인 노광광 차폐막 형성용 재료.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 화학식 2로 표시되는 실리콘 화합물의 수 평균 분자량이 100∼50,000인 것인 노광광 차폐막 형성용 재료.
  6. 적어도 노광광 차폐막, 다공질 절연막 및 배선층을 포함하며,
    상기 노광광 차폐막이 제1항 내지 제3항 중 어느 한 항에 기재된 노광광 차폐막 형성용 재료를 사용하여 형성된 것을 특징으로 하는 다층 배선.
  7. 제6항에 기재된 다층 배선을 제조하는 방법으로서,
    제1항 내지 제3항 중 어느 한 항에 기재된 노광광 차폐막 형성용 재료를 사용하여 적어도 피가공면 상에 노광광 차폐막을 형성하는 노광광 차폐막 형성 공정,
    상기 노광광 차폐막 상에 다공질 절연막을 형성하는 다공질 절연막 형성 공정,
    상기 다공질 절연막에 노광광을 조사하여 경화하는 경화 공정, 및
    배선을 형성하는 배선 형성 공정
    을 포함하는 것을 특징으로 하는 다층 배선의 제조 방법.
  8. 제7항에 있어서, 다공질 절연막 형성 공정 후, 다공질 절연막 상에 노광광을 투과할 수 있는 층간 절연막을 형성하는 층간 절연막 형성 공정을 더 포함하고,
    경화 공정은, 상기 층간 절연막을 사이에 두고 상기 다공질 절연막에 노광광을 조사하는 것인 다층 배선의 제조 방법.
  9. 제8항에 있어서, 노광광 차폐막, 다공질 절연막 및 층간 절연막을 이 순서대로 적층할 때, 각각의 막을 도포에 의해 형성한 후, 적층하기 전에 열처리를 행하는 것을 포함하고,
    상기 열처리는, 적외 분광법에 의해 측정한 각 막의 가교율이 10∼90%가 되도록 행하는 것인 다층 배선의 제조 방법.
  10. 적어도 제6항에 기재된 다층 배선을 포함하는 것을 특징으로 하는 반도체 장치.
KR1020060054276A 2006-02-14 2006-06-16 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치 KR100743440B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00037025 2006-02-14
JP2006037025A JP5007511B2 (ja) 2006-02-14 2006-02-14 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置

Publications (1)

Publication Number Publication Date
KR100743440B1 true KR100743440B1 (ko) 2007-07-30

Family

ID=38266087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054276A KR100743440B1 (ko) 2006-02-14 2006-06-16 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치

Country Status (6)

Country Link
US (2) US7728065B2 (ko)
JP (1) JP5007511B2 (ko)
KR (1) KR100743440B1 (ko)
CN (1) CN101021680B (ko)
DE (1) DE102006029334A1 (ko)
TW (1) TWI305029B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053960B1 (ko) 2007-08-10 2011-08-04 후지쯔 가부시끼가이샤 실리콘 화합물, 자외선 흡수체, 다층 배선 장치의 제조방법 및 다층 배선 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021800A (ja) 2006-07-12 2008-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
DE112007003638T5 (de) 2007-09-10 2010-08-12 Fujitsu Ltd., Kawasaki Prozess zum Herstellen einer siliziumhaltigen Beschichtung, siliziumhaltige Beschichtung und Halbleitervorrichtung
US20090081598A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Functionalized carbosilane polymers and photoresist compositions containing the same
US20090081579A1 (en) * 2007-09-24 2009-03-26 International Business Machines Corporation Functionalized carbosilane polymers and photoresist compositions containing the same
CN101960582B (zh) * 2008-03-24 2013-06-12 富士通株式会社 布线基板、半导体装置以及半导体装置的制造方法
CN105374740B (zh) * 2014-08-29 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110204730B (zh) * 2019-05-22 2022-03-08 中国科学院宁波材料技术与工程研究所 一种含高活性可交联基团的聚碳硅烷及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029667A (ko) * 1999-04-30 2001-04-06 고오사이 아끼오 네거티브형 내식막 조성물
KR20030086986A (ko) * 2000-11-09 2003-11-12 애버리 데니슨 코포레이션 자외광 흡수 중합체로 제작된 형광 중합성 부재
JP2004018811A (ja) * 2002-06-20 2004-01-22 Teijin Chem Ltd オルガノシロキサン樹脂組成物および該樹脂で表面を保護されたポリカーボネート樹脂成形体
KR20040104416A (ko) * 2003-06-03 2004-12-10 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지막 재료, 이것을 이용한 반사 방지막 및 패턴형성 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086014B2 (ja) 1988-03-29 1996-01-24 三菱化学株式会社 熱可塑性ポリエステル樹脂組成物
JP2844896B2 (ja) 1990-10-17 1999-01-13 信越化学工業株式会社 耐熱性絶縁塗料
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JPH07202040A (ja) 1993-12-28 1995-08-04 Matsushita Electron Corp チャージアップ検出装置
JPH08287715A (ja) 1995-04-18 1996-11-01 Sumitomo Bakelite Co Ltd 紫外線遮光フィルム
JPH09213791A (ja) * 1996-02-01 1997-08-15 Sumitomo Chem Co Ltd 半導体装置の製造方法及び半導体装置
JPH10256363A (ja) 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
JP2000049154A (ja) * 1998-07-30 2000-02-18 Hitachi Chem Co Ltd シリカ系被膜の製造法及び半導体装置の製造法
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
AU2001278749A1 (en) 2000-08-18 2002-03-04 Tokyo Electron Limited Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
JP2004127606A (ja) 2002-09-30 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP4225765B2 (ja) 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
JP4081751B2 (ja) * 2002-12-11 2008-04-30 ソニー株式会社 配線構造の製造方法
TW200505966A (en) * 2003-04-02 2005-02-16 Dow Global Technologies Inc Organosilicate resin formulation for use in microelectronic devices
JP2005045138A (ja) * 2003-07-25 2005-02-17 Sony Corp 樹脂膜の形成方法および半導体装置の製造方法
WO2005068538A1 (ja) * 2004-01-16 2005-07-28 Jsr Corporation ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜
TW200531315A (en) * 2004-01-26 2005-09-16 Kyocera Corp Wavelength converter, light-emitting device, method of producing wavelength converter and method of producing light-emitting device
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
TW200621918A (en) * 2004-11-23 2006-07-01 Clariant Int Ltd Polysilazane-based coating and the use thereof for coating films, especially polymer films
DE102005008857A1 (de) * 2005-02-26 2006-09-07 Clariant International Limited Verwendung von Polysilazanen als permanente Anit-Fingerprint-Beschichtung
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029667A (ko) * 1999-04-30 2001-04-06 고오사이 아끼오 네거티브형 내식막 조성물
KR20030086986A (ko) * 2000-11-09 2003-11-12 애버리 데니슨 코포레이션 자외광 흡수 중합체로 제작된 형광 중합성 부재
JP2004018811A (ja) * 2002-06-20 2004-01-22 Teijin Chem Ltd オルガノシロキサン樹脂組成物および該樹脂で表面を保護されたポリカーボネート樹脂成形体
KR20040104416A (ko) * 2003-06-03 2004-12-10 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지막 재료, 이것을 이용한 반사 방지막 및 패턴형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053960B1 (ko) 2007-08-10 2011-08-04 후지쯔 가부시끼가이샤 실리콘 화합물, 자외선 흡수체, 다층 배선 장치의 제조방법 및 다층 배선 장치
US8207059B2 (en) 2007-08-10 2012-06-26 Fujitsu Limited Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device

Also Published As

Publication number Publication date
DE102006029334A1 (de) 2007-08-16
US7830012B2 (en) 2010-11-09
TWI305029B (en) 2009-01-01
CN101021680B (zh) 2010-09-29
JP2007220750A (ja) 2007-08-30
US20070190461A1 (en) 2007-08-16
US7728065B2 (en) 2010-06-01
US20100176496A1 (en) 2010-07-15
CN101021680A (zh) 2007-08-22
TW200731461A (en) 2007-08-16
JP5007511B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
JP4667165B2 (ja) 半導体装置の製造方法
KR100875692B1 (ko) 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치
US20080122121A1 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
JP2008117903A (ja) 半導体装置の製造方法
JP2005203794A (ja) 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
JP2013520841A (ja) プラズマ化学気相堆積による、有機官能基と共にシリコンを含有するハイブリッド前駆体を使用する超低誘電材料
JP2010278121A (ja) 半導体装置およびその製造方法
JP5218412B2 (ja) ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置
JP4408816B2 (ja) 半導体装置の製造方法
JP5470687B2 (ja) シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
KR20130014608A (ko) 반도체 장치 및 그 제조 방법
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
KR20040082295A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2002334873A (ja) 半導体装置およびその製造方法
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee