KR101144535B1 - 전구체 함유 질소를 사용한 유전 장벽 증착 - Google Patents

전구체 함유 질소를 사용한 유전 장벽 증착 Download PDF

Info

Publication number
KR101144535B1
KR101144535B1 KR1020100044970A KR20100044970A KR101144535B1 KR 101144535 B1 KR101144535 B1 KR 101144535B1 KR 1020100044970 A KR1020100044970 A KR 1020100044970A KR 20100044970 A KR20100044970 A KR 20100044970A KR 101144535 B1 KR101144535 B1 KR 101144535B1
Authority
KR
South Korea
Prior art keywords
bis
dielectric film
barrier dielectric
integrated circuit
silicon carbonitride
Prior art date
Application number
KR1020100044970A
Other languages
English (en)
Other versions
KR20100122871A (ko
Inventor
아누파마 말리칼주난
레이몬드 니콜라스 브르티스
라우라 엠. 매츠
마크 레오나르드 오'닐
앤드류 데이비드 존슨
만차오 시아오
Original Assignee
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Publication of KR20100122871A publication Critical patent/KR20100122871A/ko
Application granted granted Critical
Publication of KR101144535B1 publication Critical patent/KR101144535B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 유전체 막을 갖는 집적 회로 기판을 제공하는 단계; 기판과 RxR'y(NR"R"')ZSi(여기서, R, R', R" 및 R"'은 각각 독립적으로 수소, 선형 또는 분지형의 포화되거나 불포화된 알킬, 또는 방향족으로부터 선택되고; 여기서, x+y+z=4이며; z = 1-3이고; R, R'은 모두 수소가 될 수 없다)를 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계; 및 집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는, 집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법에 관한 것이다.

Description

전구체 함유 질소를 사용한 유전 장벽 증착{DIELECTRIC BARRIER DEPOSITION USING NITROGEN CONTAINING PRECURSOR}
본 발명은 2009년 5월 13일에 출원된 미국 가출원 번호 61/177,821의 이익을 주장한다.
현재 로우 K(유전체) 장벽막은 모든 바람직한 요건, 특히 로우 K, 고밀도, Cu 확산 장벽 특성, 02 확산 장벽 특성을 만족시킬 수 없다.
초소형 전자 공학 산업에서, 패턴 밀도 축소는 상당한 성과 이익을 가질 수 있게 하며 무어의 법칙에 따른 예상할 수 있는 2년 사이클에서 계속해 일어난다. 디바이스의 작동을 유지하거나 개선하기 위해, 트랜지스터 및 인터커넥트 수준 변화가 이루어졌다. 보다 구체적으로 인터커넥트 구조(일반적으로 배선 공정(BEOL)으로서 나타내어짐)에 초점을 맞추면, 치수의 축소는 허용할 수 있는 선 저항(line resistances)을 유지하기 위해 알루미늄으로부터 구리로 금속화의 변화가 일어나게 되었다. 구리 미세 입자들 사이의 적당한 커패시턴스를 유지하기 위해, 구리선을 둘러싼 유전체 또는 절연막도 변화하여 패턴 변화에 필요한 집적도(integration) 변화를 보상하게 되었다. 절연막의 커패시턴스를 최소화하기 위해, 유전체의 유전상수는 이상적으로는 연속적으로 감소되어야 한다. 층간 절연막("ILD")을 위해, 이 변화는 유기실리케이트 유리를 조밀하게 하기 위해 이산화규소로부터 플루오로실리케이트 유리로 그리고 최종적으로는 각각 4.0, 3.3-3.7, 2.7-3.1, 및 <2.6의 K값을 갖는 다공성 유기실리케이트 유리로 연속적으로 일어난다.
일반적으로, ILD 절연막은 유전체 내에 수분 및 02를 유지할 수 있다. 구리에서 신뢰성 문제를 초래할 수 있는 산화가 신속히 일어날 수 있다는 점에서, 장벽 유전체는 일부의 유전체 스택(stack)을 포함하여 구리선 및 ILD 막 사이의 확산 장벽으로서 제공되도록 하고, ILD로부터 구리 표면으로의 물 및 02의 확산을 방지하고 ILD 막으로의 구리 확산을 막는다. ILD 막에 대한 경향과 대조적으로, 장벽 유전체는 유전체가 인터커넥트 구조 내에 제공되는 신뢰성 기능 때문에 상당한 크기의 변경은 일어나지 않는다. 그러나, ILD 막의 유전상수에서의 불균일한 크기 변경이 장벽 유전체와 관련된다는 점에서, 현재는 종래의 기술 노드(nodes) 보다 장벽의 커패시턴스 기여도가 인터커넥트 구조의 전체 커패시턴스에 더욱 중요하다.
다른 반도체 어플리케이션, 예컨대 광전 변환 소자(photovoltaics) 및 박막 디스플레이 디바이스도 더욱 낮은 K값 유전 장벽막을 필요로 한다. 또한, 확장성(extendability)에 있어서 밀도, 굴절률, 막 조성물 및 전기적 특성에 대해 유전체 특성을 조정하는 능력이 중요하다.
현 세대의 ILD 물질에서는, 증착 후 추가적인 자외선 경화 단계가 필요하다. 장벽막이 로우 K ILD 막 아래에 존재할 수 있다는 점에서, 현 세대의 장벽막은 인장 응력(tensile stresses)을 획득하는 경향이 있고, 이는 BEOL 인터커넥트의 크랙킹 및 변형에 추가로 기여한다. 현 산업 표준 전구체, 3MS(트리메틸실란) 또는 4MS(테트라메틸실란)은 장벽 특성을 유지하면서 모든 요건, 특히 더욱 낮은 K값을 가질 수 있는 능력을 만족시킬 수 없다. 일반적으로 이 분야와 관련된 특허들은 다음을 포함한다:
US 2008/0197513; US 2008/0173985; US 2008/0099918; US 7129187; US 6500772; US 7049200; US 7259050; 및 US 6153261.
본 발명의 적어도 한 구체예에서, 아래에 특정된 아미노실란 전구체로의 플라즈마 증강된 화학 증기 증착(PECVD) 공정은 적당한 장벽 특성을 계속 유지하면서도 현 장벽 유전체 막과 비슷하거나 더욱 낮은 유전상수를 갖는 유전체 막을 제공한다. 이들 특성들은 고밀도, 밀폐성(hermeticity) 및 열적 안정성을 포함한다.
발명의 요약
유전체 막을 갖는 집적 회로 기판을 제공하는 단계;
기판과 RxR'y(NR"R"')ZSi(여기서, R, R', R" 및 R"'은 각각 독립적으로 수소, 선형 또는 분지형의 포화되거나 불포화된 알킬, 또는 방향족으로부터 선택되고; 여기서, x+y+z=4이며; z = 1-3이고; R, R'은 모두 수소가 될 수 없다)를 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계; 및
집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는, 집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법.
바람직하게, 형성시키는 단계는 추가적인 질소-함유 반응물 없이 수행된다.
바람직하게, 장벽 유전체 막 전구체는 다음으로 구성되는 군으로부터 선택된다:
비스(이소프로필아미노)비닐메틸실란; 비스(이소프로필아미노)디비닐실란; 비스(t-부틸아미노)비닐메틸실란; 비스(t-부틸아미노)디비닐실란; 비스(디에틸아미노)비닐메틸실란; 비스(디에틸아미노)디비닐실란; 비스(디메틸아미노)비닐메틸실란; 비스(디메틸아미노)디비닐실란; 비스(메틸에틸아미노)비닐메틸실란; 비스(메틸에틸아미노)디비닐실란; 비스(이소프로필아미노)알릴메틸실란; 비스(이소프로필아미노)디알릴실란; 비스(t-부틸아미노)알릴메틸실란; 비스(t-부틸아미노)디알릴실란; 비스(디에틸아미노)알릴메틸실란; 비스(디에틸아미노)디알릴실란; 비스(디메틸아미노)알릴메틸실란; 비스(디메틸아미노)디알릴실란; 비스(메틸에틸아미노)알릴메틸실란; 비스(메틸에틸아미노)디알릴실란; 비스(이소프로필아미노)메틸실란; 비스(이소프로필아미노)디메틸실란; 비스(t-부틸아미노) 메틸실란; 비스(t-부틸아미노)디메틸실란; 비스(디에틸아미노)메틸실란; 비스(디에틸아미노)디메틸실란; 비스(디메틸아미노)메틸실란; 비스(디메틸아미노)디메틸실란; 비스(메틸에틸아미노)메틸실란; 비스(메틸에틸아미노)디메틸실란; 및 이들의 혼합물.
발명의 상세한 설명
더욱 낮은 유전상수를 포함하는 개선된 장벽 유전체 특성이 있고 실리콘, 탄소, 질소, 및 수소를 갖는 전구체를 포함하는 유전 장벽막을 증착하기 위한 방법이 제공된다. 본 방법은, 확산 장벽이 필요한 경우, 인터커넥트 구조를 위한 상감(damascene) 또는 이중 상감 집적 또는 다른 어플리케이션에 사용되는 장벽층에 매우 중요하게 될 것이다. 이 예에서, 특징적인 구조적 특성이 오늘날 사용되는 이전의 기존 전구체보다 나은 개선된 장벽 수행을 나타낸다.
유전체 막을 갖는 집적 회로 기판을 제공하는 단계;
기판과 RxR'y(NR"R"')ZSi(여기서, R, R', R" 및 R"'은 각각 독립적으로 수소, 선형 또는 분지형의 포화되거나 불포화된 알킬, 또는 방향족으로부터 선택되고; 여기서, x+y+z=4이며; z = 1-3이고; R, R'은 모두 수소가 될 수 없다)를 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계; 및
집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는, 집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법.
바람직하게, 형성시키는 단계는 추가적인 질소-함유 반응물 없이 수행된다.
바람직하게, 장벽 유전체 막 전구체는 다음으로 구성되는 군으로부터 선택된다:
비스(이소프로필아미노)비닐메틸실란; 비스(이소프로필아미노)디비닐실란; 비스(t-부틸아미노)비닐메틸실란; 비스(t-부틸아미노)디비닐실란; 비스(디에틸아미노)비닐메틸실란; 비스(디에틸아미노)디비닐실란; 비스(디메틸아미노)비닐메틸실란; 비스(디메틸아미노)디비닐실란; 비스(메틸에틸아미노)비닐메틸실란; 비스(메틸에틸아미노)디비닐실란; 비스(이소프로필아미노)알릴메틸실란; 비스(이소프로필아미노)디알릴실란; 비스(t-부틸아미노)알릴메틸실란; 비스(t-부틸아미노)디알릴실란; 비스(디에틸아미노)알릴메틸실란; 비스(디에틸아미노)디알릴실란; 비스(디메틸아미노)알릴메틸실란; 비스(디메틸아미노)디알릴실란; 비스(메틸에틸아미노)알릴메틸실란; 비스(메틸에틸아미노)디알릴실란; 비스(이소프로필아미노)메틸실란; 비스(이소프로필아미노)디메틸실란; 비스(t-부틸아미노) 메틸실란; 비스(t-부틸아미노)디메틸실란; 비스(디에틸아미노)메틸실란; 비스(디에틸아미노)디메틸실란; 비스(디메틸아미노)메틸실란; 비스(디메틸아미노)디메틸실란; 비스(메틸에틸아미노)메틸실란; 비스(메틸에틸아미노)디메틸실란; 및 이들의 혼합물.
비록 단일 공정 단계가 바람직하지만, 본 발명의 범위 내에 있는 많은 예에서는 막 증착 후 후처리(post-treat)를 수행한다. 이러한 후처리는 하나 이상의 막 특성을 개선하기 위해, 예를 들어, 하나 이상의 열적 처리, 플라즈마 처리, UV/Visible/IR 복사, 및 화학적 처리를 포함할 수 있다. 예를 들어, 후처리는 바람직한 밀도 및/또는 응력을 유지하면서도 더욱 낮은 유전상수를 제공할 수 있다.
에너지를 기체 시약에 적용하여 기체를 여기시켜 반응시키고 기판상에 막을 형성시켰다. 이러한 에너지는 예를 들어, 플라즈마, 펄스된 플라즈마, 헬리콘 플라즈마, 고밀도 플라즈마, 유도 결합 플라즈마, 및 리모트 플라즈마 방법에 의해 제공될 수 있다. 2차 라디오파(rf) 주파수원이 기판 표면에서 플라즈마 특성을 개질하는데 사용될 수 있다.
각 기체 시약의 흐름 속도는 단일 200 밀리미터(mm) 웨이퍼당, 10 내지 5000 sccm(분당 표준 입방 센티미터)의 범위가 바람직하며, 보다 바람직하게는 200 내지 2000 sccm이다. 액체 화학물질 흐름은 0.1 내지 10 그램(g)/분, 바람직하게 0.5 내지 3 g/분의 범위이다. 개개의 속도들은 막에서, 실리콘, 탄소, 질소, 수소, 등의 바람직한 양 및 비율을 제공하도록 선택된다. 필요한 실제 흐름 속도는 기판 크기 및 챔버 배치에 의존할 수 있으며, 결코 200 mm 웨이퍼 또는 단일 웨이퍼 챔버에 제한되지 않는다.
증착 동안 진공 챔버 내 압력은 바람직하게 0.01 내지 760 torr이며, 보다 바람직하게는 1 내지 20 torr이다.
비록 두께는 필요로 하는 만큼 변화될 수 있지만, 막은 0.002 내지 10 마이크론의 두께로 증착되는 것이 바람직하다. 비-패턴화된 표면상에 증착된 블랭킷 막(blanket film)은 합리적인 엣지 배제와 함께, 기판 전체에 걸쳐 1 초과 표준편차 2% 미만의 두께에서의 변화를 갖는 우수한 균일성(uniformity)을 가지며, 여기서 예를 들어, 기판의 10 mm 최외곽 엣지(edge)는 균일성의 통계학적 계산에 포함되지 않는다.
막의 밀도는 물질의 상응하는 증가된 유전상수와 함께 증가될 수 있다. 이 물질의 미래 세대에의 적용 가능성을 확장하기 위해, 이 전구체에 대한 증착 조건은 유전상수가 더욱 낮아지도록 조절될 수 있다. 특정 범위하의 증착 조건에서 이 계열의 전구체에 대하여, 넓은 범위의 유전상수 및 달성할 수 있는 밀도가 존재한다. 증착 조건과 함께 막 특성을 개질할 수 있는 것은 당업계에 알려진 일반적인 지식일 것이다.
본 발명의 막은 바람직하게 1.5 g/입방 센티미터(cc) 또는 초과의 밀도, 또는 택일적으로, 1.8 g/cc 또는 초과의 밀도를 갖는다. 보다 바람직한 밀도는 1.6 g/cc 내지 2.2 g/cc이며, 가장 바람직하게는 1.7 g/cc 내지 2.0 g/cc이다.
본 발명의 막은 다른 후보 전구체 예컨대 트리메틸실란 및 테트라메틸실란으로부터 제조된 공지된 막과 관련하여 개선된 특성을 갖는다. 어떤 구체예에서, 막은 6.0 미만의 유전상수, 바람직하게는 5.0 미만의 유전상수, 보다 바람직하게 4.0 내지 4.5의 유전상수를 갖는다.
본 발명의 막은 바람직하게 1.7 내지 2.2의 RI, 보다 바람직하게 1.8 내지 2.0의 RI를 갖는다.
본 발명의 막은 바람직하게 0.8 초과의 C/Si 비율, 보다 바람직하게 1.2 초과의 C/Si 비율을 갖는다.
본 발명의 막은 바람직하게 0.2 초과의 N/Si 비율을 갖는다.
택일적으로, 실리콘 카보나이트라이드 장벽 유전체 막은 막의 깊이에 걸쳐 변하는 실리콘, 탄소 및 질소의 구성적 기울기(compositional gradient)를 가지며, 이러한 기울기는 전구체 흐름, 희석제(diluents) 흐름, 전원, 압력, 등의 공정 조건 변화에 의해 만들어진다. 기울기 막의 값은 밑에 있는 금속층에의 증착을 위한 특성을 최적화하고 조절할 수 있게 한다. 기울기 막의 상부는 실제 개선된 에칭 선택적 특성을 위해 조절될 수 있다. 경사층(graded layer)의 다른 변화는 제한되는 것은 아니지만 밑에 있는 유전체 층 및 금속층으로의 접합력, 경사층 내의 개선된 막 밀도, 전체 장벽막 복합재료에 대한 감소된 유전상수를 포함하는 개선된 특성에 대해 막을 조절하기 위해 존재할 수 있다. 이들은 경사층이 필요로 할 수 있는 특성의 예들이지만, 이들 특성으로 제한되는 것은 아니다. 당업자는 단계적 막 스택에 이를 수 있는 반도체 디바이스 내에서 요구되는 다중 집적을 이해할 것이다.
본 발명의 막은 열적으로 안정하고, 우수한 화학적 내성을 갖는다.
막은 다양한 용도에 적합하다. 막은 특히 장벽막으로서 사용되어 종들이 다른 집적층으로 확산되는 것을 막는데 유용하다. 한 구체예에서, 증착은 반도체 기판상에서 수행되며, 구체적으로, 예를 들어, 집적 회로에서 절연막, 캡핑층(capping layer), 화학-기계적 평탄화(CMP) 또는 에칭 정지층, 장벽층(예를 들어, 절연막에서 바람직하지 않을 수 있는 금속, 물 또는 다른 물질들의 확산을 막는) 및/또는 접착층으로서 사용하기에 적당하다. 막은 등각(conformal) 코팅을 형성할 수 있다. 이들 막에 의해 보여지는 기계적 특성은 이들을 AI 감하는(subtractive) 기술 및 Cu 상감 기술에 특히 적합하게 만든다.
막은 화학적 기계적 평탄화 및 이방성(anisotropic) 에칭, 및 구리 접합 처리 공정과 양립할 수 있으며, 다양한 물질, 예컨대 실리콘, SiO2, Si3N4, 유기실리케이트 유리(OSG), 플루오로실리케이트 유리(FSG), 실리콘 카바이드, 항반사 코팅, 포토레지스트, 유기 고분자, 다공성 유기 및 무기 물질, 금속, 예컨대 구리, 탄탈륨, 탄탈륨 나이트라이드, 망간, 루테늄, 코발트 및 알루미늄, 및 금속 장벽층에 접합할 수 있다.
비록 본 발명이 구체적으로 막을 제공하기에 적합하고, 본 발명의 생성물이 여기에 주로 막으로서 기재되었으나, 본 발명은 이에 제한되지 않는다. 본 발명의 생성물은 화학 증기 증착(CVD) 또는 원자층 증착(ALD)에 의해 증착될 수 있는 임의의 형태, 예컨대 코팅, 멀티라미너 어셈블리(muitilaminar assemblies), 및 평탄화 또는 박막화를 필요로 하지 않는 다른 형태의 물체(object), 및 집적 회로에 사용될 필요가 없는 다수의 물체에 제공될 수 있다.
본 발명에서, 본 발명자들은 일반적으로 장벽 유전체 막을 위한 3MS 또는 4MS의 대체재로서의 아미노실란이 유전상수를 유지하거나 감소시키면서도 유전체 막의 장벽 특성을 개선할 수 있다는 점을 발견하였다.
본 발명에서는, 바람직하게 플라즈마 증강 화학 증기 증착을 아미노실란 전구체의 계열과 사용하여 실리콘 카보나이트라이드 막을 형성시켰다. 통상적으로, 표준 장벽 유전체 증착 공정은 알킬실란(즉, 트리메틸실란 및 테트라메틸실란)과 산화제(이산화탄소, 산소, 또는 아산화질소) 또는 질소 함유 반응물 기체(질소 및 암모니아)를 편입하여 산소 또는 질소 실리콘 카바이드 막을 형성시킨다. 그러나, 계속 바람직한 밀도를 유지하면서 어떻게 이 증착을 위한 낮은 유전상수가 크기 변화될 수 있을지에 대한 한계가 있다.
에칭 정지막으로서 사용하기 위해, ULK(초 로우 K) 막 및 장벽 유전체 막 사이의 적절한 막 선택성이 달성될 필요가 있다. 더욱 높은 굴절률 장벽막은 일반적으로 보다 나은 선택성, 특히 > 1.5, 바람직하게 > 1.7을 제공한다. 우리의 시험 동안, 더욱 높은 굴절률 막을 얻기 위해, 상술한 일반적 전구체 구조가 작용하는 것으로 밝혀졌다. 이 특정 계열의 전구체는 고 굴절률 및 더욱 낮은 유전상수가 동시에 달성된다는 점에서, 개선된 특성을 제공한다. 다른 계열의 전구체는 K값이 감소되는 경우, 감소된 굴절률 값을 보여줄 수 있다. 이는 유전체 요구가 달성되었다 하더라도, 에칭 선택성의 상실로 이어질 수 있다.
장벽막의 2차적인 바람직한 특성은 장벽 확산 특성, 특히 수분 확산을 막는 것이며, 이는 전자 디바이스에서 신뢰성 결핍(reliability failure)에 기여할 수 있다. 막 밀도는 일반적으로 확산 특성의 강력한 표지자로서 사용된다. 산업에서 장벽막 기술의 현 상태는 일반적으로, 전구체로서 트리메틸실란 또는 테트라메틸실란을 이용하여 1.8-2.0 g/cc의 밀도를 갖는다. 그러나, 종래 기술에서 전구체의 문제점은 적합한 장벽 특성에 요구되는 바람직한 밀도를 얻기 위해서는, 유전상수의 크기를 변경하는 것이 어렵다는 점이다.
몇몇 집적 설계에서는, 유전체 증착 이전에 구리에 노출될 것이다. 몇몇 집적 설계에서는, 질소 함유 장벽으로부터의 레지스트-포지셔닝(resist-poisoning)이 염려된다. 이러한 경우에, 산소 함유 장벽층이 바람직하다. 예를 들어, 박막의 20-600 옹스트롬(Å) SiCO 장벽층이 사용될 수 있다. 다른 구체예에서, 인터페이스층은 우수한 인터페이스를 형성하는데 사용되는 택일적 표면층이 될 수 있다.
현재 3MS 또는 4MS 장벽 유전체 막과 관련된 또다른 잠재적 문제점은 자외선("UV") 복사 또는 전자빔에 노출된 막 특성(구체적인 특성으로는, 예컨대, 유전상수에서의 증가 또는 막 응력에서의 변화)에서의 변화이다. 몇몇 집적 설계에서, 막 특성에 편입되거나 막 특성을 변화시킬 수 있는 UV의 사용이 신뢰성 또는 다른 전기적 측정 기준, 예컨대 집적 커패시턴스에 잠재적 문제를 일으킬 수 있다. 아래의 실시예에서, 특정 증착 기체(즉, 수소)와 아미노실란의 사용은 UV 노출에 의한 K 이동에 있어 막의 민감도를 감소시키고 응력을 변화시킨다.
도 1A는 PECVD에 의해 350℃에서 증착된 막을 위한 서로 다른 전구체에 대한 굴절률(RI)(632 nm에서) 대 유전상수(K)의 도표이다.
도 1B는 PECVD에 의해 350℃에서 증착된 막을 위한 서로 다른 전구체에 대한 밀도 대 유전상수(K)의 도표이다.
도 2A는 3MS/NH3 K=5.1 막과 디메틸비스(이소프로필아미노)실란(DMBIPAS)(K=4.74 막) 및 비스(이소프로필아미노)비닐메틸실란(BIPAVMS)(K=4.3 막)의 푸어리어 적외선 분광 광도법에 의한 비교이다.
도 2B는 X-레이 광전자 분광 광도법(XPS)에 의해 측정된 바와 같은 SiCN 막의 % 원소 조성의 비교이다: 비스(터셔리부틸아미노)실란(BTBAS); DMBIPAS; 및 BIPAVMS.
도 3은 거의 동일한 K값을 가지지만, 서로 다른 두 조건하에서 증착된 BIPAVMS 막에 대한 누설 전류 밀도(A/cm2) 대 적용된 전기장(MV/cm)을 보여준다.
모든 증착은 직접적 액체 주입과 함께 어드밴스드 에너지 2000 RF 제너레이터로 피팅된 200 mm P5000 어플라이드 머테리얼스 PECVD DXZ 또는 DXL 챔버를 사용하여 수행하였다. 3MS 결과를 제외하고는, 모든 다른 전구체는 전구체의 끓는점에 의존하여 다양한 전달 온도를 갖는 액체 전구체였다.
아래의 실시예에서, 달리 언급하지 않는 한, 특성은 중간 저항력(8-12 Ωcm) 단결정 실리콘 웨이퍼 기판상에 증착된 샘플 막으로부터 얻었다. 두께 및 광학 특성, 예컨대 유전체 막의 굴절률은 SCI 필름텍 반사계(FilmteK Reflectometer)로 측정하였다. 굴절률은 632 나노미터(nm) 파장의 광을 사용하여 측정하였다.
머큐리 프로브가 유전상수, 전기적 파괴 영역(electrical breakdown field) 및 누설(leakage)이 존재하는 곳에서 모든 막 측정에 사용되었다. 유전체 막의 결합 특성은 N2 퍼지드벤치(purgedbench)를 사용하는 니콜렛(Nicolet) 750 트랜스미션 FTIR 기기로 분석하였다. 백그라운드 스펙트럼은 유사한 중간 저항력 웨이퍼상에서 수집하여 스펙트럼으로부터 CO2 및 물을 제거하였다. 데이터는 4 cm-1의 분해능을 갖는 32개 스캔을 수집하여 4000 내지 400 cm-1의 영역에서 얻었다. OMNIC 소프트웨어 패키지를 사용하여 데이터를 프로세싱하였다. 모든 밀도 측정은 2-층 모델을 사용하는 X-레이 반사율로 수행하였다.
도 1A에서는 PECVD에 의해 350℃에서 증착된 막을 위한 서로 다른 전구체에 대한 굴절률(632 nm에서) 대 유전상수(K)의 도표를 도시하였고, 여기서 3MS는 트리메틸실란, BTBAS는 비스(t-부틸아미노)실란, DMBIPAS는 디메틸비스(이소프로필아미노) 실란이며 BIPAVMS는 비스(이소프로필아미노)비닐메틸실란이다. 실험으로부터, 3MS/NH3 및 BTBAS 막은 모두 4.7-5.5의 K 범위에 있다. DMBIPAS 막은 4.3-5.0의 더욱 낮은 K를 가지며, BIPAVMS 막은 심지어 4.0-5.0의 더욱 낮은 K를 갖는다. 이들 아미노실란 전구체는 따라서 현재 프로세스에 대해 동일하거나 더욱 낮은 K값을 제공할 수 있다. 1.85-1.95의 굴절률(RI)이 일반적으로 로우 K에 대한 우수한 에칭 선택성을 위해 바람직하다. BIPAVMS 막은 목표로 하는 RI 범위에서 더욱 낮은 K 포텐셜을 보여준다.
도 1B에서는, 3MS; BTBAS; DMBIPAS; 및 BIPAVMS를 포함하여 PECVD에 의해 350℃에서 증착된 막을 위한 서로 다른 전구체에 대한 밀도 대 유전상수(K)의 도표를 도시하였다. 소정의 K값에 대해, 더욱 높은 밀도가 장벽막에 대해 바람직하다. DMBIPAS 및 BIPAVMS는 3MS보다 더욱 낮은 K 막을 제공할 수 있다. 여러 가지 BIPAVMS 막은 < 4.5로 K값을 낮추면서도 밀도 > 1.8 g/cc를 갖는다.
도 2A에서는, 3MS/NH3 K=5.1 막과 DMBIPAS(K=4.74 막) 및 BIPAVMS(K=4.3 막)의 FTIR 비교를 보여준다. 일반적으로, K가 더욱 낮아지면 ~2900 cm-1에서 C-H 결합이 증가한다. 그러나, DMBIPAS 및 BIPAVMS는 더욱 많은 N-H 결합(3300 cm-1에서) 및 ~1000 cm-1에서 더욱 많은 Si-CH2-Si 결합을 보여준다. 이들 전구체로 형성된 막의 더욱 높은 밀도는 더욱 높은 N% 및 백본(backbone) 함량과 관련될 수 있다. 따라서, 이들 전구체는 K를 더욱 낮추면서도 밀도를 개선하는 기능성을 부여한다는 점에서 현존하는 3MS/NH3 기술보다 우수하다.
도 2B에서는, XPS에 의해 측정된 바와 같은 SiCN 막의 % 원소 조성의 비교를 도시한다. K=5의 BTBAS 막은 유사한 K의 3MS/NH3 막보다 상당히 높은 질소 함유량을 갖는다. 더욱 낮은 K의 DMBIPAS 및 BIPAVMS 막은 더욱 높은 C%를 가지지만 높은 질소의 함유량을 유지한다. 따라서, 이 계열의 전구체는 유리한 특성, 예컨대 우수한 밀도, RI, 에칭 선택성이 유지되는 로우 K 막을 제공할 수 있다.
도 3은 거의 동일한 K값을 가지지만, 서로 다른 두 조건하에서 증착된 BIPAVMS 막에 대한 누설 전류 밀도(A/cm2) 대 적용된 전기장(MV/cm)을 보여준다. A more than 10X improvement in leaKage at 2 MV/cm에서 누설의 10배 이상의 개선이 조건 P2 대 조건 P1에 대해 보여진다. 전구체에 대한 공정 조건을 맞춤에 의해, 엄격한 전기적 요건을 만족하는 저 누설 막(low leakage films)을 얻을 수 있다.
장벽 유전체 막 전구체는 바람직하게 이전에 언급된 전구체 군으로부터 선택되며 그 예는 다음과 같다:
비스(이소프로필아미노)비닐메틸실란; 비스(이소프로필아미노)디비닐실란; 비스(t-부틸아미노)비닐메틸실란; 비스(t-부틸아미노)디비닐실란; 비스(디에틸아미노)비닐메틸실란; 비스(디에틸아미노)디비닐실란; 비스(디메틸아미노)비닐메틸실란; 비스(디메틸아미노)디비닐실란; 비스(메틸에틸아미노)비닐메틸실란; 비스(메틸에틸아미노)디비닐실란; 비스(이소프로필아미노)알릴메틸실란; 비스(이소프로필아미노)디알릴실란; 비스(t-부틸아미노)알릴메틸실란; 비스(t-부틸아미노)디알릴실란; 비스(디에틸아미노)알릴메틸실란; 비스(디에틸아미노)디알릴실란; 비스(디메틸아미노)알릴메틸실란; 비스(디메틸아미노)디알릴실란; 비스(메틸에틸아미노)알릴메틸실란; 비스(메틸에틸아미노)디알릴실란; 비스(이소프로필아미노)메틸실란; 비스(이소프로필아미노)디메틸실란; 비스(t-부틸아미노)메틸실란; 비스(t-부틸아미노)디메틸실란; 비스(디에틸아미노)메틸실란; 비스(디에틸아미노)디메틸실란; 비스(디메틸아미노)메틸실란; 비스(디메틸아미노)디메틸실란; 비스(메틸에틸아미노)메틸실란; 비스(메틸에틸아미노)디메틸실란; 및 이들의 혼합물.
아래의 실시예들은(실시예 1-3) 몇몇 PECVD 조건 및 상응하는 막 특성을 설명한다. 200 mm 웨이퍼를 350-400℃의 서셉터(susceptor)를 갖는 200 mm 어플라이드 머테리얼스 챔버에서 처리하였다. 일단 전구체(100-1000 mg/min) 및 운반체 가스(He 또는 N2) 흐름 속도(500-2500 sccm)가 확립되면, 압력은 2.0-5.0 torr에서 안정화된다. 몇몇 증착은 또한 H2(100-500 sccm) 및/또는 NH3(100-500 sccm)를 사용한다. 다음에 RF 전원(13.56 MHz, 200-800 W)을 60-200초 동안 적용하여 실리콘 카보나이트라이드 막을 증착하였다. 증착 후, 실리콘 웨이퍼를 PECVD 챔버로부터 제거하고, 상기 챔버를 NF3 플라즈마를 사용하여 세정하였다. 실시예는 단지 설명을 위한 것이다. 당업자는 증착 파라미터, 예컨대 온도, 압력, 흐름, 전원, 스페이싱, 등의 변경이 막 특성을 변화시킬 수 있고, 따라서 추가적인 최적화가 가능함을 이해할 것이다.
비록 여기의 모든 실시예에서 공정 기체로서 H2의 첨가가 있었으나, 이는 필요조건은 아니다. 자세한 내용은 표 1에 주어졌다. 실시예 1은 고밀도 및 고품질의 우수한 장벽막을 제공하는 BTBAS 전구체 및 조건의 실례이다. 실시예 2 및 3은 각각 DMBIPAS 및 BIPAVMS에 관한 것이다. 두 실시예는 밀도가 > 1.8 g/cc에서 유지되면서도 K가 더욱 낮아질 수 있다는 것을 보여준다.
실시예 1 실시예 2 실시예 3
조건 BTBAS DMBIPAS BIPAVMS
챔버 DXZ DXZ DXL
전원 (W) 600 800 400
스페이싱 (mils) 400 400 400
압력 (Tory) 4.5 3 5
온도 ℃ 400 350 350
He (sccm) 1800 400 1200
H2 (sccm) 600 500 450
전구체 흐름
(mg/min)		 600 300 300
막 RI 2 1.873 1.906
막 K 5.1 4.9 4.54
막 밀도 2 1.82 1.865
막 응력 -513 -323 -275

Claims (20)

  1. 유전체 막을 갖는 집적 회로 기판을 제공하는 단계;
    기판과 RxR'y(NR"R"')ZSi(여기서, R, R', R" 및 R"'은 각각 독립적으로 수소, 선형 또는 분지형의 포화되거나 불포화된 알킬, 또는 방향족으로부터 선택되고; 여기서, x+y+z=4이며; z = 1-3이고; R, R'은 모두 수소가 될 수 없다)를 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계; 및
    집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는, 집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법.
  2. 제 1 항에 있어서, 금속 인터커넥트를 실리콘 카보나이트라이드 장벽 유전체 막이 형성되는 단계 이후에 제공하는 방법.
  3. 제 1 항에 있어서, 금속 인터커넥트를 실리콘 카보나이트라이드 장벽 유전체 막이 형성되는 단계 이전에 제공하는 방법.
  4. 제 3 항에 있어서, 유전체 막을 실리콘 카보나이트라이드 장벽 유전체 막이 형성되는 단계 이후에 제공하는 방법.
  5. 제 1 항에 있어서, 장벽 유전체 막 전구체가, 비스(이소프로필아미노)비닐메틸실란; 비스(이소프로필아미노)디비닐실란; 비스(t-부틸아미노)비닐메틸실란; 비스(t-부틸아미노)디비닐실란; 비스(디에틸아미노)비닐메틸실란; 비스(디에틸아미노)디비닐실란; 비스(디메틸아미노)비닐메틸실란; 비스(디메틸아미노)디비닐실란; 비스(메틸에틸아미노)비닐메틸실란; 비스(메틸에틸아미노)디비닐실란; 비스(이소프로필아미노)알릴메틸실란; 비스(이소프로필아미노)디알릴실란; 비스(t-부틸아미노)알릴메틸실란; 비스(t-부틸아미노)디알릴실란; 비스(디에틸아미노)알릴메틸실란; 비스(디에틸아미노)디알릴실란; 비스(디메틸아미노)알릴메틸실란; 비스(디메틸아미노)디알릴실란; 비스(메틸에틸아미노)알릴메틸실란; 비스(메틸에틸아미노)디알릴실란; 비스(이소프로필아미노)메틸실란; 비스(이소프로필아미노)디메틸실란; 비스(t-부틸아미노)메틸실란; 비스(t-부틸아미노)디메틸실란; 비스(디에틸아미노)메틸실란; 비스(디에틸아미노)디메틸실란; 비스(디메틸아미노)메틸실란; 비스(디메틸아미노)디메틸실란; 비스(메틸에틸아미노)메틸실란; 비스(메틸에틸아미노)디메틸실란, 및 이들의 혼합물로 구성된 군으로부터 선택되는 방법.
  6. 제 1 항에 있어서, z = 2인 방법.
  7. 제 1 항에 있어서, 장벽 유전체 막을 플라즈마 증강 화학 증기 증착 조건하에서 형성시키는 방법.
  8. 제 1 항에 있어서, 형성된 실리콘 카보나이트라이드 장벽 유전체 막이 1.6 내지 2.2 g/cc 범위의 밀도를 갖는 방법.
  9. 제 8 항에 있어서, 실리콘 카보나이트라이드 장벽 유전체 막이 1.7 내지 2.0 g/cc 범위의 밀도를 갖는 방법.
  10. 제 1 항에 있어서, 실리콘 카보나이트라이드 장벽 유전체 막이 K <5.0를 갖는 방법.
  11. 제 1 항에 있어서, 실리콘 카보나이트라이드 장벽 유전체 막이 4.0 내지 4.5 범위의 K를 갖는 방법.
  12. 제 1 항에 있어서, 실리콘 카보나이트라이드 장벽 유전체 막이 막의 깊이에 걸쳐 변하는 실리콘, 탄소 및 질소의 구성적 기울기(compositional gradient)를 가지는 방법.
  13. 유전체 막을 갖는 집적 회로 기판을 제공하는 단계; 및
    기판과 비스(이소프로필아미노)비닐메틸실란을 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계를 포함하며,
    추가적인 질소-함유 반응물을 사용하지 않는,
    집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법.
  14. 제 13 항에 있어서, 집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는 방법.
  15. 유전체 막을 갖는 집적 회로 기판을 제공하는 단계; 및
    기판과 비스(이소프로필아미노)디비닐실란을 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계를 포함하며,
    추가적인 질소-함유 반응물을 사용하지 않는,
    집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법.
  16. 제 15 항에 있어서, 집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는 방법.
  17. 유전체 막을 갖는 집적 회로 기판을 제공하는 단계; 및
    기판과 비스(이소프로필아미노)디메틸실란을 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계를 포함하며,
    추가적인 질소-함유 반응물을 사용하지 않는,
    집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법.
  18. 제 17 항에 있어서, 집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는 방법.
  19. 유전체 막을 갖는 집적 회로 기판을 제공하는 단계; 및
    기판과 비스(이소프로필아미노)메틸실란을 포함하는 장벽 유전체 막 전구체를 접촉시키는 단계를 포함하며,
    추가적인 질소-함유 반응물을 사용하지 않는,
    집적 회로 기판의 유전체 막 및 금속 인터커넥트 사이에 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 방법.
  20. 제 19 항에 있어서, 집적 회로 기판상에 C/Si 비율 >0.8 및 N/Si 비율 >0.2을 갖는 실리콘 카보나이트라이드 장벽 유전체 막을 형성시키는 단계를 포함하는 방법.
KR1020100044970A 2009-05-13 2010-05-13 전구체 함유 질소를 사용한 유전 장벽 증착 KR101144535B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17782109P 2009-05-13 2009-05-13
US61/177,821 2009-05-13
US12/772,518 US8889235B2 (en) 2009-05-13 2010-05-03 Dielectric barrier deposition using nitrogen containing precursor
US12/772,518 2010-05-03

Publications (2)

Publication Number Publication Date
KR20100122871A KR20100122871A (ko) 2010-11-23
KR101144535B1 true KR101144535B1 (ko) 2012-05-11

Family

ID=42331085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100044970A KR101144535B1 (ko) 2009-05-13 2010-05-13 전구체 함유 질소를 사용한 유전 장벽 증착

Country Status (6)

Country Link
US (1) US8889235B2 (ko)
EP (1) EP2251899B1 (ko)
JP (1) JP5006428B2 (ko)
KR (1) KR101144535B1 (ko)
CN (1) CN101886255B (ko)
TW (1) TWI482219B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460753B2 (en) 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
KR101224282B1 (ko) * 2011-03-04 2013-01-21 주식회사 엘지화학 전도성 구조체 및 이의 제조방법
CN103582719B (zh) * 2011-06-03 2016-08-31 气体产品与化学公司 用于沉积碳掺杂含硅膜的组合物和方法
CN102427059A (zh) * 2011-11-10 2012-04-25 上海华力微电子有限公司 一种提高阻挡层与金属层的粘结性的方法
US9460912B2 (en) * 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
JP6041527B2 (ja) * 2012-05-16 2016-12-07 キヤノン株式会社 液体吐出ヘッド
JP6024484B2 (ja) 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
US20150275355A1 (en) * 2014-03-26 2015-10-01 Air Products And Chemicals, Inc. Compositions and methods for the deposition of silicon oxide films
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
US10043709B2 (en) * 2014-11-07 2018-08-07 Applied Materials, Inc. Methods for thermally forming a selective cobalt layer
US10421766B2 (en) * 2015-02-13 2019-09-24 Versum Materials Us, Llc Bisaminoalkoxysilane compounds and methods for using same to deposit silicon-containing films
GB202008892D0 (en) * 2020-06-11 2020-07-29 Spts Technologies Ltd Method of deposition
TWI798765B (zh) * 2020-07-24 2023-04-11 美商慧盛材料美國責任有限公司 用於鍺種子層的組合物及使用其的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009729A (ko) * 2005-04-25 2008-01-29 스몰텍 에이비 기판 상에서의 나노구조의 제어 성장 및 그에 기반한 전자방출 장치
KR20080026195A (ko) * 2005-06-29 2008-03-24 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 ３원 막의 증착 방법

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854787B2 (ja) * 1993-08-31 1999-02-03 信越化学工業株式会社 シリコーンゴム組成物の製造方法
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
US6153261A (en) * 1999-05-28 2000-11-28 Applied Materials, Inc. Dielectric film deposition employing a bistertiarybutylaminesilane precursor
JP3430097B2 (ja) 1999-12-22 2003-07-28 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
US6500772B2 (en) * 2001-01-08 2002-12-31 International Business Machines Corporation Methods and materials for depositing films on semiconductor substrates
JP2002246381A (ja) 2001-02-15 2002-08-30 Anelva Corp Ｃｖｄ方法
US6798043B2 (en) * 2001-06-28 2004-09-28 Agere Systems, Inc. Structure and method for isolating porous low-k dielectric films
US20030186087A1 (en) * 2002-03-26 2003-10-02 Fu-Tai Liou Gradient barrier layer for copper back-end-of-line technology
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US7252875B2 (en) * 2002-12-16 2007-08-07 International Business Machines Corporation Diffusion barrier with low dielectric constant and semiconductor device containing same
JP2004223769A (ja) 2003-01-20 2004-08-12 Dainippon Printing Co Ltd 透明積層フィルム、反射防止フィルム及びそれを用いた偏光板、液晶表示装置
US7122222B2 (en) * 2003-01-23 2006-10-17 Air Products And Chemicals, Inc. Precursors for depositing silicon containing films and processes thereof
US7091133B2 (en) * 2003-01-27 2006-08-15 Asm Japan K.K. Two-step formation of etch stop layer
JP2004253780A (ja) 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置およびその製造方法
US20040183202A1 (en) * 2003-01-31 2004-09-23 Nec Electronics Corporation Semiconductor device having copper damascene interconnection and fabricating method thereof
JP4717335B2 (ja) 2003-06-30 2011-07-06 弘 中山 膜形成方法、膜、及び素子
US7579496B2 (en) * 2003-10-10 2009-08-25 Advanced Technology Materials, Inc. Monosilane or disilane derivatives and method for low temperature deposition of silicon-containing films using the same
JP4676694B2 (ja) 2003-12-15 2011-04-27 ルネサスエレクトロニクス株式会社 積層構造体並びに半導体装置及びその製造方法
JP2005310861A (ja) 2004-04-19 2005-11-04 Mitsui Chemicals Inc 炭化窒化珪素膜の形成方法
US7259050B2 (en) * 2004-04-29 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of making the same
US7049200B2 (en) * 2004-05-25 2006-05-23 Applied Materials Inc. Method for forming a low thermal budget spacer
WO2005122195A2 (en) * 2004-06-04 2005-12-22 International Business Machines Corporation Fabrication of interconnect structures
US7282438B1 (en) * 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US7129187B2 (en) * 2004-07-14 2006-10-31 Tokyo Electron Limited Low-temperature plasma-enhanced chemical vapor deposition of silicon-nitrogen-containing films
US20060019032A1 (en) * 2004-07-23 2006-01-26 Yaxin Wang Low thermal budget silicon nitride formation for advance transistor fabrication
US20060045986A1 (en) 2004-08-30 2006-03-02 Hochberg Arthur K Silicon nitride from aminosilane using PECVD
JP2006073569A (ja) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2006120992A (ja) 2004-10-25 2006-05-11 C Bui Res:Kk シリコン窒化膜の製造方法及びその製造装置
US20060182885A1 (en) * 2005-02-14 2006-08-17 Xinjian Lei Preparation of metal silicon nitride films via cyclic deposition
JP2006294485A (ja) 2005-04-13 2006-10-26 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子、その製造方法及び表示装置
US7875556B2 (en) * 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7732342B2 (en) 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
BRPI0611189B1 (pt) * 2005-05-31 2017-06-06 Toho Titanium Co Ltd catalisador para a polimerização de olefinas, e, processo para a produção de um polímero de olefina
US7777291B2 (en) * 2005-08-26 2010-08-17 Smoltek Ab Integrated circuits having interconnects and heat dissipators based on nanostructures
JP2007092166A (ja) 2005-09-02 2007-04-12 Japan Advanced Institute Of Science & Technology Hokuriku 薄膜堆積装置、薄膜堆積方法及び化合物薄膜
US7734044B2 (en) * 2006-02-23 2010-06-08 Texas Instruments Incorporated Method and apparatus for synchronous stream cipher encryption with reserved codes
DE102006051496B4 (de) * 2006-10-31 2008-09-25 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
US20080142046A1 (en) 2006-12-13 2008-06-19 Andrew David Johnson Thermal F2 etch process for cleaning CVD chambers
US7790635B2 (en) * 2006-12-14 2010-09-07 Applied Materials, Inc. Method to increase the compressive stress of PECVD dielectric films
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
WO2008096616A1 (ja) 2007-02-05 2008-08-14 Konica Minolta Holdings, Inc. 透明ガスバリア性フィルム及びその製造方法
US7847402B2 (en) 2007-02-20 2010-12-07 International Business Machines Corporation BEOL interconnect structures with improved resistance to stress
US7964442B2 (en) * 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
US8987039B2 (en) * 2007-10-12 2015-03-24 Air Products And Chemicals, Inc. Antireflective coatings for photovoltaic applications
US8580993B2 (en) * 2008-11-12 2013-11-12 Air Products And Chemicals, Inc. Amino vinylsilane precursors for stressed SiN films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009729A (ko) * 2005-04-25 2008-01-29 스몰텍 에이비 기판 상에서의 나노구조의 제어 성장 및 그에 기반한 전자방출 장치
KR20080026195A (ko) * 2005-06-29 2008-03-24 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 ３원 막의 증착 방법

Also Published As

Publication number Publication date
CN101886255A (zh) 2010-11-17
KR20100122871A (ko) 2010-11-23
CN101886255B (zh) 2012-06-27
US8889235B2 (en) 2014-11-18
TWI482219B (zh) 2015-04-21
EP2251899A1 (en) 2010-11-17
TW201041038A (en) 2010-11-16
JP2010267971A (ja) 2010-11-25
JP5006428B2 (ja) 2012-08-22
US20100291321A1 (en) 2010-11-18
EP2251899B1 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
US7332445B2 (en) Porous low dielectric constant compositions and methods for making and using same
KR100602469B1 (ko) 저 유전 필름을 위한 기계적 강화제 첨가제
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US20080009141A1 (en) Methods to form SiCOH or SiCNH dielectrics and structures including the same
US20060189153A1 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
KR20100006559A (ko) 증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법
US7326444B1 (en) Methods for improving integration performance of low stress CDO films
US12087692B2 (en) Hardened interlayer dielectric layer
US20020137323A1 (en) Metal ion diffusion barrier layers
US20050124151A1 (en) Novel method to deposit carbon doped SiO2 films with improved film quality
CN102047411B (zh) 半导体装置及其制造方法
TWI744727B (zh) 1-甲基-1-異丙氧基-矽環烷及使用其製造的緻密有機二氧化矽膜
TWI822044B (zh) 用於氣相沉積一介電膜的組合物及用於沉積一有機矽膜的方法
KR20220160071A (ko) 고 탄성 계수를 갖는 막들을 증착하기 위한 신규한 전구체들
TW202217051A (zh) 烷氧基二矽氧烷及由其製造的密有機二氧化矽膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8