KR20100006559A - 증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법 - Google Patents

증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법 Download PDF

Info

Publication number
KR20100006559A
KR20100006559A KR20097021923A KR20097021923A KR20100006559A KR 20100006559 A KR20100006559 A KR 20100006559A KR 20097021923 A KR20097021923 A KR 20097021923A KR 20097021923 A KR20097021923 A KR 20097021923A KR 20100006559 A KR20100006559 A KR 20100006559A
Authority
KR
South Korea
Prior art keywords
layer
carbon
sicoh
precursor
flow
Prior art date
Application number
KR20097021923A
Other languages
English (en)
Inventor
다니엘 씨 에델스타인
알렉산드로스 데모스
스테판 엠 게이츠
알프레드 그릴
스티븐 이 몰리스
부 노크 트란 누옌
스티븐 라이터
대릴 디 레스타이노
임강섭
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100006559A publication Critical patent/KR20100006559A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249961—With gradual property change within a component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

증가된 기계적 강도를 갖는 SiCOH 층을 포함하는 구조체의 형성 방법 및 구조체가 개시되어 있다. 상기 구조체는, 유전체 재료 또는 전도성 재료의 층을 갖는 기판; 유전체 재료 또는 전도성 재료의 층 상의 본질적으로 탄소를 갖지 않는 산화물층; 산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH층을 향해서는 탄소가 점차 증가하는 산화물층 상의 구배 전이층; 및 층 전체에 걸쳐 균질한 조성을 갖는, 구배 전이층 상의 다공성 SiCOH(pSiCOH) 층을 포함한다. 상기 방법은 구배 전이층에서 탄소 농도의 피크가 존재하지 않고 산소 농도의 굴곡이 존재하지 않는 방법을 포함한다.

Description

증가된 기계 강도를 갖는 ＳＩＣＯＨ 계면을 위한 구조체 및 방법{STRUCTURE AND METHOD FOR SICOH INTERFACES WITH INCREASED MECHANICAL STRENGTH}
본 발명은, 일반적으로, 유전체 층 또는 전도성 층에 개선된 계면 강도(계면 근처의 점착 강도 및 결합 강도)를 갖는 적어도 하나의 다공성 SiCOH(pSiCOH, 탄소 도핑 산화물) 층을 포함하는 반도체 전자 디바이스 구조에 관한 것이다.
개선된 계면 강도는, 다공성 SiCOH 층과 유전체 층 또는 전도성 층 사이에 형성된 전이층의 존재에 의해서 야기된다. 전이층은 특정한 층의 증착을 개시함으로써 본 발명에 형성되는 반면에, 표면 처리 플라즈마가 여전히 존재하고 반응기에서 활성화되어 있다.
최근에 ULSI 회로에서 이용된 전자 디바이스 치수의 연속적인 수축은 인터커넥트 커패시턴스를 부수적으로 감소시키지 않고 BEOL 금속화 저항의 증가를 야기하였다. 흔히 인터커넥트는 높은 종횡비로 크기 조정되어 커패시턴스의 증가를 야기하면서 저항 증가를 완화시킨다. 이러한 조합된 효과는 ULSI 전자 디바이스에서 신호 지연을 증가시킨다. 차후의 ULSI 회로에서 스위칭 성능을 개선하기 위해서, 저유전체 상수(k)의 절연체, 특히 실리콘 산화물보다 현저하게 낮은 k를 갖는 절연체가 커페시턴스를 줄이기 위해 도입된다.
ULSI 디바이스에서의 용례를 위해 고려된 로우 k(low-k) 재료는 메틸실록산, 메틸실시퀴옥산, 및 스핀 온 기법에 의해서 제조된 다른 유기 및 무기 폴리머와 같이 Si, C 및 O를 함유한 폴리머 또는 플라즈마 화학 기상 증착(PECVD) 기술에 의해 증착된 Si, C, O 및 H 함유 재료(SiCOH, SiOCH, 탄소 도핑 산화물(CDO), 실리콘 옥시카바이드, 유기실리케이트 글라스(OSG))를 포함한다. 유전체 상수를 더 감소시키기 위해서, 본 명세서에 참조로 포함된 Grill 등의 미국 특허 제6,312,793호는 다공성 SiCOH와 같은 다공성 로우 k 유전체를 개시하고 있다. 집적 회로(IC)의 인터커넥트 구조에서 로우 k 유전체의 결합은 흔히 확산 배리어 캡과 같은 다른 유전체 재료 또는 에칭 정지 및 화학 기계적 폴리싱(CMP) 하드마스크의 이용을 요구한다. IC 디바이스의 복합 구조에서 상이한 층 사이의 점착력이 흔히 너무 낮아서, 디바이스의 처리 중의 갈라짐, 칩으로 잘림, 또는 통상적인 칩 패키징 재료에 의해 가해진 기계적 응력에 상응하는 신뢰도의 감소를 야기한다. 흔히 점착력이 충분할 때에도, 증착된 로우 k 막은 증착 중에 형성된 초기 인터페이스 근처에서 저하된 결합 강도를 가질 수 있고, 점착 시험은 1 내지 수십 nm 두께일 수 있는 초기 층 내의 파손을 야기한다. 신중한 파손 분석이 없다면, 이러한 경우의 점착 시험으로부터의 낮은 파손 에너지는, 계면 근처의 로우 k 막의 표준 결합 강도보다는 오히려 불량한 계면 점착에서 잘못 기인한 것일 수 있다. 이는 특히 SiN, SiC(H) 또는 SiCN(H)와 같은 다른 하드 마스크 또는 확산 배리어 캡 유전체에 대한 Si, C, O 및 H(SiCOH)로 이루어진 탄소 도핑된 산화물 유전체의 계면 강도(계면 근처의 점착 강도 및 결합 강도)의 경우 정확하다.
따라서, 상이한 층들 사이의 양호한 계면 강도를 갖는 다수의 유전체 층 및 전도성 층을 포함하는 절연 구조체를 포함하는 반도체 디바이스 및 이러한 반도체 디바이스의 제조 방법을 제공하는 것이 매우 바람직할 것이다.
앞선 층에 로우 k 유전체의 계면 강도를 증가시키기 위한 다양한 해법이 제안되었다.
본 명세서에서 참조로 포함되어 있는 Conti 등의 미국 특허 제6,570,256호 및 제6,740,539호의 명세서는, 하부 기판에 대한 점착을 개선하기 위한 탄소 함유 유기 실리케이트 층의 초기 영역 내에 사용될 수 있는 탄소 구배 층을 개시하고 있다. 그러나, 소위 탄소 구배 층은 층에서 층으로 단계적으로 증가하는 탄소 농도를 갖는 연속적인 별개의 층으로 이루어져 있다. 따라서, 각 탄소 구배 층은 실제로 일정한 탄소 농도를 갖는 층이다.
본 명세서에서 참조로 포함되어 있는 Edelstein 등의 미국 특허 제7,067,437호의 명세서는, 하부 유전체 층 또는 전도성 층과 고밀도 SiCOH 층 사이의 탄소 구배 전이층을 개시하고 있다.
앞선 참조문헌은 고밀도 유전체 층을 포함하는 구조체를 개발하였다. 본 발명자는, 특히 유전체 내에 구멍을 형성하기 위해 이용된 포로젠(porogen)에 의해 생성된 탄소 때문에 다공성 유전체 층의 형성에 일정한 어려움이 존재한다는 점을 알아냈다. 다공성 유전체 층을 형성하기 위해 이용되는 전구체가 기상에서 신속하게 반응하고, 제조 기판에 정착하는 미립자를 형성하며, 기상 성장(GPN)과 같은 공지된 현상을 일으킬 때 또 다른 어려움이 발생한다. 그 때, 입자는 패터닝 결함 및 다른 제조 실패를 야기한다. 본 발명자는 GPN을 일으키는 방법(조건) 및 GPN을 일으키지 않은 바람직한 방법(조건)을 분석하였다.
따라서, 본 발명의 목적은, 적어도 하나의 다공성 SiCOH 층과 인터커넥트 구조 내의 다른 층들 사이의 개선된 계면 강도를 갖는 다수의 유전체 층과 전도성 층을 포함하는 절연 구조체의 제조 방법 및 반도체 디바이스 구조체를 제공하는 것이다.
본 발명의 또 다른 목적은 계면의 연속적인 그레이딩을 허용할 방법에 의해 개선된 계면 강도를 달성하는 것이다.
본 발명의 다른 목적 및 이점은 첨부 도면과 함께 고려되는 본 발명의 이하의 설명을 참조한 후에 명백하게 될 것이다.
본 발명의 목적 및 이점은, 본 발명의 제1 태양에 따라, 상이한 층들 사이의 계면 강도를 개선하는 방법으로서 다름 단계를 포함하는 방법에 의해 달성되었다:
a)유전체 재료 또는 전도성 재료의 층을 갖는 기판을 마련하는 단계;
b) 본질적으로 탄소를 갖지 않는 산화물층을 유전체 재료 또는 전도성 재료의 층에 형성하는 단계;
c) 산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH층을 향해서는 점차 탄소가 증가하는 구배 전이층(graded transition layer)을 산화물층에 형성하는 단계; 및
d) 상기 구배 전이층 위에 층 전체에 걸쳐 균질한 균일 조성을 갖는 다공성 SiCOH 층을 형성하는 단계.
본 발명의 제2 태양에 따라, 상이한 층들 사이의 계면 강도를 개선하는 방법으로서 다음 단계를 포함하는 방법이 제공된다:
a) 유전체 재료 또는 전도성 재료의 층을 갖는 기판을 마련하는 단계;
b) 제1 기간 동안 챔버 안으로 산소 및 SiCOH 전구체의 흐름을 도입하여, 본질적으로 탄소를 갖지 않는 산화물층을 유전체 재료 또는 전도성 재료의 층상에 형성하는 단계;
c) 제2 기간 동안 챔버 안으로 산소의 흐름을 유지하는 한편, SiCOH 전구체의 흐름을 미리 정해진 양까지 점차 증가시킬 뿐만 아니라, 포로젠 전구체의 흐름을 미리 정해진 양까지 점차 증가시키면서 유입하여, 산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH 층을 향해서는 점차 탄소가 증가하는 구배 전이층을 산화물층 상에 형성하는 단계; 및
d) 제3 기간 동안 챔버 안으로, SiCOH 전구체와 포로젠 전구체의 흐름은 미리 정해진 양으로 유지하는 한편, 산소의 흐름은 미리 정해진 값까지 급작스럽게 감소시키면서 유입하여, 구배 전이층 상에, 층 전체에 걸쳐 균질한 조성을 갖는 다공성 SiCOH 층을 형성하는 단계.
본 발명의 제3 태양에 따라, 상이한 층들 사이의 계면 강도를 개선하는 방법으로서 다음 단계를 포함하는 방법이 제공된다:
a) 유전체 재료 또는 전도성 재료의 층을 갖는 기판을 마련하는 단계;
b) 제1 기간 동안 챔버 안으로 산소 및 SiCOH 전구체의 흐름을 도입하여 유전체 재료 또는 전도성 재료의 층상에 본질적으로 탄소를 갖지 않는 산화물층을 형성하는 단계로서, 산소 및 SiCOH 전구체의 흐름은 제1 기간 동안 시작 시간, 종료 시간 및 구배율에 대하여 독립적으로 조정할 수 있는 것인 산화물층 형성 단계;
c) 제2 기간 동안 챔버 안으로 산소의 흐름을 유지하는 한편, SiCOH 전구체의 흐름을 미리 정해진 양까지 점차 증가시킬 뿐만 아니라, 포로젠 전구체의 흐름을 미리 정해진 양까지 점차 증가시키면서 유입하여, 산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH 층을 향해서는 점차 탄소가 증가하는 구배 전이층을 산화물층 상에 형성하는 단계로서, 산소, SiCOH 전구체 및 포로젠 전구체의 흐름은 제2 기간 동안 시작 시간, 종료 시간 및 구배율에 대하여 독립적으로 조정할 수 있는 것인 구배 전이층 형성 단계; 및
d) 제3 기간 동안 챔버 안으로, SiCOH 전구체와 포로젠 전구체의 흐름은 미리 정해진 양으로 유지하는 한편, 산소의 흐름은 미리 정해진 값까지 급작스럽게 감소시키면서 유입하여, 구배 전이층 상에, 층 전체에 걸쳐 균질한 조성을 갖는 다공성 SiCOH 층을 형성하는 단계로서, 산소, SiCOH 전구체 및 포로젠 전구체의 흐름은 제3 기간 동안 시작 시간, 종료 시간 및 구배율에 대하여 독립적으로 조정할 수 있는 것인 다공성 SiCOH 층 형성 단계.
본 발명의 제4 태양에 따라,
유전체 재료 또는 전도성 재료의 층을 갖는 기판;
상기 유전체 재료 또는 전도성 재료의 층 상의 본질적으로 탄소를 갖지 않는 산화물층;
산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH층을 향해서는 점차 탄소가 증가하는 상기 산화물층 상의 구배 전이층; 및
층 전체에 걸쳐 균질한 조성을 갖는, 상기 구배 전이층 상의 다공성 SiCOH(pSiCOH) 층
을 포함하는 SiCOH 막 구조체가 마련되어 있다.
본 발명의 제5 태양에 따라,
유전체 재료의 층을 갖는 기판;
상기 유전체 재료의 층 내의 복수 개의 구리 다마신 전도체를 포함하며, 상기 유전체 재료에는:
유전체 재료의 층 상의 본질적으로 탄소를 갖지 않는 산화물층;
산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH층을 향해서는 점차 탄소가 증가하는, 상기 산화물층 상의 구배 전이층; 및
층 전체에 걸쳐 균질한 조성을 갖는, 상기 구배 전이층 상의 다공성 SiCOH(pSiCOH) 층
을 포함하는 전자 구조체가 마련되어 있다.
신규한 것으로 여겨지는 본 발명의 특징 및 본 발명의 구성 요소 특징을 특히 첨부 도면으로 설명한다. 도면은 단지 예시의 목적을 위한 것이며 크기 조정하기 위해 도시한 것은 아니다. 그러나, 구성 및 실시 방법 모두에 대한 본 발명 자체는, 첨부 도면과 함께 취한 이하의 상세한 설명을 참조로 하여 가장 잘 이해될 것이다.
도 1은 종래의 인터커넥트 기판의 단면도이다.
도 2는 종래의 층에 대하여 SiCOH 유전체 층을 개선하기 위해 계면 층이 존재하는 본 발명에 따른 인터커넥트 기판의 단면도이다.
도 3은 계면층 및 SiCOH 층의 확대 단면도이다.
도 4는 고밀도 SiCOH 층의 형성에 대한 유량 대 시간의 그래프이다.
도 5는 다공성 SiCOH 층의 형성에 대한 유량 대 시간의 그래프이다.
도 6은 본 발명의 제1 실시예에 따른 다공성 SiCOH 층의 형성에 대한 유량 대 시간의 그래프이다.
도 7은 본 발명의 제2 실시예에 따른 본 발명에 따른 다공성 SiCOH 층에 대한 유량 대 시간의 그래프이다.
도 8은 본 발명에 따른 다공성 SiCOH 층의 형성 방법의 다양한 단계를 도시하는 블록 다이어그램이다.
도 9 내지 도 11은 각각 도 5 내지 도 7에 도시한 유량 대 시간에 따라 형성된 다공성 SiCOH에 대한 TOF-SIMS 분석 그래프이다.
본 발명은 절연 재료 또는 전도성 재료의 상이한 층들 사이의 개선된 계면 강도를 갖는 구조체를 개시하고 있다. 개선된 계면 강도가 상이한 쌍의 층들 간의 박형 전이 층을 형성함으로써 본 발명에서 얻어진다. 표면 사전 처리 단계의 플라즈마가 여전히 존재하고 반응기 챔버에서 활성화되는 동시에 증착된 막의 전구체가 반응기 챔버 내로 도입되는 동안 전이층이 형성된다.
더 상세하게 도면을 참조하면, 특히 도 1을 참조하면, 일반적으로 10으로 표시되는 종래의 반도체 구조체가 도시되어 있다. 반도체 구조체(10)는 유전체 재료(14) 및 금속화부(16)를 포함하는 하나 이상의 금속화층을 갖는 하부의 반도체 재료(12)를 포함한다. 유전체 재료(14)와 반도체 재료(12) 사이에 하나 이상의 금속화층이 존재할 수 있음을 이해하여야 한다.
유전체 재료(14)의 위에 다음 금속화층을 나타내는 유전체 재료(20)의 또 다른 층이 존재한다. 필요한 수의 금속화층이 제조될 때까지 유전체 재료(20)의 위에 금속화층이 더 존재할 수 있다. 이러한 다른 금속화층이 명확화를 위해 도시되지는 않았고 본 발명의 이해에 필수적인 것은 아니다. 유전체 재료(20)와 유전체 재료(14) 사이에 캐핑층(18)이 존재한다. 유전체 재료(14, 20)가 소위 로우 k 유전체 재료일 때 캐핑층(18)이 통상적으로 이용된다. 캐핑층(18)은 금속화(16)와 비아(22) 사이의 전기 연결을 허용하도록 반도체 구조체(10)의 처리 중에 24에서 개방된다. 통상적으로 캐핑층(18)은 SiCH 또는 SiCHN과 같은 실리콘 카바이드계 재료이다.
오늘날 반도체 구조체는 흔히 최고의 성능과 신뢰도를 얻도록 유전체 재료를 혼합하고 조화시킨다. 상기한 바와 같이, 로우 k 유전체 재료는, 인터커넥트 구조체의 전기적 성능을 강화시키는 이들의 더 낮은 유전체 상수 때문에 바람직하다. 유전체 재료(14)는 앞서 참조한 것과 같이 통상적으로 이용되는 로우 k 유전체 재료일 수 있다. 그러나, 유전체 재료(20)는 SiCOH 유전체 재료이다. 흔히 금속화층 의 박리를 야기하는, SiCOH와 캐핑층(18)의 재료 사이의 불량한 점착이 존재함이 알려졌다.
SiCOH(소위 고밀도 SiCOH)와 아래에 놓인 캐핑층(18) 사이에 발견된 점착 문제는 유전체 재료(20)가 다공성 SiCOH(pSiCOH)일 때 악화된다. 다공성 SiCOH가 저 유전체 상수 때문에 바람직하고 종래의 반도체 구조체 상태로 일체화된다. 그러나, 본 발명자는, 다공성 SiCOH에는 처리 반응기에서 다공성 유전체층을 형성하는데 이용되는 두 개의 전구체 및 O2(산소)의 상호작용 때문에 형성하는데 일정한 어려움이 존재한다. 일정 조건하에서, 전구체가 기상에서 신속하게 반응하고, 제조 기판에 미립자를 형성하며, 기상 성장(GPN)과 같은 공지된 현상을 일으킨다.
이제 도 2로 넘어가면, 본 발명의 바람직한 실시예가 도시되어 있다. 반도체 구조체(100)는 반도체 재료(12) 및 다수의 금속화 층을 포함하고, 금속화 층의 하나는 금속화부(16)를 갖는 유전체 재료(14)로 표시된다. 유전체 재료(14)는 다공성 SiCOH를 포함하는 임의의 로우 k 유전체 재료일 수 있다. 유전체 재료(14)의 위에는 유전체 재료(20)에서 (구리 다마신 커넥터 또는 다른 금속화부와 같은) 비아(22)에 연결시키도록 24에서 다시 개방된 캐핑층(18)이 존재한다. 실제로, 통상적인 반도체 구조체(100)는 이러한 다수의 비아(22)를 가질 것이다. 유전체 재료(20)는 다공성 pSiCOH이다. 다공성 SiCOH(20)와 캐핑층(18) 사이의 계면 강도를 개선하기 위해서, 다공성 SiCOH(20)와 캐핑층(18) 사이의 계면 강도를 극적으로, 놀랍게 예상밖으로 개선시키는 계면 구조체(26)가 존재한다.
계면 구조체(26)가 도 3에 더 상세하게 도시되어 있으며, 계면 구조체(26)는 실제로 두 개의 별개 층(28, 30)으로 구성되어 있음을 알 수 있다. 층(28)은 본질적으로 탄소를 갖지 않는 산화물층이다. "본질적으로 탄소가 없는"이 의미하는 것은, 예컨대 X선 광전자 분광기(XPS) 또는 비행 시간 2차 이온 질량 분광법(TOF SIMS)에 의해 측정되는, 검출 가능 탄소가 층에서 측정되지 않음을 의미한다. 탄소가 존재하지 않는 것이 본 발명을 위해 바람직하지만, 0.1 내지 3 at% 양의 탄소는 본 발명에 불리하게 영향을 미치지 않을 것이라 여겨진다. 층(30)은 본질적으로 산화물층(28)과의 계면에서 탄소 및 다공성을 갖지 않고, 미리 정해진 수준에 도달할 때까지 탄소 및 다공성의 양을 모두 점차 증가시키는 구배 전이층이다. 그 점에서, 균질의 다공성 SiCOH 층(20)이 구배 전이층(30)에 형성된다.
층(28, 30)이 일체화된 구조체의 유전체 상수를 증가시키기 때문에 층(28, 30)을 가능한 한 얇게 유지하는 것이 바람직하다. 산화물층이 약 1 내지 100 옹스트롬 두께(매우 바람직하게는 20 옹스트롬)인 반면에 구배 전이 층은 약 50 내지 300 옹스트롬 두께인 것이 바람직하다.
구배 전이 층(30)에서 탄소의 농도 특성은 정점 또는 피크(이하 총괄하여 피크로 언급)를 경험하지 않고 구배 전이 층(30)에서 산소 농도는 굴곡 또는 계곡을 경험하지 않는 것이 바람직한데, 이들 조건 중 어느 쪽도 전이 층(30)의 약화를 야기할 수 있기 때문이다. 본 발명자는 이러한 약화가 계면 구조체(26) 내에서 다공성 SiCOH의 박리를 야기할 수 있고, TOF SIMS를 이용한 깊이 특성화가 탄소 및 산소 농도 특성을 탐지하는 바람직한 방법임을 알아냈다.
본 발명자는 강한 계면 층(26)의 형성에 중요한 세 개의 조건이 존재한다고 믿는다. 본질적으로 산화물층(28)에 탄소가 존재하지 않아야 하고, 구배 전이층(30)에서 탄소 농도가 피크를 갖지 않아야 하며 구배 전이층(30)에서 산소가 굴곡 또는 계곡을 갖지 않아야 한다.
이제 도 4로 넘어가면, 종래의 공정에 대한 유량 대 시간의 디이어그램을 도시하고 있다. 유전체 전구체(SiCOH 전구체)가 T1 시간(보통 1 내지 2초) 동안 플라즈마 화학 기상 증착(PECVD) 챔버 안으로 흐른다. 그 후, T2 시간(보통 2초) 동안 유전체 전구체는 경사져서 올라가고 산소 농도는 경사져서 내려간다. T3 시간(보통 50초) 동안, 유전체 전구체는 높은 유량에서 유지되고 산소는 낮은 유량에서 유지된다. 획득된 구조체는, 탄소가 점차 증가하는 T1-T2 간격 중에 형성된 탄소 구배 전이층이고 마찬가지로 SiCOH의 형성이 점차 증가하여 T2-T3 간격에서 유전체 SiCOH의 고밀도 균질 층이 이어진다.
도 4 내지 도 7을 참조하면, 실제 전구체 흐름은 기술 분야에서 알려진 바와 같이 곡선의 점진적인 전이를 갖는 반면에 도면은 불연속의 급격한 전이를 개략적으로 도시하고 있다. 상기한 바와 같이, 다공성 SiCOH의 적어도 하나의 층을 형성하는 것이 일반적으로 바람직하다. 당업자는 유전체 전구체가 도 5에 도시한 바와 같이 경사져서 올라갈 때 포로젠 전구체가 도입되어야 한다는 점을 추측할 수 있다. 그러나, 본 발명자는 이러한 공정 순서가 T1-T2 간격 중에 형성된 탄소 그레이디드 전이층에서 높은 탄소 피크를 야기하고, 결국 기계적으로 약한 계면 층을 야기한다는 점을 알아냈다.
본 발명의 제1 실시예에 따라, 포로젠 전구체는 도 6에 도시한 것처럼 T2-T3 간격 동안과 같은 공정 흐름에서 이후에 도입된다. T1 내지 T2의 시간 차이는 포로젠 도입을 위한 "offset"이라 불리고, 오프셋은 공정을 개선하지만 탄소 피크와 산소 굴곡을 여전히 야기하며, 이들 모두는 기계적으로 약한 계면층을 야기한다.
본 발명의 제2 실시예에 따른 공정이 도 7에 도시되어 있다. 산소 및 유전체 전구체가 T1 시간(보통 1 내지 4초) 동안 PECVD 챔버 내로 흐른다. 헬륨 또는 아르곤이 산소와 함께 반응기 챔버 안으로 선택적으로 도입될 수 있다. 산소 유량이 높게 유지되는 동시에 유전체 전구체 유량이 낮게 유지되어 (위에서 한정한 바와 같이) 본질적으로 탄소를 갖지 않는 산화물층이 기판 위에 형성된다. T2 시간(보통 2 내지 4초) 동안, 유전체 전구체가 미리 정해진 수준까지 경사져서 올라가는 동시에 산소 유량이 높게 유지된다. T2는 유전체 전구체 흐름이 안정적인 시간이다. 포로젠 전구체가 T1-T2 간격 중에 도입된다. T3는 포로젠 전구체 흐름이 안정적인 시간이다. 두 개의 방법은 T3 > T2를 갖기 위해서 이용될 수 있다. 1 내지 2초 만큼의 오프셋 또는 지연이 도 6에 도시한 것처럼 이용되고, 또는 포로젠의 구배율이 유전체의 구배율보다 낮을 수 있다. 이 경우 포로젠 대 유전체에 대하여 더 낮은 경사를 갖고 도 7에서 36으로 도시되어 있다. T1-T2 간격 중에, 탄소와 다공성 모두가 점차 그리고 균일하게 증가하는, 탄소 구배 전이층이 형성된다. T2 중에 형성된 어떠한 탄소 피크 또는 산소 굴곡도 존재하지 않는다. T2와 T3 사이의 간격(38)은 가능한 한 짧은 것이 바람직하다. 본 발명자는 공정에서 더 이르지 않게 T3에서 산소 흐름을 경사지게 내리는 것이 바람직하다는 것을 알아냈다. 공정에서 조기에 산소 를 경사지게 내리는 것이 도 5 및 도 6에 도시되어 있고 이는 탄소 피크 및/또는 산소 굴곡을 야기하며 더 약한 점착 강도를 야기한다. 또한, T1-T2 간격 중의 목적은 SiCOH를 우선 형성하는 것이어서 산소가 T1-T2 간격 중에 높게 유지된다. T3의 개시점, 또는 가능하면 T3의 시작 바로 전에, 산소 유량이 급격하게 경사져서 내려가는 동안에 유전체 전구체 및 포로젠 전구체가 공정이 종료될 때까지 대략 일정하게 유지된다. T4 시간은 다공성 SiCOH 막을 증착하기 위한 값에서 모든 흐름이 안정화되는 때이다. T4 기간은 통상적으로 10 내지 200초의 범위 내에 있다. T4 중에, 균질한 다공성 SiCOH 층이 형성된다. 산소, 유전체 전구체 및 포로젠의 다양한 흐름이 최상의 유전체층을 얻도록 독립적으로 조절될 수 있다. 각각의 전술한 단계는 반응기에서 플라즈마의 중단은 없지만 각 단계에서 가스 혼합물과 플라즈마 파라미터를 조절함으로써 실시된다.
이제 도 8로 넘어가면, 본 발명의 방법은 인터커넥트 구조체와 같은 기판을 플라즈마가 생성될 수 있는 반응기 챔버 내에 위치 설정하는 제1 단계(40)로 시작한다. 적절한 반응기는 플라즈마 화학 기상 증착 반응기, 고밀도 플라즈마 반응기, 스퍼터링 챔버, 및 이온 비임 챔버를 포함한다. 반응기가 비워지고 그 후 기판이 약 400℃ 또는 그 미만의 온도로 가열된다. 바람직하게는, 기판이 약 200℃ 내지 약 400℃의 온도로 가열된다.
다음 단계(42)에서, 기판은, 적어도 하나의 표면 사전처리 가스가 플라즈마로 전환되는 시간에 반응기 내로 흐르는 선택적인 표면 사전처리 단계를 받는다. 표면 사전처리 단계에서 이용될 수 있는 적어도 하나의 표면 사전처리 가스는 Ar, Ne, He, Xe 및 Kr; H2; NH3; O2; SiH4 및 O2와 같은 불활성 가스 및 이들의 혼합물을 포함한다. 몇몇 실시예에서, F 원자가 또한 공급 가스 내로 도입될 수 있다. 표면 사전처리 가스의 유량은 반응 시스템 및 도입될 가스의 유형에 따라 변할 수 있다. 챔버 압력은 0.05 내지 20 torr의 어디에든 이를 수 있지만, 바람직한 압력 작업 범위는 1 내지 10 torr이다. 표면 사전처리 단계가 통상적으로 약 0.08 내지 2분인 제1 기간 동안 발생한다.
통상적으로 RF 전원이 표면 사전처리 가스의 플라즈마를 생성하기 위해 이용된다. 통상적으로 RF 전원은 13.6 MHz에서 작동하지만, 다른 주파수가 이용될 수 있다. 선택적으로, (1 MHz 미만의) 저주파수 RF 성분이 이용될 수 있고, 또는 이들의 조합이 채택될 수 있다. 고주파수 전력 밀도가 0.1 내지 20 W/cm2의 어디에든 이를 수 있지만, 바람직한 작업 범위는 0.2 내지 1.0 W/cm2이다. 저주파수 전력 밀도는 0.0 내지 1.0 W/cm2의 어디에든 이를 수 있지만 바람직한 작업 범위는 0.0 내지 0.5 W/cm2이다.
공정의 이러한 점에서, 다음 단계(44)는 예컨대 도 3에서 산화물층(28)으로서 도시한 것과 같은 탄소 고갈 산화물층의 형성을 위한 전구체 가스의 흐름이 반응기 내로 도입되는 것을 개시한다. 따라서, 이점에서 반응기는 반응기 내에 여전히 존재하고 활성화된 표면 사전처리 가스의 플라즈마를 포함하지만, 다음 층의 산소 및 SiCOH 유전체 전구체의 전구체 가스가 도입된다. 반응기 내의 전구체 가스의 흐름은 변할 수 있고 증착된 층의 화학적 및 물리적 구성에 의존한다. 반응기 내로의 전구체 반응물의 흐름이 통상적으로 약 1 내지 4초인 제2 기간 동안 발생한다. 공정 단계의 전이 중에, 절대적으로 중요한 것은 아니지만, 공정 가스 흐름의 변화에 기인하여 스로틀 밸브 위치를 조절하게 함으로써 일정한 챔버 압력을 유지하는 것이 바람직하다. 다시 절대적으로 중요한 것은 아니지만, 더 재생가능한 층을 이룬 막을 제공하기 위해서 이러한 공정 단계의 전이 중에 동일한 전력 수준을 유지하는 것이 또한 바람직하다.
다음 단계(46)는 예컨대 도 3에서 구배 전이층(30)으로 도시한 것과 같은 탄소 결핍층 상에 탄소 구배 전이층을 형성하는 것이다. 인터커넥트 기판이 반응기 챔버 내에 유지되고 단계(46)는 반응기 내에서 플라즈마의 중단 없이 실시된다. 산소 및 SiCOH 유전체 전구체의 전구체 가스가 본 층의 형성을 위해 조절되는 동안 포로젠 전구체 가스가 반응기 챔버 내로 도입된다. 본 단계(46)는 2 내지 4초 동안 발생한다. 본 단계 중에, O2 흐름이 도 6 및 도 7에 도시한 것처럼 비교적 높은 값으로 유지되는 동안에, 유전체 및 포로전 전구체의 흐름이 증가된다.
도 8의 공정에서 마지막 단계(48)는 예컨대 도 2에서 다공성 SiCOH 층(20)으로 도시한 것과 같은 구배 전이층에 다공성 SiCOH층을 형성하는 것이다. 단계(46)와 단계(48) 사이의 전이에서, 인터커넥트 기판이 반응기 챔버의 플라즈마 내에 유지되지만 플라즈마 파라미터 및 산소, 유전체 전구체 및 포로젠 전구체의 전구체 가스가 다공성 SiCOH 층을 형성하기 위해 조절된다. 시간의 길이는 다공성 SiCOH 층의 바람직한 두께에 따라 변할 수 있지만 약 50초가 되어야 한다. 다공성 SiCOH는 초저의 유전체 상수(k < 2.6)를 갖고, 기판은 계면 구조체와 SiCOH 형의 유전체가 그 위에 형성되는 SiCHN과 같은 유전체 재료의 상부 층을 갖는 인터커넥트 구조체이다.
본 발명의 상기 처리 단계는, 각각 연속적으로 증착된 층이 그 사이에 계면 층을 갖는 다층 구조체를 제공하기 위해 임의의 횟수로 반복될 수 있다.
정성적으로, 본 발명의 전이층에 의해 제공되는 계면 강도는, 제작 및 신뢰성 시험 중에 인터커넥트 유전체와 유전체 캡 층 간의 계면 근처에서의 박리 또는 결합 실패를 방지하기에 충분히 강하다.
이용되는 유전체 전구체는 임의의 알콕시실란일 수 있다. 예컨대, 이 전구체는 디에톡시메틸실란, 디메틸디메톡시실란, 옥타메틸시클로테트라실록산, 테트라메틸시클로테트라실록산으로 이루어진 군에서 선택될 수 있고, 하나의 바람직한 전구체는 디에톡시메틸실란(DEMS)이다. 포로젠 전구체는 바이시클로헵타디엔(BCHD), 헥사디엔(HXD), 또는 본 명세서에 참조로 포함되어 있는 미국 특허 제6,147,009호, 제6,312,793호, 제6,441,491호, 제6,437,443호, 제6,441,491호, 제6,541,398호, 제6,479,110 B2호 및 제4,497,963호에 기술된 다른 분자로 이루어진 군으로부터 선택될 수 있다. 하나의 바람직한 전구체는 2,5-노르보나디엔(또는 바이시클로헵타디엔 BCHD)이다.
예
예 1:
SiCNH 합금층을 포함하는 Si 웨이퍼가, 사전 형성된 패터닝된 인터커넥트 층을 캐핑하는 동일한 SiCNH 합금을 갖는 인터커넥트 기판을 실험하기 위해 이용되었다. SiCNH 합금층을 포함하는 Si 웨이퍼가 PECVD 챔버에 배치되었고 다공성 SiCOH 층은 도 5에 도시한 산소, 유전체 전구체 및 포로젠 전구체의 유량에 따라 제조되었다. 공정의 상세를 이하의 표 1에 설명하고 있다.
도면의 단계 표시 0 내지 T1 T1 내지 T2 T3
기간(초) 1 내지 4 1 내지 4 30 내지 60
RF 전력, 일반적 설명 낮음 높음 높음
RF 전력의 예(W) 300 - 500 600 - 700 600 - 700
유전체 전구체 흐름 낮음 낮은 곳에서 높은 곳으로 경사짐 높음
포로젠 전구체 흐름 0 높은 곳으로 경사짐 높음
O2 흐름 높음 낮음 낮음
완전한 구조체의 TOF-SIMS 분석이 행해졌다. 그 결과가 도 9에 도시되어 있다.
도 9의 X 축선은 샘플 내로의 깊이에 비례하는 스퍼터 시간이고, X 축선의 0 값은 샘플의 상부 표면이고 200초를 넘는 시간은 SiCNH 층이다. Y 축선은 TOF-SIMS에 의해 검출되는 2차 이온에 대한 신호 강도이다. 탄소에 대한 신호 대 깊이는 60으로 표시된다. SiO에 대한 신호 대 깊이는 62로 표시된다. SiN에 대한 신호 대 깊이는 64로 표시된다.
샘플은 기계적으로 약한 샘플을 표시하는 이 특정 샘플을 위한 현저한 탄소 피크 및 산소 굴곡을 설명한다. 샘플은 2.0 J/m2의 점착 강도가 측정되었다.
예 2:
(인터커넥트 기판을 실험하는) SiCNH 합금층을 포함하는 제2 Si 웨이퍼가 PECVD 챔버 내에 배치되었고 다공성 SiCOH는 도 6에 도시한 것처럼 산소, DEMS 유전체 전구체 및 BCHD 포로젠 전구체의 유량 표시에 따라 형성되었다, 공정의 상세를 이하의 표 2에 설명하고 있다.
도면의 단계 표시 0 내지 T1 T1 내지 T2 T2 내지 T3 T4
기간(초) 1 내지 4 1 내지 4 1 내지 4 30 내지 60
RF 전력, 일반적 설명 낮음 높음 높음 높음
RF 전력의 예(W) 300 - 500 600 - 700 600 - 700 600 - 700
유전체 전구체 흐름 낮음 낮은 곳에서 높은 곳으로 경사짐 높음 높음
포로젠 전구체 흐름 0 0 높은 곳으로 경사짐 높음
O2 흐름 높음 낮음 낮음 낮음
본 발명자는, 0 내지 T2 단계가 감소된 전력 밀도로 실시되고 T2 이후의 단계가 더 높은 전력 밀도로 실시되도록 플라즈마의 전력 밀도를 감소시키는 것이 유리하다는 것을 알아냈다. 본 발명자는, 분/초당 500 내지 1500 밀리그램의 SiCOH 전구체 구배율 및 분/초당 100 내지 600 밀리그램의 포로젠 전구체 구배율이 이용되는 것이 유리하다는 것을 알아냈다.
예 2에 대한 TOFS-SIMS 분석이 도 10에 도시되어 있다. 탄소에 대한 신호 대 깊이가 70으로 표시된다. SiO에 대한 신호 대 깊이가 72로 표시된다. SiN에 대한 신호 대 깊이가 74로 표시된다. 알 수 있는 바와 같이, 샘플은 기계적으로 결함이 있는 샘플을 표시하는 탄소 피크 및 산소 굴곡 모두를 나타낸다. 이는 탄소 피크 및 산소 굴곡의 영역에서 박리를 나타내는 기계적 시험 결과에 의해서 확인되었다. 샘플은 2.5 J/m2의 점착 강도를 나타냈다.
예 3:
제3 커넥트 기판이, PECVD 챔버 내에 기판을 배치하고 도 7에 도시한 유량 표시에 따라 산소, DEMS 유전체 전구체 및 BCHD 포로젠 전구체를 흐르게 함으로써 제조되었다. 공정의 상세를 이하의 표 3에 도시하고 있다.
도면의 단계 표시 0 내지 T1 T1 내지 T2 T2 내지 T3 T4
기간(초) 1 내지 4 1 내지 4 4 30 내지 60
RF 전력, 일반적 설명 낮음 높음 높음 높음
RF 전력의 예(W) 300 - 500 600 - 700 600 - 700 600 - 700
유전체 전구체 흐름 낮음 낮은 곳에서 높은 곳으로 경사짐 높음 높음
포로젠 전구체 흐름 0 높은 곳으로 경사짐 높은 곳으로 경사짐 높음
O2 흐름 높음 높음 높음 낮음
본 발명자는, 0 내지 T2 단계가 감소된 전력 밀도로 실시되고 T2 이후의 단계가 더 높은 전력 밀도로 실시되도록 플라즈마의 전력 밀도를 감소시키는 것이 유리하다는 것을 알아냈다. 본 발명자는, 분/초당 500 내지 1500 밀리그램의 SiCOH 전구체 구배율 및 분/초당 100 내지 600 밀리그램의 포로젠 전구체 구배율이 이용되는 것이 유리하다는 것을 알아냈다.
예 3에 대한 TOFS-SIMS 분석이 도 11에 도시되어 있다. 탄소에 대한 신호 대 깊이가 80으로 표시된다. SiO에 대한 신호 대 깊이가 82로 표시된다. SiN에 대한 신호 대 깊이가 84로 표시된다. 탄소에 대한 신호 대 깊이(80)는 평탄한 탄소를 도시하고 산소 신호 대 깊이(82)는 뚜렷한 굴곡 또는 계곡을 갖지 않는다. 이러한 특성은 예 1 및 예 2에서처럼 탄소 피크 또는 산소 굴곡이 존재하는 경우 있을 위크 포인트가 없는 계면 구조를 나타낸다. 예 3의 기계적 시험은 계면 층의 강건성 및 다공성 SiCOH의 강한 점착을 확인하였고 샘플은 3.3 내지 3.7 J/m2의 점착 강도가 측정되었다. 예 1, 예 2 및 예 3 사이의 점착 강도의 증가뿐만 아니라 점착 강도 증가의 크기는 놀랍기도 하였고 예기치 않은 것이기도 하였다.
구체적으로 설명한 이러한 실시예를 넘어서는 본 발명의 다른 변경이 본 발명의 사상에서 벗어나지 않고 이루어질 수 있다는 점이 본 명세서에 대한 당업자에게 명백할 것이다. 따라서, 이러한 변경이 첨부된 청구범위에 의해서만 한정되는 것으로서 본 발명의 범위 내에서 고려된다.

Claims (10)

  1. 상이한 층들 사이의 계면 강도 개선 방법으로서,
    유전체 재료 또는 전도성 재료(14)의 층을 갖는 기판(12)을 마련하는 단계;
    본질적으로 탄소를 갖지 않는 산화물층(28)을 유전체 재료 또는 전도성 재료(14)의 층에 형성하는 단계;
    산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH층(20)을 향해서는 점차 탄소가 증가하는 구배 전이층(30: graded transition layer)을 산화물층에 형성하는 단계; 및
    상기 구배 전이층 위에 층 전체에 걸쳐 균질한 균일 조성을 갖는 다공성 SiCOH 층(20)을 형성하는 단계
    를 포함하는 것인 계면 강도 개선 방법.
  2. 제1항에 있어서, 상기 산화물층에서, 탄소의 농도는 3 at% 미만인 것인 계면 강도 개선 방법.
  3. 제1항에 있어서, 상기 구배 전이층에서, 탄소 농도의 피크가 존재하지 않는 것인 계면 강도 개선 방법.
  4. 상이한 층들 사이의 계면 강도 개선 방법으로서,
    a) 유전체 재료 또는 전도성 재료(14)의 층을 갖는 기판(12, 40)을 마련하는 단계;
    b) 제1 기간 동안 챔버 안으로 산소 및 SiCOH 전구체의 흐름을 도입하여, 본질적으로 탄소를 갖지 않는 산화물층(28, 44)을 유전체 재료 또는 전도성 재료의 층상에 형성하는 단계(도 5 내지 도 7);
    c) 제2 기간 동안 챔버 안으로 산소의 흐름을 유지하는 한편, SiCOH 전구체의 흐름을 미리 정해진 양까지 점차 증가시킬 뿐만 아니라, 포로젠 전구체의 흐름을 미리 정해진 양까지 점차 증가시키면서 유입하여, 산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH 층을 향해서는 점차 탄소가 증가하는 구배 전이층(30, 46)을 산화물층 상에 형성하는 단계(도 5 내지 도 7); 및
    d) 제3 기간 동안 챔버 안으로, SiCOH 전구체와 포로젠 전구체의 흐름은 미리 정해진 양으로 유지하는 한편, 산소의 흐름은 미리 정해진 값까지 급작스럽게 감소시키면서 유입하여, 구배 전이층 상에, 층 전체에 걸쳐 균질한 조성을 갖는 다공성 SiCOH 층(20, 48)을 형성하는 단계(도 5 내지 도 7)
    를 포함하는 것인 계면 강도 개선 방법.
  5. 제4항에 있어서, 상기 산화물층에서, 탄소의 농도는 3 at% 미만인 것인 계면 강도 개선 방법.
  6. 상이한 층들 사이의 계면 강도 개선 방법으로서,
    a) 유전체 재료 또는 전도성 재료(14)의 층을 갖는 기판(12, 40)을 마련하는 단계;
    b) 제1 기간 동안 챔버 안으로 산소 및 SiCOH 전구체의 흐름을 도입하여 유전체 재료 또는 전도성 재료의 층상에 본질적으로 탄소를 갖지 않는 산화물층(28, 44)을 형성하는 단계로서, 산소 및 SiCOH 전구체의 흐름은 제1 기간 동안 시작 시간, 종료 시간 및 구배율에 대하여 독립적으로 조정할 수 있는 것인 산화물층 형성 단계(도 5 내지 도 7);
    c) 제2 기간 동안 챔버 안으로 산소의 흐름을 유지하는 한편, SiCOH 전구체의 흐름을 미리 정해진 양까지 점차 증가시킬 뿐만 아니라, 포로젠 전구체의 흐름을 미리 정해진 양까지 점차 증가시키면서 유입하여, 산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH 층을 향해서는 점차 탄소가 증가하는 구배 전이층(30, 46)을 산화물층 상에 형성하는 단계로서, 산소, SiCOH 전구체 및 포로젠 전구체의 흐름은 제2 기간 동안 시작 시간, 종료 시간 및 구배율에 대하여 독립적으로 조정할 수 있는 것인 구배 전이층 형성 단계(도 5 내지 도 7); 및
    d) 제3 기간 동안 챔버 안으로, SiCOH 전구체와 포로젠 전구체의 흐름은 미리 정해진 양으로 유지하는 한편, 산소의 흐름은 미리 정해진 값까지 급작스럽게 감소시키면서 유입하여, 구배 전이층 상에, 층 전체에 걸쳐 균질한 조성을 갖는 다공성 SiCOH 층(20, 48)을 형성하는 단계로서, 산소, SiCOH 전구체 및 포로젠 전구체의 흐름은 제3 기간 동안 시작 시간, 종료 시간 및 구배율에 대하여 독립적으로 조정할 수 있는 것인 다공성 SiCOH 층 형성 단계(도 5 내지 도 7)
    를 포함하는 것인 계면 강도 개선 방법.
  7. 제6항에 있어서, 상기 산화물층에서, 탄소의 농도는 3 at% 미만인 것인 계면 강도 개선 방법.
  8. SiCOH 막 구조체로서,
    유전체 재료 또는 전도성 재료(14)의 층을 갖는 기판(12, 40);
    상기 유전체 재료 또는 전도성 재료의 층 상의 본질적으로 탄소를 갖지 않는 산화물층(28, 44);
    산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH층을 향해서는 점차 탄소가 증가하는 상기 산화물층 상의 구배 전이층(30, 46); 및
    층 전체에 걸쳐 균질한 조성을 갖는, 상기 구배 전이층 상의 다공성 SiCOH(pSiCOH) 층(20, 48)
    을 포함하는 것인 SiCOH 막 구조체.
  9. 제8항에 있어서, 상기 산화물 층에서, 탄소 농도는 0.1 at% 미만인 것인 SiCOH 막 구조체.
  10. 전자 구조체로서,
    유전체 재료(14)의 층을 갖는 기판(12, 40);
    상기 유전체 재료의 층 내의 복수 개의 구리 다마신 전도체(16)를 포함하며, 상기 유전체 재료에는:
    유전체 재료의 층 상의 본질적으로 탄소를 갖지 않는 산화물층(28);
    산화물층과의 계면에서는 탄소를 본질적으로 갖지 않고 다공성 SiCOH층을 향해서는 점차 탄소가 증가하는, 상기 산화물층 상의 구배 전이층(30); 및
    층 전체에 걸쳐 균질한 조성을 갖는, 상기 구배 전이층 상의 다공성 SiCOH(pSiCOH) 층(20)
    이 포함되는 것인 전자 구조체.
KR20097021923A 2007-03-23 2008-03-20 증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법 KR20100006559A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/690,248 US7615482B2 (en) 2007-03-23 2007-03-23 Structure and method for porous SiCOH dielectric layers and adhesion promoting or etch stop layers having increased interfacial and mechanical strength
US11/690,248 2007-03-23

Publications (1)

Publication Number Publication Date
KR20100006559A true KR20100006559A (ko) 2010-01-19

Family

ID=39775025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20097021923A KR20100006559A (ko) 2007-03-23 2008-03-20 증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법

Country Status (5)

Country Link
US (2) US7615482B2 (ko)
JP (1) JP5016067B2 (ko)
KR (1) KR20100006559A (ko)
TW (1) TW200849385A (ko)
WO (1) WO2008118729A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989033B2 (en) * 2007-07-12 2011-08-02 Applied Materials, Inc. Silicon precursors to make ultra low-K films with high mechanical properties by plasma enhanced chemical vapor deposition
US20100015816A1 (en) * 2008-07-15 2010-01-21 Kelvin Chan Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
JP5133852B2 (ja) * 2008-11-13 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
US8357608B2 (en) 2010-08-09 2013-01-22 International Business Machines Corporation Multi component dielectric layer
US8637412B2 (en) * 2011-08-19 2014-01-28 International Business Machines Corporation Process to form an adhesion layer and multiphase ultra-low k dielectric material using PECVD
US9040390B2 (en) 2012-05-30 2015-05-26 International Business Machines Corporation Releasable buried layer for 3-D fabrication and methods of manufacturing
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
KR102136769B1 (ko) * 2013-03-14 2020-07-22 어플라이드 머티어리얼스, 인코포레이티드 Pecvd 프로세스에서 우수한 접착 강도를 갖고 유전 상수 증가를 최소화하기 위한 접착 층
US10297442B2 (en) * 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US8927442B1 (en) 2013-07-25 2015-01-06 International Business Machines Corporation SiCOH hardmask with graded transition layers
US9139908B2 (en) * 2013-12-12 2015-09-22 The Boeing Company Gradient thin films
CN104952837B (zh) * 2014-03-31 2019-01-08 中芯国际集成电路制造(上海)有限公司 互连介质层、其制作方法及包括其的互连层
JP6345006B2 (ja) * 2014-07-08 2018-06-20 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
US20160215631A1 (en) * 2014-07-29 2016-07-28 General Electric Company Article comprising environmental barrier coating
US9312224B1 (en) * 2014-12-11 2016-04-12 International Business Machines Corporation Interconnect structure containing a porous low k interconnect dielectric/dielectric cap
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US20190157213A1 (en) 2017-11-20 2019-05-23 Globalfoundries Inc. Semiconductor structure with substantially straight contact profile
US10840087B2 (en) 2018-07-20 2020-11-17 Lam Research Corporation Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
KR20220056249A (ko) 2018-10-19 2022-05-04 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
EP3680029B1 (en) * 2019-01-09 2023-06-07 Europlasma nv A plasma polymerisation method for coating a substrate with a polymer
US20230008496A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
CN116190209B (zh) * 2023-02-27 2024-03-22 粤芯半导体技术股份有限公司 低介电常数介质层及金属互连结构的制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6312793B1 (en) 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6252295B1 (en) 2000-06-19 2001-06-26 International Business Machines Corporation Adhesion of silicon carbide films
US6441491B1 (en) 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6570256B2 (en) 2001-07-20 2003-05-27 International Business Machines Corporation Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
US6933586B2 (en) * 2001-12-13 2005-08-23 International Business Machines Corporation Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
JP2004207604A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 半導体装置およびその製造方法
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7067437B2 (en) 2003-09-12 2006-06-27 International Business Machines Corporation Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7102232B2 (en) * 2004-04-19 2006-09-05 International Business Machines Corporation Structure to improve adhesion between top CVD low-k dielectric and dielectric capping layer
WO2006010977A1 (en) * 2004-06-30 2006-02-02 Nokia Corporation System and method for generating a list of devices in physical proximity of a terminal
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
US7335980B2 (en) 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US7202564B2 (en) * 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
JP4747605B2 (ja) * 2005-02-22 2011-08-17 東洋製罐株式会社 プラズマｃｖｄ法による蒸着膜
DE102005024912A1 (de) * 2005-05-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht

Also Published As

Publication number Publication date
TW200849385A (en) 2008-12-16
JP5016067B2 (ja) 2012-09-05
JP2010522433A (ja) 2010-07-01
US20100009161A1 (en) 2010-01-14
US20080233366A1 (en) 2008-09-25
WO2008118729A1 (en) 2008-10-02
US7615482B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
KR20100006559A (ko) 증가된 기계 강도를 갖는 ｓｉｃｏｈ 계면을 위한 구조체 및 방법
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US8445377B2 (en) Mechanically robust metal/low-k interconnects
JP4288251B2 (ja) 半導体相互接続構造体を形成する方法
US8357608B2 (en) Multi component dielectric layer
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US7842518B2 (en) Method for fabricating semiconductor device
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US6372661B1 (en) Method to improve the crack resistance of CVD low-k dielectric constant material
US20110206857A1 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US8993440B2 (en) Method of manufacturing a semiconductor device with processes carried out without atmospheric exposure
JP2005050954A (ja) 半導体装置およびその製造方法
KR100571643B1 (ko) 반도체 소자의 제조방법
US20050062164A1 (en) Method for improving time dependent dielectric breakdown lifetimes
US20060017166A1 (en) Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
JP4882893B2 (ja) 半導体装置の製造方法
KR20130038810A (ko) 저유전율 층간 절연막 및 저유전율 층간 절연막의 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee