JP5133852B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5133852B2 JP5133852B2 JP2008290977A JP2008290977A JP5133852B2 JP 5133852 B2 JP5133852 B2 JP 5133852B2 JP 2008290977 A JP2008290977 A JP 2008290977A JP 2008290977 A JP2008290977 A JP 2008290977A JP 5133852 B2 JP5133852 B2 JP 5133852B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- manufacturing
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 71
- 230000002265 prevention Effects 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 42
- 239000002344 surface layer Substances 0.000 claims description 41
- 238000004381 surface treatment Methods 0.000 claims description 24
- 229920000620 organic polymer Polymers 0.000 claims description 17
- 229910020175 SiOH Inorganic materials 0.000 claims description 16
- 239000004215 Carbon black (E152) Substances 0.000 claims description 13
- 229930195733 hydrocarbon Natural products 0.000 claims description 13
- 150000002430 hydrocarbons Chemical class 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 57
- 239000007789 gas Substances 0.000 description 42
- 239000010949 copper Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 17
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 15
- 229910052799 carbon Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910008051 Si-OH Inorganic materials 0.000 description 3
- 229910006358 Si—OH Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- 239000005977 Ethylene Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- QRHCILLLMDEFSD-UHFFFAOYSA-N bis(ethenyl)-dimethylsilane Chemical compound C=C[Si](C)(C)C=C QRHCILLLMDEFSD-UHFFFAOYSA-N 0.000 description 1
- PMSZNCMIJVNSPB-UHFFFAOYSA-N bis(ethenyl)silicon Chemical compound C=C[Si]C=C PMSZNCMIJVNSPB-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 150000001723 carbon free-radicals Chemical class 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- WJKVFIFBAASZJX-UHFFFAOYSA-N dimethyl(diphenyl)silane Chemical compound C=1C=CC=CC=1[Si](C)(C)C1=CC=CC=C1 WJKVFIFBAASZJX-UHFFFAOYSA-N 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- NIRGFSKAFYZMKI-UHFFFAOYSA-N diphenyl(silyl)silane Chemical compound C=1C=CC=CC=1[SiH]([SiH3])C1=CC=CC=C1 NIRGFSKAFYZMKI-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- PARWUHTVGZSQPD-UHFFFAOYSA-N phenylsilane Chemical compound [SiH3]C1=CC=CC=C1 PARWUHTVGZSQPD-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- UFHILTCGAOPTOV-UHFFFAOYSA-N tetrakis(ethenyl)silane Chemical compound C=C[Si](C=C)(C=C)C=C UFHILTCGAOPTOV-UHFFFAOYSA-N 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- KXFSUVJPEQYUGN-UHFFFAOYSA-N trimethyl(phenyl)silane Chemical compound C[Si](C)(C)C1=CC=CC=C1 KXFSUVJPEQYUGN-UHFFFAOYSA-N 0.000 description 1
- UKRDPEFKFJNXQM-UHFFFAOYSA-N vinylsilane Chemical compound [SiH3]C=C UKRDPEFKFJNXQM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Description
本発明は、絶縁膜及び導電パターン上に拡散防止膜を形成する半導体装置の製造方法及び半導体装置に関する。
近年、半導体装置の配線材料として銅が用いられるようになっている。銅配線は絶縁膜中に埋め込まれる形で形成される。半導体装置の配線材料として銅を用いる場合、銅が銅配線の上層に拡散することを抑制するために、銅配線上に拡散防止膜を設ける必要がある。拡散防止膜を銅配線上に設ける場合、銅配線と拡散防止膜の密着性、及び銅配線が埋め込まれている絶縁膜と拡散防止膜の密着性を確保する必要がある。
特許文献１には、銅の層上に無機バリア膜を形成する前に、銅の層を還元プラズマと炭素含有プラズマに暴露することが記載されている。これにより、無機バリア膜と銅の層との密着性が向上する、と記載されている。
また、半導体装置の微細化に伴い、配線間容量を低減させる必要が出てきている。配線間容量を低減させるためには、配線が埋め込まれる絶縁膜の比誘電率を下げることが効果的である。比誘電率の低い絶縁膜としては、ＳｉＯＨ膜、ＳｉＣＯＨ膜、及び有機ポリマー膜がある。
特開２００２−２０３８９９号公報
絶縁膜中に銅パターンなどの導電パターンを埋め込む工程には、化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）工程が含まれる。ＣＭＰ工程では導電パターンを酸化しつつ物理的に研磨するため、ＣＭＰ後の導電パターンの表層には酸化層が残る。酸化層が残ると、導電パターンのエレクトロマイグレーション特性が劣化する。また、絶縁膜としてＳｉＯＨ膜、ＳｉＣＯＨ膜、及び有機ポリマー膜を用いた場合、絶縁膜の表層がＣＭＰ工程において酸化し、絶縁膜の表層の比誘電率が上昇してしまう。
導電パターンの表層の酸化層を除去する方法としては、銅パターンの表層を還元雰囲気に曝露することが考えられる。しかし、本発明者らが検討した結果、この方法を採用すると、絶縁膜の表層も還元雰囲気に曝露されてしまい、絶縁膜の表層の比誘電率がさらに上昇することが判明した。
また本発明者らが検討した結果、絶縁膜の表層の比誘電率が上昇した場合、絶縁膜の表層を炭素含有ガスのプラズマで処理すると、表層の比誘電率が低下することが判明した。しかし、絶縁膜の表層を炭素含有プラズマで処理すると、絶縁膜と拡散防止膜の密着性が低下することも判明した。
このように、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーを絶縁膜として使用した場合に、導電パターンの表層に酸化層が残ることを抑制し、絶縁膜の表層の比誘電率が上昇することを抑制し、かつ絶縁膜と拡散防止膜の密着性が低下することを抑制することは難しかった。
本発明によれば、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜に、導電パターンを埋め込む埋込工程と、
前記絶縁膜及び前記導電パターンの表面を、炭化水素ガスを処理ガスに含むプラズマで処理する第１表面処理工程と、
前記処理ガスに、Ｓｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加してプラズマＣＶＤを行うことにより、前記絶縁膜上及び前記導電パターン上に、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜を形成する膜形成工程と、
を備える半導体装置の製造方法が提供される。
前記絶縁膜及び前記導電パターンの表面を、炭化水素ガスを処理ガスに含むプラズマで処理する第１表面処理工程と、
前記処理ガスに、Ｓｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加してプラズマＣＶＤを行うことにより、前記絶縁膜上及び前記導電パターン上に、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜を形成する膜形成工程と、
を備える半導体装置の製造方法が提供される。
この半導体装置の製造方法によれば、第１表面処理工程において、導電パターンの表層に活性化した水素を供給することができる。従って、埋込工程において導電パターンの表層に酸化層が形成されている場合においても、第１表面処理工程において酸化層を還元することができる。また、第１表面処理工程において、絶縁膜の表層に形成された劣化層を、活性化した炭素により改質することができる。従って、埋込工程において絶縁膜の表層の比誘電率が上昇していた場合でも、絶縁膜の表層の比誘電率を低下させることができる。なお、この第１表面処理工程において、絶縁膜上及び導電パターン上にＣＨ膜又はＣＨＮ膜が形成されることがある。
一方、膜形成工程において、炭化水素ガスを含む処理ガスに対してＳｉ含有ガスを徐々に又は段階的に添加量を増大させる。このため、拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる。従って、第１表面処理工程において絶縁膜上及び導電パターン上にＣＨ膜又はＣＨＮ膜が形成されている場合であっても、ＣＨ膜又はＣＨＮ膜と拡散防止膜の密着性が低下することを抑制できる。
このように、本発明によれば、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーを絶縁膜として使用した場合に、導電パターンの表層に酸化層が残ることを抑制でき、絶縁膜の表層の比誘電率が上昇することを抑制でき、かつ絶縁膜と拡散防止膜の密着性が低下することを抑制できる。
本発明によれば、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜と、
前記絶縁膜に埋め込まれた導電パターンと、
前記絶縁膜上及び前記導電パターン上に位置し、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜と、
を備え、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置が提供される。
前記絶縁膜に埋め込まれた導電パターンと、
前記絶縁膜上及び前記導電パターン上に位置し、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜と、
を備え、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置が提供される。
本発明によれば、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーを絶縁膜として使用した場合に、導電パターンの表層に酸化層が残ることを抑制でき、絶縁膜の表層の比誘電率が上昇することを抑制でき、かつ絶縁膜と拡散防止膜の密着性が低下することを抑制できる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１及び図２の各図は、第１の実施形態にかかる半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、埋込工程、第１表面処理工程、及び膜形成工程を備える。埋込工程は、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜１００に、導電パターン２００を埋め込む工程である。第１表面処理工程は、絶縁膜１００及び導電パターン２００の表面を、炭化水素ガスを処理ガスに含むプラズマで処理する工程である。膜形成工程は、上記した処理ガスに、Ｓｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加してプラズマＣＶＤを行うことにより、絶縁膜１００上及び導電パターン２００上に、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜３０２を形成する工程である。以下、詳細に説明する。
まず図１（ａ）に示すように、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜１００を形成する。絶縁膜１００は、複数の空孔（直径は例えば１０ｎｍ以下）を有するポーラス膜であってもよい。また絶縁膜の比誘電率は、２．７以下である。絶縁膜１００を形成する有機ポリマーとしては、商品名「Ｓｉｌｋ」（ダウ・ケミカル社）を用いることができる。
次いで、絶縁膜１００上に酸化シリコン膜（図示せず）を形成し、酸化シリコン膜及び絶縁膜１００を選択的にエッチングする。これにより、絶縁膜１００には溝が形成される。
次いで、この溝内及び絶縁膜１００上の酸化シリコン膜上に、拡散防止膜２０４を例えばスパッタリング法により形成する。拡散防止膜２０４は、例えばタンタル膜である。次いで、拡散防止膜２０４上に導電膜を、例えばスパッタリング法によるシード膜（例えばＣｕシード膜）形成及び電界メッキをこの順に行うことにより形成し、さらに絶縁膜１００上に位置する導電膜、拡散防止膜２０４、及び酸化シリコン膜をＣＭＰ法により除去する。これにより、絶縁膜１００には拡散防止膜２０４及び導電パターン２００が埋め込まれる。導電パターン２００は、例えば銅配線である。導電パターン２００が銅配線である場合、隣接する銅配線は、例えば相互間隔が７５ｎｍ以下、中心間距離が１５０ｎｍ以下である。
このＣＭＰ工程において、導電パターン２００の表層には酸化層２０２（例えばＣｕＯ層）が形成される。また絶縁膜１００の表層もＣＭＰ法により削られるため、絶縁膜１００の表層にも、比誘電率が高い劣化層１０２が形成される。絶縁膜１００がＳｉＣＯＨ膜である場合、劣化層１０２は、例えば表層のメチル基が破壊されてＳｉ−ＯＨ結合又はＳｉのダングリングボンド結合が生成することにより生じる。また絶縁膜１００がＳｉＯＨ層である場合、劣化層１０２は、例えばＳｉのダングリングボンド結合が生成することにより生じる。また絶縁膜１００が有機ポリマー層である場合、劣化層１０２はほとんど昇華してしまうが、表層にＣのダングリングボンド結合が残る。
次いで、図１（ｂ）に示すように、絶縁膜１００の表面及び導電パターン２００の表面を、炭化水素ガスを処理ガスに含むプラズマで処理する。炭化水素ガスは、たとえばエテン（エチレン）であるが、他の炭化水素ガス（例えばＣＨ４又はＣ２Ｈ４など）であってもよい。また処理ガスは、炭化水素ガス１００％であってもよいし、炭化水素ガスのほかに、キャリアガスとしてのＨｅを５０体積％以上９９体積％以下含んでいても良い。
上記したプラズマには、活性化した水素（水素イオンや水素ラジカルなど）及び活性化した炭素（炭素イオンや炭素ラジカルなど）が含まれる。このため、導電パターン２００の表層に形成された酸化層２０２は、活性化した水素によって還元され、また炭素が導入されるため、炭素含有Ｃｕ層２０６になる。また、絶縁膜１００の表層に形成された劣化層１０２のＳｉ−ＯＨ結合やＳｉダングリングボンド結合は、活性化した炭素及び水素によってＳｉ−ＣＨ結合になり、劣化層１０２が改質される。
またこの処理において、絶縁膜１００の表面及び導電パターン２００の表面には、ＣＨ膜３００が形成されることがある。ＣＨ膜３００の厚さは、例えば１ｎｍ以上１０ｎｍ以下である。ＣＨ膜３００において、例えばＣはＨに対して原子数で２５％以下である。また導電パターン２００の表層にはＣが導入される。
次いで図２（ａ）に示すように、上記した処理ガスにＳｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加してプラズマＣＶＤを行う。Ｓｉ含有ガスは、例えばトリメチルシランガスであるが、他のガス（例えばテトラメチルシラン、ジメチルシラン、モノメチルシラン、テトラビニルシラン、トリビニルモノメチルシラン、トリメチルシラン、ジビニルシラン、ジビニルジメチルシラン、モノビニルトリメチルシラン、モノビニルシラン、モノシラン、トリメチルフエニルシラン、ジメチルジフエニルシラン、フェニルシラン、ジフエノルジシランなど）であってもよい。またＳｉ含有ガスの添加を開始するとき、プラズマを一度落としても良いが、プラズマを維持したままであってもよい。これにより、ＣＨ膜３００上に、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜である拡散防止膜３０２が形成される。プラズマを維持したままＳｉ含有ガスの添加を開始する場合、拡散防止膜３０２がＣＨ膜３００と連続するように形成される。拡散防止膜３０２の厚さは、例えば５ｎｍ以上５０ｎｍ以下である。また拡散防止膜３０２は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる。なお、拡散防止膜３０２におけるＳｉの濃度は、例えば平均で５atomic％以上３０atomic％以下である。
次いで図２（ｂ）に示すように、拡散防止膜３０２の上に、絶縁膜１０４を形成する。絶縁膜１０４は、例えば層間絶縁膜であり、例えばＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる。絶縁膜１０４はポーラス膜であってもよく、また比誘電率が２．７以下であってもよい。
このようにして形成される半導体装置は、絶縁膜１００、導電パターン２００、及び拡散防止膜３０２を有する。導電パターン２００は絶縁膜１００に埋め込まれており、拡散防止膜３０２は絶縁膜１００上及び導電パターン２００上に位置する。拡散防止膜３０２は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる。また、絶縁膜１００及び導電パターン２００と、拡散防止膜３０２の間には、ＣＨ膜３００が位置する。
図３は、ＣＨ膜３００と拡散防止膜３０２の積層膜（又は連続膜）におけるＳｉ濃度の膜厚方向依存を模式的に示す図である。ＣＨ膜３００にはＳｉは含まれていない。また拡散防止膜３０２は、ＣＨ膜３００との界面においてはＳｉがほとんど含まれていない。そして拡散防止膜３０２は、ＣＨ膜３００との界面から離れるに従って（膜厚方向の位置が正の方向に大きくなるに従って）、徐々にまたは段階的にＳｉの濃度が高くなる。
次に、本実施形態の作用及び効果について説明する。本実施形態は、絶縁膜１００及び導電パターン２００の表面を、炭化水素ガスを処理ガスに含むプラズマで処理する工程を有する。このため、導電パターン２００の表層に形成された酸化層２０２は、活性化した水素によって還元される。
また絶縁膜１００の表層に形成された劣化層１０２のＳｉ−ＯＨ結合やＳｉダングリングボンド結合は、活性化した炭素及び水素によってＳｉ−ＣＨ結合になる。これにより、劣化層１０２が改質される。従って、絶縁膜１００の表層の比誘電率が上昇することを抑制できる。また、絶縁膜１００に複数の導電パターン２００が形成されている場合において、これら導電パターン２００相互間におけるＴＤＤＢ（Time Dependent Dielectric Breakdown）特性が劣化することを抑制できる。
また、拡散防止膜３０２を形成する工程において、上記した炭化水素ガスを含む処理ガスに、Ｓｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加している。このため、拡散防止膜３０２は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる。従って、絶縁膜１００及び導電パターン２００の表面にＣＨ膜３００が形成されていても、絶縁膜１００と拡散防止膜３０２の密着性が低下することを抑制できる。
このように、本実施形態によれば、ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーを絶縁膜１００として使用した場合に、導電パターン２００の表層に酸化層が残ることを抑制でき、絶縁膜１００の表層の比誘電率が上昇することを抑制でき、かつ絶縁膜１００と拡散防止膜３０２の密着性が低下することを抑制できる。従って、半導体装置の信頼性が向上する。この効果は、拡散防止膜３０２をＣＨ膜３００と連続するように形成した場合、特に顕著になる。
また絶縁膜１００と拡散防止膜３０２の密着性が低下すると、絶縁膜１００と拡散防止膜３０２の隙間から水分が浸入することがある。絶縁膜１００がポーラス膜である場合、絶縁膜１００がこの水分を吸着し、絶縁膜１００の耐圧が下がり、かつ絶縁膜１００と同層における配線間容量が増大してしまう。本実施形態によれば、上記したように、絶縁膜１００と拡散防止膜３０２の密着性が低下することを抑制できるため、このような問題が生じることを抑制できる。
また、導電パターン２００の表層にＣが導入されているため、導電パターン２００の表面に酸素が拡散してきても、この酸素は優先的に炭素と反応するため、導電パターン２００の表層に酸化層が形成されることを抑制できる。このため、導電パターン２００のエレクトロマイグレーション特性が向上する。
図４は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、絶縁膜１００に、導電パターン２００を埋め込む埋込工程と、絶縁膜１００及び導電パターン２００の表面を、炭化水素ガスを処理ガスに含むプラズマで処理する第１表面処理工程の間に、第２表面処理工程を備える点を除いて、第１の実施形態と同様である。第２表面処理工程は、絶縁膜１００及び導電パターン２００の表面を還元プラズマで処理する工程である。還元プラズマは、例えばアンモニアを処理ガスに含むプラズマであるが、水素を処理ガスに含むプラズマであってもよい。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、第２表面処理工程において、導電パターン２００の表層に形成された酸化層２０２を短い時間で還元することができる、また第２表面処理工程において絶縁膜１００の表層の劣化層１０２の比誘電率がさらに上昇しても、第１表面処理工程において劣化層１０２を改質して、絶縁膜１００の表層の比誘電率が上昇することを抑制できる。
図５は、第３の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、トランジスタ２０が形成された基板１０上に、層間絶縁膜３０及び絶縁層１１０を形成し、さらに絶縁層１２０，１３０，１４０，１５０をこの順に積層させた構成である。
絶縁層１１０は、例えば酸化シリコン膜であるが、第１の実施形態又は第２の実施形態における絶縁膜１００と同様の構成であってもよい。絶縁層１１０には、導電パターン２１０が埋め込まれている。導電パターン２１０の構成は、第１の実施形態又は第２の実施形態における導電パターン２００と同様の構成である。導電パターン２１０は、例えば層間絶縁膜３０に埋め込まれたコンタクトを介して、トランジスタ２０に接続している。
絶縁層１２０，１３０，１４０は、第１の実施形態又は第２の実施形態における絶縁膜１００と同様の構成であり、それぞれ導電パターン２２０，２３０，２４０が埋め込まれている。導電パターン２２０，２３０，２４０の構成は、第１の実施形態又は第２の実施形態における導電パターン２００の構成と同様であり、導電パターン２００と同様脳方法により形成される。なお導電パターン２２０，２３０，２４０と絶縁層１２０，１３０，１４０の間には、第１の実施形態における拡散防止膜２０４と同様の構成を有する拡散防止膜（図示せず）が設けられている。
また絶縁層１１０と絶縁層１２０の間には、ＣＨ膜３１０と拡散防止膜３１２がこの順に積層している。同様に、絶縁層１２０と絶縁層１３０の間、絶縁層１３０と絶縁層１４０の間、及び絶縁層１４０と絶縁層１５０の間にも、それぞれＣＨ膜３２０と拡散防止膜３２２、ＣＨ膜３３０と拡散防止膜３３２、ＣＨ膜３４０と拡散防止膜３４２が積層している。これらの積層膜の構成は、第１の実施形態におけるＣＨ膜３００と拡散防止膜３０２の積層膜の構成と同様であり、また形成方法も、ＣＨ膜３００と拡散防止膜３０２の積層膜の形成方法と同様である。
本実施形態によっても、第１の実施形態又は第２の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態において、絶縁膜１００及び導電パターン２００と拡散防止膜３０２の間にＣＨ膜３００を形成したが、ＣＨ膜３００を形成しなくても良い。
また、図１（ｂ）に示した工程において、処理ガスに窒素含有ガス（例えばＮＨ３やＮ２など）を添加しても良い。この場合、絶縁膜１００の表面及び導電パターン２００の表面には、ＣＨ膜３００の代わりにＣＨＮ膜が形成される。この場合においても、上記した効果を得ることができる。また、ＣＨＮ膜の耐圧はＣＨ膜３００より高いため、上下に位置する配線間の耐圧が高くなる。
なお、本発明は、以下の構成を適用することも可能である。
（１）
ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜に、導電パターンを埋め込む埋込工程と、
前記絶縁膜及び前記導電パターンの表面を、炭化水素ガスを処理ガスに含むプラズマで処理する第１表面処理工程と、
前記処理ガスに、Ｓｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加してプラズマＣＶＤを行うことにより、前記絶縁膜上及び前記導電パターン上に、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜を形成する膜形成工程と、
を備える半導体装置の製造方法。
（２）
（１）に記載の半導体装置の製造方法において、
前記絶縁膜は複数の空孔を有するポーラス膜である半導体装置の製造方法。
（３）
（１）または（２）に記載の半導体装置の製造方法において、
前記絶縁膜の比誘電率は２．７以下である半導体装置の製造方法。
（４）
（１）〜（３）のいずれか一つに記載の半導体装置の製造方法において、
前記第１表面処理工程において、前記絶縁膜及び前記導電パターンの表面にＣＨ膜又はＣＨＮ膜が形成される半導体装置の製造方法。
（５）
（４）に記載の半導体装置の製造方法において、
前記膜形成工程において、前記拡散防止膜を前記ＣＨ膜又はＣＨＮ膜と連続するように形成する半導体装置の製造方法。
（６）
（５）に記載の半導体装置の製造方法において、
前記膜形成工程は、前記第１表面処理工程における前記プラズマを維持したまま前記Ｓｉ含有ガスの添加を開始することにより行われる半導体装置の製造方法。
（７）
（１）〜（６）のいずれか一つに記載の半導体装置の製造方法において、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置の製造方法。
（８）
（１）〜（７）のいずれか一つに記載の半導体装置の製造方法において、
前記埋込工程と、前記第１表面処理工程の間に、前記絶縁膜及び前記導電パターンの表面を還元プラズマで処理する第２表面処理工程を備える半導体装置の製造方法。
（９）
ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜と、
前記絶縁膜に埋め込まれた導電パターンと、
前記絶縁膜上及び前記導電パターン上に位置し、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜と、
を備え、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置。
（１０）
（９）に記載の半導体装置において、
前記絶縁膜及び前記導電パターンと、前記拡散防止膜の間に、ＣＨ膜又はＣＨＮ膜を備える半導体装置。
（１１）
（９）又は（１０）に記載の半導体装置において、
前記絶縁膜は複数の空孔を有するポーラス膜である半導体装置。
（１２）
（９）〜（１１）のいずれか一つに記載の半導体装置において、
前記絶縁膜は比誘電率が２．７以下である半導体装置。
（１３）
（９）〜（１２）のいずれか一つに記載の半導体装置において、
前記導電パターンは、表層にＣを含有する半導体装置。
なお、本発明は、以下の構成を適用することも可能である。
（１）
ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜に、導電パターンを埋め込む埋込工程と、
前記絶縁膜及び前記導電パターンの表面を、炭化水素ガスを処理ガスに含むプラズマで処理する第１表面処理工程と、
前記処理ガスに、Ｓｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加してプラズマＣＶＤを行うことにより、前記絶縁膜上及び前記導電パターン上に、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜を形成する膜形成工程と、
を備える半導体装置の製造方法。
（２）
（１）に記載の半導体装置の製造方法において、
前記絶縁膜は複数の空孔を有するポーラス膜である半導体装置の製造方法。
（３）
（１）または（２）に記載の半導体装置の製造方法において、
前記絶縁膜の比誘電率は２．７以下である半導体装置の製造方法。
（４）
（１）〜（３）のいずれか一つに記載の半導体装置の製造方法において、
前記第１表面処理工程において、前記絶縁膜及び前記導電パターンの表面にＣＨ膜又はＣＨＮ膜が形成される半導体装置の製造方法。
（５）
（４）に記載の半導体装置の製造方法において、
前記膜形成工程において、前記拡散防止膜を前記ＣＨ膜又はＣＨＮ膜と連続するように形成する半導体装置の製造方法。
（６）
（５）に記載の半導体装置の製造方法において、
前記膜形成工程は、前記第１表面処理工程における前記プラズマを維持したまま前記Ｓｉ含有ガスの添加を開始することにより行われる半導体装置の製造方法。
（７）
（１）〜（６）のいずれか一つに記載の半導体装置の製造方法において、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置の製造方法。
（８）
（１）〜（７）のいずれか一つに記載の半導体装置の製造方法において、
前記埋込工程と、前記第１表面処理工程の間に、前記絶縁膜及び前記導電パターンの表面を還元プラズマで処理する第２表面処理工程を備える半導体装置の製造方法。
（９）
ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜と、
前記絶縁膜に埋め込まれた導電パターンと、
前記絶縁膜上及び前記導電パターン上に位置し、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜と、
を備え、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置。
（１０）
（９）に記載の半導体装置において、
前記絶縁膜及び前記導電パターンと、前記拡散防止膜の間に、ＣＨ膜又はＣＨＮ膜を備える半導体装置。
（１１）
（９）又は（１０）に記載の半導体装置において、
前記絶縁膜は複数の空孔を有するポーラス膜である半導体装置。
（１２）
（９）〜（１１）のいずれか一つに記載の半導体装置において、
前記絶縁膜は比誘電率が２．７以下である半導体装置。
（１３）
（９）〜（１２）のいずれか一つに記載の半導体装置において、
前記導電パターンは、表層にＣを含有する半導体装置。
１０ 基板
２０ トランジスタ
３０ 層間絶縁膜
１００ 絶縁膜
１０２ 劣化層
１０４ 絶縁膜
１１０ 絶縁層
１２０ 絶縁層
１３０ 絶縁層
１４０ 絶縁層
１５０ 絶縁層
２００ 導電パターン
２０２ 酸化層
２０４ 拡散防止膜
２０６ 炭素含有Ｃｕ層
２１０ 導電パターン
２４０ 導電パターン
３００ ＣＨ膜
３０２ 拡散防止膜
３１０ ＣＨ膜
３１２ 拡散防止膜
３２０ ＣＨ膜
３２２ 拡散防止膜
３３０ ＣＨ膜
３３２ 拡散防止膜
３４０ ＣＨ膜
３４２ 拡散防止膜
２０ トランジスタ
３０ 層間絶縁膜
１００ 絶縁膜
１０２ 劣化層
１０４ 絶縁膜
１１０ 絶縁層
１２０ 絶縁層
１３０ 絶縁層
１４０ 絶縁層
１５０ 絶縁層
２００ 導電パターン
２０２ 酸化層
２０４ 拡散防止膜
２０６ 炭素含有Ｃｕ層
２１０ 導電パターン
２４０ 導電パターン
３００ ＣＨ膜
３０２ 拡散防止膜
３１０ ＣＨ膜
３１２ 拡散防止膜
３２０ ＣＨ膜
３２２ 拡散防止膜
３３０ ＣＨ膜
３３２ 拡散防止膜
３４０ ＣＨ膜
３４２ 拡散防止膜
Claims (12)
- ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜に、導電パターンを埋め込む埋込工程と、
前記絶縁膜及び前記導電パターンの表面を、炭化水素ガスを処理ガスに含むプラズマで処理する第１表面処理工程と、
前記処理ガスに、Ｓｉ含有ガスを徐々に又は段階的に添加量を増大しながら添加してプラズマＣＶＤを行うことにより、前記絶縁膜上及び前記導電パターン上に、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜を形成する膜形成工程と、
を備える半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記絶縁膜は複数の空孔を有するポーラス膜である半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
前記絶縁膜の比誘電率は２．７以下である半導体装置の製造方法。 - 請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
前記第１表面処理工程において、前記絶縁膜及び前記導電パターンの表面にＣＨ膜又はＣＨＮ膜が形成される半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記膜形成工程において、前記拡散防止膜を前記ＣＨ膜又はＣＨＮ膜と連続するように形成する半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法において、
前記膜形成工程は、前記第１表面処理工程における前記プラズマを維持したまま前記Ｓｉ含有ガスの添加を開始することにより行われる半導体装置の製造方法。 - 請求項１〜６のいずれか一つに記載の半導体装置の製造方法において、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置の製造方法。 - 請求項１〜７のいずれか一つに記載の半導体装置の製造方法において、
前記埋込工程と、前記第１表面処理工程の間に、前記絶縁膜及び前記導電パターンの表面を還元プラズマで処理する第２表面処理工程を備える半導体装置の製造方法。 - ＳｉＯＨ、ＳｉＣＯＨ、又は有機ポリマーからなる絶縁膜と、
前記絶縁膜に埋め込まれた導電パターンと、
前記絶縁膜上及び前記導電パターン上に位置し、ＳｉＣＨ膜、ＳｉＣＨＮ膜、ＳｉＣＨＯ膜、またはＳｉＣＨＯＮ膜からなる拡散防止膜と、
前記絶縁膜及び前記導電パターンと、前記拡散防止膜の間に、ＣＨ膜又はＣＨＮ膜と、
を備え、
前記拡散防止膜は、前記ＣＨ膜又は前記ＣＨＮ膜と連続するように形成され、
前記拡散防止膜は、上に行くに従って、徐々にまたは段階的にＳｉの濃度が高くなる半導体装置。 - 請求項９に記載の半導体装置において、
前記絶縁膜は複数の空孔を有するポーラス膜である半導体装置。 - 請求項９または１０に記載の半導体装置において、
前記絶縁膜は比誘電率が２．７以下である半導体装置。 - 請求項９〜１１のいずれか一つに記載の半導体装置において、
前記導電パターンは、表層にＣを含有する半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008290977A JP5133852B2 (ja) | 2008-11-13 | 2008-11-13 | 半導体装置の製造方法及び半導体装置 |
| US12/591,193 US7956467B2 (en) | 2008-11-13 | 2009-11-12 | Semiconductor device and method of manufacturing the same |
| US13/064,940 US8293637B2 (en) | 2008-11-13 | 2011-04-27 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008290977A JP5133852B2 (ja) | 2008-11-13 | 2008-11-13 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010118513A JP2010118513A (ja) | 2010-05-27 |
| JP5133852B2 true JP5133852B2 (ja) | 2013-01-30 |
Family
ID=42164450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008290977A Active JP5133852B2 (ja) | 2008-11-13 | 2008-11-13 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7956467B2 (ja) |
| JP (1) | JP5133852B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5133852B2 (ja) * | 2008-11-13 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| US8435830B2 (en) | 2009-03-18 | 2013-05-07 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
| CN103035564B (zh) * | 2011-09-29 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| TWI680535B (zh) | 2016-06-14 | 2019-12-21 | 美商應用材料股份有限公司 | 金屬及含金屬化合物之氧化體積膨脹 |
| TWI719262B (zh) | 2016-11-03 | 2021-02-21 | 美商應用材料股份有限公司 | 用於圖案化之薄膜的沉積與處理 |
| EP3539154A4 (en) | 2016-11-08 | 2020-06-03 | Applied Materials, Inc. | GEOMETRIC CONTROL OF PRESSURE COLUMNS FOR SAMPLE APPLICATIONS |
| TW201839897A (zh) | 2017-02-22 | 2018-11-01 | 美商應用材料股份有限公司 | 自對準接觸圖案化之臨界尺寸控制 |
| WO2018200212A1 (en) | 2017-04-25 | 2018-11-01 | Applied Materials, Inc. | Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation |
| US10840186B2 (en) | 2017-06-10 | 2020-11-17 | Applied Materials, Inc. | Methods of forming self-aligned vias and air gaps |
| TW201906035A (zh) | 2017-06-24 | 2019-02-01 | 美商微材料有限責任公司 | 生產完全自我對準的介層窗及觸點之方法 |
| WO2019046402A1 (en) | 2017-08-31 | 2019-03-07 | Micromaterials Llc | METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES |
| US10510602B2 (en) | 2017-08-31 | 2019-12-17 | Mirocmaterials LLC | Methods of producing self-aligned vias |
| TWI778118B (zh) * | 2017-09-05 | 2022-09-21 | 美商應用材料股份有限公司 | 來自次氧化物的自對準結構 |
| WO2019050735A1 (en) | 2017-09-06 | 2019-03-14 | Micromaterials Llc | METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES |
| CN110034017A (zh) | 2017-12-07 | 2019-07-19 | 微材料有限责任公司 | 用于使金属和阻挡层-衬垫可控凹陷的方法 |
| EP3499557A1 (en) | 2017-12-15 | 2019-06-19 | Micromaterials LLC | Selectively etched self-aligned via processes |
| TW201939628A (zh) | 2018-03-02 | 2019-10-01 | 美商微材料有限責任公司 | 移除金屬氧化物的方法 |
| US10790191B2 (en) | 2018-05-08 | 2020-09-29 | Micromaterials Llc | Selective removal process to create high aspect ratio fully self-aligned via |
| TW202011547A (zh) | 2018-05-16 | 2020-03-16 | 美商微材料有限責任公司 | 用於產生完全自對準的通孔的方法 |
| US10699953B2 (en) | 2018-06-08 | 2020-06-30 | Micromaterials Llc | Method for creating a fully self-aligned via |
| US11164938B2 (en) | 2019-03-26 | 2021-11-02 | Micromaterials Llc | DRAM capacitor module |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2845160B2 (ja) * | 1995-03-23 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
| JP2003031580A (ja) * | 2001-07-18 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002203899A (ja) * | 2000-12-28 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 銅相互接続構造の形成方法 |
| JP3559026B2 (ja) * | 2001-08-24 | 2004-08-25 | キヤノン販売株式会社 | 半導体装置の製造方法 |
| US6991959B2 (en) * | 2002-10-10 | 2006-01-31 | Asm Japan K.K. | Method of manufacturing silicon carbide film |
| JP4066332B2 (ja) * | 2002-10-10 | 2008-03-26 | 日本エー・エス・エム株式会社 | シリコンカーバイド膜の製造方法 |
| JP4109531B2 (ja) * | 2002-10-25 | 2008-07-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP4938222B2 (ja) * | 2004-02-03 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7166544B2 (en) * | 2004-09-01 | 2007-01-23 | Applied Materials, Inc. | Method to deposit functionally graded dielectric films via chemical vapor deposition using viscous precursors |
| JP5154140B2 (ja) * | 2006-12-28 | 2013-02-27 | 東京エレクトロン株式会社 | 半導体装置およびその製造方法 |
| JP5277552B2 (ja) * | 2007-03-19 | 2013-08-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7615482B2 (en) * | 2007-03-23 | 2009-11-10 | International Business Machines Corporation | Structure and method for porous SiCOH dielectric layers and adhesion promoting or etch stop layers having increased interfacial and mechanical strength |
| JP5133852B2 (ja) * | 2008-11-13 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2008
- 2008-11-13 JP JP2008290977A patent/JP5133852B2/ja active Active
-
2009
- 2009-11-12 US US12/591,193 patent/US7956467B2/en active Active
-
2011
- 2011-04-27 US US13/064,940 patent/US8293637B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20100117234A1 (en) | 2010-05-13 |
| US20110207318A1 (en) | 2011-08-25 |
| US7956467B2 (en) | 2011-06-07 |
| US8293637B2 (en) | 2012-10-23 |
| JP2010118513A (ja) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5133852B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US9355955B2 (en) | Semiconductor device | |
| JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
| WO2004107434A1 (ja) | 配線構造およびその製造方法 | |
| US20050020074A1 (en) | Sealing porous dielectrics with silane coupling reagents | |
| JP2004158832A (ja) | 半導体装置およびその製造方法 | |
| JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4675258B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| JP2004095865A (ja) | 半導体装置およびその製造方法 | |
| JP2004235548A (ja) | 半導体装置およびその製造方法 | |
| JP4619747B2 (ja) | 半導体装置の製造方法 | |
| JP2006024641A (ja) | 半導体装置およびその製造方法 | |
| JP4335932B2 (ja) | 半導体装置製造およびその製造方法 | |
| KR101152203B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP4698813B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010080607A (ja) | 半導体装置の製造方法 | |
| JP2005183766A (ja) | 半導体装置及びその製造方法 | |
| TW200523993A (en) | Method for fabricating semiconductor device | |
| WO2010010668A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2012009617A (ja) | 半導体装置の製造方法、配線用銅合金、及び半導体装置 | |
| JP2007235125A (ja) | 半導体装置およびその製造方法 | |
| JP2009188101A (ja) | 半導体装置及びその製造方法 | |
| JP5408116B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5133852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |