JP4619747B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4619747B2
JP4619747B2 JP2004318375A JP2004318375A JP4619747B2 JP 4619747 B2 JP4619747 B2 JP 4619747B2 JP 2004318375 A JP2004318375 A JP 2004318375A JP 2004318375 A JP2004318375 A JP 2004318375A JP 4619747 B2 JP4619747 B2 JP 4619747B2
Authority
JP
Japan
Prior art keywords
interlayer insulating
film
insulating film
protective film
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004318375A
Other languages
English (en)
Other versions
JP2006128575A (ja
Inventor
澤 隆 彦 吉
永 範 昭 松
村 直 文 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004318375A priority Critical patent/JP4619747B2/ja
Priority to US11/208,000 priority patent/US7459391B2/en
Publication of JP2006128575A publication Critical patent/JP2006128575A/ja
Priority to US12/250,772 priority patent/US7691740B2/en
Application granted granted Critical
Publication of JP4619747B2 publication Critical patent/JP4619747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Description

本発明は、半導体装置及びその製造方法に関する。
近年、多層配線を形成する際には、配線遅延を低減するため、層間絶縁膜として、シリコン酸化（ＳｉＯ２）膜より比誘電率が低い低誘電率膜を適用することが提案されている。この低誘電率膜としては、例えばシリコン酸化（ＳｉＯ２）膜に数％の炭素をドーピング（添加）したＳｉＯＣ膜などがある。
ところで、かかる低誘電率膜は、強度が弱いため、加工中に割れてしまうなどの問題があり、多層配線を形成する際に種々の不都合が生じる。そこで、低誘電率膜上に、当該低誘電率膜を保護する保護膜を成膜することが行われている。
また、かかる低誘電率膜は炭素（Ｃ）を含むため、低誘電率膜とその保護膜の密着性が悪い。このため、保護膜を成膜する前に、低誘電率膜の表面付近における炭素濃度を低下する処理を行うことにより、当該低誘電率膜と保護膜の密着性を確保するようにしている。
さらに、プラズマＣＶＤ(Chemical Vapor Deposition)法を用いて、保護膜を形成する場合には、低誘電率膜の表面付近における炭素濃度を低下させる。
低誘電率膜は、本来、疎水的性質を有するが、表面付近では炭素濃度が低下することにより、浸水性の方向に性質が変化する。
このため、低誘電率膜の表面付近における、炭素濃度が低下した領域は、ＯＨや水分（Ｈ２Ｏ）を吸着し易く、その結果、実効比誘電率の上昇や、低誘電率膜中に残留したプロセスガスが、プロセス中に脱離することによって引き起こされる膜のはがれや、金属の腐食などが生じるという問題があった。
以下、低誘電率膜の表面付近における炭素濃度に関する文献名を記載する。
特開２００３−１７５６１号公報
本発明は、低誘電率膜の疎水的性質を維持し、歩留まりを向上させることができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、
半導体基板の上方に、炭素を含む層間絶縁膜を形成する第１のステップと、
前記層間絶縁膜の表面付近における炭素濃度を低下させる処理を行う第２のステップと、
表面付近における炭素濃度が低下した前記層間絶縁膜上に保護膜を形成する第３のステップと、
前記保護膜の表面から前記層間絶縁膜の底面まで貫通するように、前記層間絶縁膜及び前記保護膜のうち所望の領域を選択的に除去することにより、溝を形成する第４のステップと、
前記溝内部の表面から前記層間絶縁膜と前記保護膜との界面に、炭素を供給する第５のステップと、
前記溝に導電性材料を埋め込むことにより、導電層を形成する第６のステップと
を備えることを特徴とする。
また本発明の一態様による半導体素子の製造方法は、
半導体基板の上方に、炭素を含む層間絶縁膜を形成する第１のステップと、
前記層間絶縁膜の表面付近における炭素濃度を低下させる処理を行う第２のステップと、
表面付近における炭素濃度が低下した前記層間絶縁膜上に保護膜を形成する第３のステップと、
前記保護膜の表面から前記層間絶縁膜の底面まで貫通するように、前記層間絶縁膜及び前記保護膜のうち所望の領域を選択的に除去することにより、溝を形成する第４のステップと、
前記溝に導電性材料を埋め込むことにより、導電層を形成する第４のステップと、
前記保護膜を介して、前記層間絶縁膜と前記保護膜との界面に、炭素を供給する第５のステップと
を備えることを特徴とする。
また本発明の一態様による半導体装置の製造方法は、
半導体基板の上方に、炭素を含む層間絶縁膜を形成する第１のステップと、
前記層間絶縁膜の表面付近における炭素濃度を低下させる処理を行う第２のステップと、
表面付近における炭素濃度が低下した前記層間絶縁膜上に保護膜を形成する第３のステップと、
前記保護膜の表面から前記層間絶縁膜の底面まで貫通するように、前記層間絶縁膜及び前記保護膜のうち所望の領域を選択的に除去することにより、溝を形成する第４のステップと、
前記溝に導電性材料を埋め込むことにより、導電層を形成する際、露出する前記保護膜を除去する第５のステップと、
前記層間絶縁膜の表面に、炭素を供給する第６のステップと
を備えることを特徴とする。
本発明の半導体装置及びその製造方法によれば、低誘電率膜の疎水的性質を維持し、歩留まりを向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
図１〜図１０に、本発明の第１の実施の形態による半導体装置の製造方法を示す。まず図１に示すように、図示しない半導体基板の上方に層間絶縁膜１０が形成され、当該層間絶縁膜１０上に形成された保護膜２０と、これら層間絶縁膜１０及び保護膜２０に形成された配線３０との上面に、拡散防止膜４０を形成する。
配線３０は、例えば銅（Ｃｕ）によって形成され、拡散防止膜４０は、この配線３０から銅（Ｃｕ）が拡散することを防止すると共に、エッチングストッパとしての役割を果たす。なお、この拡散防止膜４０は、例えばＳｉＣＮ膜、ＳｉＯＣ膜、炭化ケイ素（ＳｉＣ）膜からなり、比誘電率は例えば３.５〜５.５である。
図２に示すように、拡散防止膜４０上に、シリコン酸化（ＳｉＯ２）膜より比誘電率が低い低誘電率膜からなる層間絶縁膜５０を形成する。この層間絶縁膜５０は、例えばＳｉＯＣ膜、メチルシルセスキオキサン（ＭＳＱ）膜などからなり、比誘電率は例えば２．６以下である。
そして、必要に応じて、後に層間絶縁膜５０上に形成される保護膜との密着性を向上させるため、層間絶縁膜５０に対して、当該層間絶縁膜５０の表面付近における炭素濃度を低下させる処理を行うことにより、層間絶縁膜５０の表面付近に炭素濃度低下領域５０Ａを形成する。具体的には、層間絶縁膜５０の表面に対して、例えば電子ビーム（ＥＢ）の照射処理、紫外線（ＵＶ）の照射処理、プラズマ処理などを行う。
次に、プラズマＣＶＤ法などを用いて、層間絶縁膜５０上に、当該層間絶縁膜５０を保護するための保護膜６０を形成する。この保護膜６０は、例えばＳｉＯＣ膜、メチルシルセスキオキサン（ＭＳＱ）膜、シリコン酸化（ＳｉＯ２）膜などからなり、比誘電率は例えば２.６〜４.３である。また、この保護膜６０は、層間絶縁膜５０より密度が高くなるように形成されている。なお、プラズマＣＶＤ法などのプラズマプロセスを用いて保護膜６０を形成する場合には、層間絶縁膜５０の表面付近における炭素濃度は低下するため、層間絶縁膜５０の表面付近における炭素濃度を低下させる処理を行う必要はない。
図３に示すように、保護膜６０上にフォトレジスト材を塗布した後、露光及び現像を行うことにより、下層の配線３０に対応するパターンを有するマスク材７０を形成する。
図４に示すように、マスク材７０をマスクとして用いると共に、拡散防止膜４０をエッチングストッパとして、保護膜６０及び層間絶縁膜５０にエッチングを行うことにより、ビアホール（接続孔）８０を形成する。その後、このマスク材７０を酸化して除去するアッシングを行う。
図５に示すように、さらに保護膜６０及び拡散防止膜４０上にフォトレジスト材を塗布した後、露光及び現像を行うことにより、ビアホール８０に対応するパターンを有するマスク材９０Ａを形成する。ビアホール８０内にもマスク材（フォトレジスト材）９０Ｂが残ってもよい。
図６に示すように、マスク材９０Ａをマスクとして保護膜６０にエッチングを行った後、エッチング時間を指定した上で、さらに層間絶縁膜５０にエッチングを行うことにより、配線溝１００を形成する。
図７に示すように、マスク材９０Ａ及び９０Ｂを酸化して除去するアッシングを行った後、拡散防止膜４０を開口するためのエッチングを行うことにより、下層の配線３０の上面の一部を露出する。
図８に示すように、層間絶縁膜５０と保護膜６０の界面に、配線溝１００の内部表面から、炭素（Ｃ）を含むガス、液体などを供給する処理を行うことにより、層間絶縁膜５０のうち、保護膜６０との界面付近（炭素濃度低下領域５０Ａ）における炭素濃度を上昇させる。ガスや液体を透過する保護膜６０を用いた場合は、保護膜６０を介して炭素濃度を上昇させることも可能である。
これにより、層間絶縁膜５０の疎水的性質を維持して、層間絶縁膜５０がＯＨや水分（Ｈ２Ｏ）を吸着することを抑制することができる。その結果、実効比誘電率の上昇や、層間絶縁膜５０中に残留したプロセスガスが、プロセス中に脱離することによって引き起こされる膜のはがれや、金属の腐食などを抑制することができ、よって歩留まりを向上させることができる。
ところで、炭素（Ｃ）を供給する方法としては、層間絶縁膜５０と保護膜６０の界面に、例えばヘキサメチルジシランザン（ＨＭＤＳ：（ＣＨ３）３ＳｉＮＨＳｉ（ＣＨ３）３）などを供給して、Ｓｉ−ＯＨ結合をＳｉ−Ｃ結合に置換させる化学反応を行うことにより、層間絶縁膜５０の界面付近における炭素濃度を上昇させる方法がある。なお、この場合、Ｓｉ−ＯＨ結合をＳｉ−Ｃ結合に置換させることにより、層間絶縁膜５０の疎水性を維持することができる。
また、炭素（Ｃ）を供給する他の方法としては、層間絶縁膜５０のうち、保護膜６０との界面付近（炭素濃度低下領域５０Ａ）に、炭素（Ｃ）を含む所定の疎水性材料を浸透及び充填させることにより、層間絶縁膜５０の界面付近における炭素濃度を上昇させる方法がある。
この場合、液体の疎水性材料としては、例えばポリアリレンエーテル（ＰＡＥ）、メチルシルセスキオキサン（ＭＳＱ）、所定のレジスト材、反射防止膜で使用されるコーティング材などがあり、気体の疎水性材料としては、例えば炭素（Ｃ）を含むシロキサン、トリメチルシラン（ＴＭＳ）、ベンズシクロブテン（ＢＣＢ）などがある。このように、疎水性材料を浸透及び充填させる方法では、種々の疎水性材料の中から所望の材料を選択することができる。
これら化学反応による方法並びに疎水性材料の浸透及び充填による方法は、いずれも１００〜３５０℃の範囲内の温度で行うことが望ましい。すなわち、層間絶縁膜５０に吸着した水分を蒸発させるため、１００℃以上の温度で行うことが望ましく、また、熱によって配線が破壊されるストレスマイグレーションを抑制するため、３５０℃以下の温度で行うことが望ましい。
ここで図１１に、温度とストレスマイグレーション信頼性試験（ストレスマイグレーションの耐性を評価する試験）における不良率との関係を示す。この図１１に示すように、温度が３５０℃の場合には、不良率が４５％程度になり、温度が３５０℃を超えると、不良率がさらに高くなって、歩留まりが低下するため、温度は３５０℃以下であることが望ましい。
また、化学反応による方法並びに疎水性材料の浸透及び充填による方法は、いずれも１気圧以上の圧力で行うことが望ましい。すなわち、層間絶縁膜５０と保護膜の界面に炭素（Ｃ）を供給する際には、圧力が高い方が炭素（Ｃ）を供給し易いため、圧力は少なくとも大気圧である１気圧以上であることが望ましい。
図９に示すように、ビアホール８０及び配線溝１００を埋め込むように、層間絶縁膜５０及び保護膜６０の全面に、バリアメタル膜（図示せず）と、めっき処理のシード層となるシード銅膜（図示せず）とを、スパッタリング法によって順次形成した後、銅（Ｃｕ）を主成分とした膜をめっき法によって全面に形成することにより、銅膜（図示せず）を形成する。
そして、所定の熱処理（アニール）を行った後、バリアメタル膜及び銅膜をＣＭＰ法によって研磨することにより、プラグ１１０及び配線１２０を形成する。
図１０に示すように、保護膜６０及び配線１２０の上面に、拡散防止膜１３０を形成する。この拡散防止膜１３０は、配線１２０から銅（Ｃｕ）が拡散することを防止すると共に、エッチングストッパとしての役割を果たし、例えばＳｉＣＮ膜、ＳｉＯＣ膜、炭化ケイ素（ＳｉＣ）膜からなり、比誘電率は例えば３.５〜５.５である。
ここで図１２に、炭素（Ｃ）を供給する方法として、化学反応による方法を使用した場合における、層間絶縁膜５０の炭素濃度分布の一例を示す。なお、図１２及び図１３中、横軸は、層間絶縁膜５０の界面からの距離（単位：Å）を示し、縦軸は、炭素濃度（単位：Ａ.Ｕ.（アービタリーユニット））を示す。
この図１２において、曲線Ｌ１０は、層間絶縁膜５０の界面に炭素（Ｃ）を供給する処理を行った後における、層間絶縁膜５０の炭素濃度分布を示し、曲線Ｌ２０は、層間絶縁膜５０の界面に炭素（Ｃ）を供給する処理を行う前における、層間絶縁膜５０の炭素濃度分布を示す。
すなわち、この図１２に示すように、層間絶縁膜５０の界面付近における炭素濃度は、炭素（Ｃ）を供給する処理を行った後には、炭素（Ｃ）を供給する前と比較して、上昇し回復している。
なお、図１２に示すように、炭素（Ｃ）を供給する方法として、化学反応による方法を使用した場合には、炭素濃度を低下させる処理（図２）を行う前における、本来の炭素濃度を超えることはない。
続いて図１３に、炭素（Ｃ）を供給する方法として、疎水性材料の浸透及び充填による方法を使用した場合における、層間絶縁膜５０の炭素濃度分布の一例を示す。
この図１３において、曲線Ｌ３０は、層間絶縁膜５０の界面に炭素（Ｃ）を供給する処理を行った後における、層間絶縁膜５０の炭素濃度分布を示し、曲線Ｌ４０は、層間絶縁膜５０の界面に炭素（Ｃ）を供給する処理を行う前における、層間絶縁膜５０の炭素濃度分布を示す。
すなわち、この図１３に示すように、層間絶縁膜５０の界面付近における炭素濃度は、化学反応による方法と同様に、炭素（Ｃ）を供給する処理を行った後には、炭素（Ｃ）を供給する前と比較して、上昇し回復している。
なお、図１３に示すように、疎水性材料の浸透及び充填による方法は、炭素濃度を低下させる処理（図２）を行う前における、本来の炭素濃度を超える場合があるが、界面の炭素濃度は、保護膜６０が形成されていることから、界面付近における最大の炭素濃度と比較して低くなる。
これら図１２及び図１３に示すように、化学反応による方法並びに疎水性材料の浸透及び充填による方法のいずれも、層間絶縁膜５０の界面から、当該層間絶縁膜５０の膜厚の１０％程度の距離の位置（例えば８０Å程度）における炭素濃度が、層間絶縁膜５０の界面付近を除く位置（例えば４００Å程度）における炭素濃度の７５％程度以上になるように形成されている。
（２）第２の実施の形態
図１４〜図１６に、本発明の第２の実施の形態による半導体装置の製造方法を示す。なお、ビアホール８０及び配線溝１００を形成した後、下層の配線３０の上面の一部を露出するまでの工程は、第１の実施の形態の図１〜図７における工程と同一であるため、説明を省略する。
図１４に示すように、ビアホール８０及び配線溝１００を埋め込むように、層間絶縁膜５０及び保護膜６０の全面に、バリアメタル膜（図示せず）と、めっき処理のシード層となるシード銅膜（図示せず）とを、スパッタリング法によって順次形成した後、銅（Ｃｕ）を主成分とした膜をめっき法によって全面に形成することにより、銅膜（図示せず）を形成する。
そして、所定の熱処理（アニール）を行った後、バリアメタル膜及び銅膜をＣＭＰ法によって研磨することにより、プラグ１１０及び配線１２０を形成する。
図１５に示すように、保護膜６０の上方から、当該保護膜６０を介して、層間絶縁膜５０と保護膜の界面に、炭素（Ｃ）を含むガス、液体などを供給する処理を行うことにより、層間絶縁膜５０のうち、保護膜６０との界面付近（炭素濃度低下領域５０Ａ）における炭素濃度を上昇させる。
これにより、層間絶縁膜５０の疎水的性質を維持して、層間絶縁膜５０がＯＨや水分（Ｈ２Ｏ）を吸着することを抑制することができる。その結果、実効比誘電率の上昇や、層間絶縁膜５０中に残留したプロセスガスが、プロセス中に脱離することによって引き起こされる膜のはがれや、金属の腐食などを抑制することができ、よって歩留まりを向上させることができる。
炭素（Ｃ）を供給する方法としては、第１の実施の形態と同様に、化学反応による方法と、疎水性材料の浸透及び充填による方法とがあり、これらの方法による温度や圧力などの条件についても、第１の実施の形態と同様である。
本実施の形態の場合、保護膜６０を介して、層間絶縁膜６０の界面に炭素（Ｃ）を含むガスや液体などを供給するため、ガスや液体が保護膜６０を通過することが必要である。従って、保護膜６０の比誘電率は、例えば２.６〜２.９の範囲内であることが望ましい。
また、本実施の形態の場合、プラグ１１０及び配線１２０を形成した後に、炭素（Ｃ）を含むガスや液体などを供給するため、ビアホール８０や配線溝１００にガスや液体などの残渣が蓄積されることを抑制することができる。
図１６に示すように、保護膜６０及び配線１２０の上面に、拡散防止膜１３０を形成することにより、多層配線を形成する。
（３）第３の実施の形態
図１７〜図１９に、本発明の第３の実施の形態による半導体装置の製造方法を示す。なお、ビアホール８０及び配線溝１００を形成した後、下層の配線３０の上面の一部を露出するまでの工程は、第１の実施の形態の図１〜図７における工程と同一であるため、説明を省略する。
図１７に示すように、ビアホール８０及び配線溝１００を埋め込むように、層間絶縁膜５０及び保護膜６０の全面に、バリアメタル膜（図示せず）と、めっき処理のシード層となるシード銅膜（図示せず）とを、スパッタリング法によって順次形成した後、銅（Ｃｕ）を主成分とした膜をめっき法によって全面に形成することにより、銅膜（図示せず）を形成する。
そして、所定の熱処理（アニール）を行った後、バリアメタル膜及び銅膜をＣＭＰ法によって研磨することにより、プラグ１１０及び配線１２０を形成する。本実施の形態の場合、バリアメタル膜及び銅膜をＣＭＰ法によって研磨して、不要なバリアメタル膜及び銅膜を除去する際、保護膜６０も同時に除去することにより、層間絶縁膜５０の上面を露出させる。保護膜６０は、銅膜を形成する前に除去してもよい。
図１８に示すように、層間絶縁膜５０の上方から、層間絶縁膜５０の表面に、炭素（Ｃ）を含むガス、液体などを供給する処理を行うことにより、層間絶縁膜５０の表面付近（炭素濃度低下領域５０Ａ）における炭素濃度を上昇させる。
これにより、層間絶縁膜５０の疎水的性質を維持して、層間絶縁膜５０がＯＨや水分（Ｈ２Ｏ）を吸着することを抑制することができる。その結果、実効比誘電率の上昇や、層間絶縁膜５０中に残留したプロセスガスが、プロセス中に脱離することによって引き起こされる膜のはがれや、金属の腐食などを抑制することができ、よって歩留まりを向上させることができる。
炭素（Ｃ）を供給する方法としては、第１の実施の形態と同様に、化学反応による方法と、疎水性材料の浸透及び充填による方法とがあり、これらの方法による温度や圧力などの条件についても、第１の実施の形態と同様である。
図１９に示すように、層間絶縁膜５０及び配線１２０の上面に、拡散防止膜１３０を形成することにより、多層配線を形成する。
ところで、第１及び第２の実施の形態のように、層間絶縁膜５０上に形成される保護膜６０は、図９及び図１４に示す工程において、ＣＭＰ法による研磨に耐えることが必要とされるため、層間絶縁膜５０と保護膜６０の間に高い密着性を確保しなければならない。従って、層間絶縁膜５０の表面付近における炭素濃度を低下させる処理を行った後に、保護膜６０を形成することにより、層間絶縁膜５０と保護膜６０の密着性を高くするようになされている。
これに対して、本実施の形態において、層間絶縁膜５０上に形成される拡散防止膜１３０は、第１及び第２の実施の形態の保護膜６０のように、製造プロセスの各工程で強い力が加えられることはない。このため、層間絶縁膜５０と拡散防止膜１３０の間には、層間絶縁膜５０と保護膜６０の間のように、高い密着性は要求されない。従って、層間絶縁膜５０の表面に、炭素（Ｃ）を供給する処理を行って、層間絶縁膜５０の表面付近における炭素濃度を上昇させた後、拡散防止膜１３０を形成することができる。
（４）第４の実施の形態
図２０〜図２２に、本発明の第４の実施の形態による半導体装置の製造方法を示す。なお、ビアホール８０及び配線溝１００を形成した後、下層の配線３０の上面の一部を露出するまでの工程は、第１の実施の形態の図１〜図７における工程と同一であるため、説明を省略する。
図２０に示すように、ビアホール８０及び配線溝１００を埋め込むように、層間絶縁膜５０及び保護膜６０の全面に、バリアメタル膜（図示せず）と、めっき処理のシード層となるシード銅膜（図示せず）とを、スパッタリング法によって順次形成した後、銅（Ｃｕ）を主成分とした膜をめっき法によって全面に形成することにより、銅膜（図示せず）を形成する。
そして、所定の熱処理（アニール）を行った後、バリアメタル膜及び銅膜をＣＭＰ法によって研磨することにより、プラグ１１０及び配線１２０を形成する。
図２１に示すように、保護膜６０及び配線１２０の上面に、拡散防止膜１３０を形成することにより、多層配線を形成する。
図２２に示すように、拡散防止膜１３０の上方から、当該拡散防止膜１３０及び保護膜６０を介して、層間絶縁膜５０と保護膜６０の界面に、炭素（Ｃ）を含むガス、液体などを供給する処理を行うことにより、層間絶縁膜５０の界面付近（炭素濃度低下領域５０Ａ）における炭素濃度を上昇させる。
これにより、層間絶縁膜５０の疎水的性質を維持して、層間絶縁膜５０がＯＨや水分（Ｈ２Ｏ）を吸着することを抑制することができる。その結果、実効比誘電率の上昇や、層間絶縁膜５０中に残留したプロセスガスが、プロセス中に脱離することによって引き起こされる膜のはがれや、金属の腐食などを抑制することができ、よって歩留まりを向上させることができる。
炭素（Ｃ）を供給する方法としては、第１の実施の形態と同様に、化学反応による方法と、疎水性材料の浸透及び充填による方法とがあり、これらの方法による温度や圧力などの条件についても、第１の実施の形態と同様である。
本実施の形態の場合、拡散防止膜１３０及び保護膜６０を介して、層間絶縁膜６０の界面に炭素（Ｃ）を含むガスや液体などを供給するため、ガスや液体が拡散防止膜１３０及び保護膜６０を通過することが必要である。従って、保護膜６０の比誘電率は、例えば２.６〜２.９の範囲内であることが望ましく、また拡散防止膜１３０の比誘電率は、例えば４.０以下であることが望ましい。
また、本実施の形態の場合、プラグ１１０及び配線１２０を形成した後に、炭素（Ｃ）を含むガスや液体などを供給するため、ビアホール８０や配線溝１００にガスや液体などの残渣が蓄積されることを抑制することができる。
（５）第５の実施の形態
図２３〜図３２に、本発明の第５の実施の形態による半導体装置の製造方法を示す。まず図２３に示すように、図示しない半導体基板の上方に層間絶縁膜２１０が形成され、当該層間絶縁膜２１０上に形成された保護膜２２０と、これら層間絶縁膜２１０及び保護膜２２０に形成された配線２３０との上面に、拡散防止膜２４０を形成する。この拡散防止膜２４０は、配線２３０から例えば銅（Ｃｕ）が拡散することを防止すると共に、エッチングストッパとしての役割を果たす。
図２４に示すように、拡散防止膜２４０上に、シリコン酸化（ＳｉＯ２）膜より比誘電率が低い低誘電率膜からなる層間絶縁膜２５０を形成する。
そして、後に層間絶縁膜２５０上に形成される保護膜との密着性を確保するため、層間絶縁膜２５０に対して、当該層間絶縁膜２５０の表面付近における炭素濃度を低下させる処理を行うことにより、層間絶縁膜２５０の表面付近に炭素濃度低下領域２５０Ａを形成する。
次に、プラズマＣＶＤ法を用いて、層間絶縁膜２５０上に、当該層間絶縁膜２５０を保護するための保護膜２６０を形成する。
そして、かかる工程を繰り返すことにより、保護膜２６０上に層間絶縁膜２７０を形成した後、当該層間絶縁膜２７０の表面付近に炭素濃度低下領域２７０Ａを形成し、層間絶縁膜２７０上にさらに保護膜２８０を形成する。
図２５に示すように、保護膜２８０上にフォトレジスト材を塗布した後、露光及び現像を行うことにより、下層の配線２３０に対応するパターンを有するマスク材２９０を形成する。
図２６に示すように、マスク材２９０をマスクとして用いる共に、拡散防止膜２４０をエッチングストッパとして、層間絶縁膜２５０及び２７０並びに保護膜２６０及び２８０にエッチングを行うことにより、ビアホール（接続孔）３００を形成する。その後、このマスク材２９０を酸化して除去するアッシングを行う。
図２７に示すように、さらに保護膜２８０上にフォトレジスト材を塗布した後、露光及び現像を行うことにより、ビアホール３００に対応するパターンを有するマスク材３１０を形成する。
図２８に示すように、マスク材３１０をマスクとして保護膜２８０にエッチングを行い、さらに保護膜２６０をエッチングストッパとして、層間絶縁膜２７０にエッチングを行った後、続いて保護膜２６０にエッチングを行うことにより、配線溝３２０を形成する。この場合、層間絶縁膜２５０上に、当該層間絶縁膜２５０より密度の高い保護膜２６０を形成すれば、エッチングを終了させる位置を正確に制御することができる。
図２９に示すように、マスク材３１０を酸化して除去するアッシングを行った後、拡散防止膜２４０を開口するためのエッチングを行うことにより、下層の配線２３０の上面の一部を露出する。
図３０に示すように、層間絶縁膜２７０及び保護膜２８０の界面と、層間絶縁膜２５０及び保護膜２６０の界面とに、配線溝３２０及びビアホール３００の内部表面から、炭素（Ｃ）を含むガス、液体などを供給する処理を行うことにより、層間絶縁膜２７０のうち、保護膜２８０との界面付近（炭素濃度低下領域２７０Ａ）における炭素濃度を上昇させると共に、層間絶縁膜２５０のうち、保護膜２６０との界面付近（炭素濃度低下領域２５０Ａ）における炭素濃度を上昇させる。
これにより、層間絶縁膜５０の疎水的性質を維持して、層間絶縁膜５０がＯＨや水分（Ｈ２Ｏ）を吸着することを抑制することができる。その結果、実効比誘電率の上昇や、層間絶縁膜２５０及び２７０中に残留したプロセスガスが、プロセス中に脱離することによって引き起こされる膜のはがれや、金属の腐食などを抑制することができ、よって歩留まりを向上させることができる。
炭素（Ｃ）を供給する方法としては、第１の実施の形態と同様に、化学反応による方法と、疎水性材料の浸透及び充填による方法とがあり、これらの方法による温度や圧力などの条件についても、第１の実施の形態と同様である。
図３１に示すように、ビアホール３００及び配線溝３２０を埋め込むように、層間絶縁膜２５０及び２７０並びに保護膜２６０及び２８０の全面に、バリアメタル膜（図示せず）と、めっき処理のシード層となるシード銅膜（図示せず）とを、スパッタリング法によって順次形成した後、銅（Ｃｕ）を主成分とした膜をめっき法によって全面に形成することにより、銅膜（図示せず）を形成する。
そして、所定の熱処理（アニール）を行った後、バリアメタル膜及び銅膜をＣＭＰ法によって研磨することにより、プラグ３３０及び配線３４０を形成する。
図３２に示すように、保護膜２８０及び配線３４０の上面に、拡散防止膜３５０を形成する。この拡散防止膜３５０は、配線３４０から銅（Ｃｕ）が拡散することを防止すると共に、エッチングストッパとしての役割を果たす。
なお、本実施の形態では、プラグ３３０及び配線３４０を形成する前に、ビアホール３００及び配線溝３２０の内部表面から、層間絶縁膜２７０及び保護膜２８０の界面と、層間絶縁膜２５０及び保護膜２６０の界面とに、炭素（Ｃ）を供給したが、第２の実施の形態のように、プラグ３００及び配線３４０を形成した後、保護膜２８０を介して、層間絶縁膜２７０及び保護膜２８０の界面に炭素（Ｃ）を供給すると共に、保護膜２８０、層間絶縁膜２７０及び保護膜２６０を順次介して、層間絶縁膜２５０及び保護膜２６０の界面に炭素（Ｃ）を供給しても良い。
また、第３の実施の形態のように、プラグ３００及び配線３４０を形成する際、保護膜２８０を除去し、層間絶縁膜２７０の上面を露出させた上で、層間絶縁膜２７０の表面に炭素（Ｃ）を供給すると共に、層間絶縁膜２７０及び保護膜２６０を順次介して、層間絶縁膜２５０及び保護膜２６０の界面に炭素（Ｃ）を供給した後、層間絶縁膜２７０及び配線３２０の上面に、拡散防止膜３５０を形成しても良い。
また、第４の実施の形態のように、プラグ３００及び配線３４０並びに拡散防止膜３５０を形成した後、拡散防止膜３５０及び保護膜２８０を介して、層間絶縁膜２７０及び保護膜２８０の界面に炭素（Ｃ）を供給すると共に、拡散防止膜３５０，保護膜２８０、層間絶縁膜２７０及び保護膜２６０を順次介して、層間絶縁膜２５０及び保護膜２６０の界面に炭素（Ｃ）を供給しても良い。
（６）第６の実施の形態
図３３〜図３９に、本発明の第６の実施の形態による半導体装置の製造方法を示す。まず図３３に示すように、図示しない半導体素子が形成された半導体基板上に、層間絶縁膜４００と、例えばタングステンプラグなどのプラグ４１０を形成する。
図３４に示すように、層間絶縁膜４００及びプラグ４１０上に、層間絶縁膜４２０を形成する。そして、後に層間絶縁膜４２０上に形成される保護膜との密着性を確保するため、層間絶縁膜４２０に対して、当該層間絶縁膜４２０の表面付近における炭素濃度を低下させる処理を行うことにより、層間絶縁膜４２０の表面付近に炭素濃度低下領域４２０Ａを形成する。
次に、プラズマＣＶＤ法を用いて、層間絶縁膜４２０上に、当該層間絶縁膜４２０を保護するための保護膜４３０を形成する。
図３５に示すように、保護膜４３０上にフォトレジスト材を塗布した後、露光及び現像を行うことにより、所定のパターンを有するマスク材４４０を形成する。
図３６に示すように、マスク材４４０をマスクとして、保護膜４３０及び層間絶縁膜４２０にエッチングを行うことにより、配線溝４５０Ａ及び４５０Ｂを形成する。
図３７に示すように、マスク材４４０を酸化して除去するアッシングを行った後、層間絶縁膜４２０と保護膜４３０の界面に、配線溝４５０Ａ及び４５０Ｂの内部表面から、炭素（Ｃ）を含むガス、液体などを供給する処理を行うことにより、層間絶縁膜４２０のうち、保護膜４３０との界面付近（炭素濃度低下領域４２０Ａ）における炭素濃度を上昇させる。
これにより、層間絶縁膜５０の疎水的性質を維持して、層間絶縁膜５０がＯＨや水分（Ｈ２Ｏ）を吸着することを抑制することができる。その結果、実効比誘電率の上昇や、層間絶縁膜４２０中に残留したプロセスガスが、プロセス中に脱離することによって引き起こされる膜のはがれや、金属の腐食などを抑制することができ、よって歩留まりを向上させることができる。
炭素（Ｃ）を供給する方法としては、第１の実施の形態と同様に、化学反応による方法と、疎水性材料の浸透及び充填による方法とがあり、これらの方法による温度や圧力などの条件についても、第１の実施の形態と同様である。
図３８に示すように、配線溝４５０Ａ及び４５０Ｂを埋め込むように、層間絶縁膜４００及び４２０並びに保護膜４３０の全面に、バリアメタル膜（図示せず）と、めっき処理のシード層となるシード銅膜（図示せず）とを、スパッタリング法によって順次形成した後、銅（Ｃｕ）を主成分とした膜をめっき法によって全面に形成することにより、銅膜（図示せず）を形成する。
そして、所定の熱処理（アニール）を行った後、バリアメタル膜及び銅膜をＣＭＰ法によって研磨することにより、配線４６０Ａ及び４６０Ｂを形成する。
図３９に示すように、保護膜４３０並びに配線４６０Ａおよび４６０Ｂの上面に、拡散防止膜４７０を形成する。この拡散防止膜４７０は、配線４６０Ａ及び４６０Ｂから銅（Ｃｕ）が拡散することを防止すると共に、エッチングストッパとしての役割を果たす。
なお、本実施の形態では、配線４６０Ａ及び４６０Ｂを形成する前に、配線溝４５０Ａ及び４５０Ｂの内部表面から、層間絶縁膜４２０と保護膜４３０の界面に、炭素（Ｃ）を供給したが、第２の実施の形態のように、配線４６０Ａ及び４６０Ｂを形成した後、保護膜４３０を介して、層間絶縁膜４２０と保護膜４３０の界面に炭素（Ｃ）を供給しても良い。
また、第３の実施の形態のように、配線４６０Ａ及び４６０Ｂを形成する際、保護膜４３０を除去し、層間絶縁膜４２０の上面を露出させた上で、層間絶縁膜４２０の表面に炭素（Ｃ）を供給しても良い。
また、第４の実施の形態のように、配線４６０Ａ及び４６０Ｂ並びに拡散防止膜４７０を形成した後、拡散防止膜４７０及び保護膜４３０を介して、層間絶縁膜４２０と保護膜４３０の界面に炭素（Ｃ）を供給しても良い。
（７）他の実施の形態
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば、プラグ１１０、３３０及び配線１２０、３４０、４６０の材料として、銅（Ｃｕ）を使用したが、例えばアルミニウム（Ａｌ）など、他の種々の導電性材料を、層間絶縁膜５０、２５０、２７０、４２０及び／又は保護膜６０、２６０、２８０、４３０に形成された、ビアホール８０、３００及び／又は配線溝１００、３２０、４５０からなる溝に埋め込むことにより、プラグ１１０、３３０及び／又は配線１２０、３４０、４６０からなる導電層を形成しても良い。
本発明の第１の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 温度とストレスマイグレーション信頼性試験における不良率との関係を示す説明図である。 化学反応による方法における、界面からの距離と炭素濃度との関係を示す説明図である。 疎水性材料の浸透及び充填による方法における、界面からの距離と炭素濃度との関係を示す説明図である。 本発明の第２の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第３の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第４の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第５の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 本発明の第６の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。 同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
符号の説明
１０、５０、２１０、２５０、２７０、４００、４２０ 層間絶縁膜
２０、６０、２２０、２６０、２８０、４３０ 保護膜
３０、１２０、２３０、３４０、４６０ 配線
４０、１３０、２４０、３５０、４７０ 拡散防止膜
５０Ａ、２５０Ａ、２７０Ａ、４２０Ａ 炭素濃度低下領域
７０、９０、２９０、３１０、４４０ レジスト材
８０、３００ ビアホール
１００、３２０、４５０ 配線溝
１１０、３３０ プラグ

Claims (4)

  1. 半導体基板の上方に、炭素を含む層間絶縁膜を形成する第１のステップと、
    前記層間絶縁膜の表面付近における炭素濃度を低下させる処理を行う第２のステップと、
    表面付近における炭素濃度が低下した前記層間絶縁膜上に保護膜を形成する第３のステップと、
    前記保護膜の表面から前記層間絶縁膜の底面まで貫通するように、前記層間絶縁膜及び前記保護膜のうち所望の領域を選択的に除去することにより、溝を形成する第４のステップと、
    前記溝内部の表面から前記層間絶縁膜と前記保護膜との界面に、炭素を供給する第５のステップと、
    前記溝に導電性材料を埋め込むことにより、導電層を形成する第６のステップと
    を備えることを特徴とする半導体装置の製造方法。
  2. 半導体基板の上方に、炭素を含む層間絶縁膜を形成する第１のステップと、
    前記層間絶縁膜の表面付近における炭素濃度を低下させる処理を行う第２のステップと、
    表面付近における炭素濃度が低下した前記層間絶縁膜上に保護膜を形成する第３のステップと、
    前記保護膜の表面から前記層間絶縁膜の底面まで貫通するように、前記層間絶縁膜及び前記保護膜のうち所望の領域を選択的に除去することにより、溝を形成する第４のステップと、
    前記溝に導電性材料を埋め込むことにより、導電層を形成する第５のステップと、
    前記保護膜を介して、前記層間絶縁膜と前記保護膜との界面に、炭素を供給する第６のステップと
    を備えることを特徴とする半導体装置の製造方法。
  3. 前記導電層を形成した後、前記保護膜及び前記導電層の上面に、前記導電層から導電性材料が拡散することを防止するための拡散防止膜を形成するステップを前記第５のステップと前記第６のステップとの間にさらに備え、
    前記炭素を供給する前記第６のステップでは、前記拡散防止膜及び前記保護膜を介して、前記層間絶縁膜と前記保護膜の界面に、炭素を供給することを特徴とする請求項２記載の半導体装置の製造方法。
  4. 半導体基板の上方に、炭素を含む層間絶縁膜を形成する第１のステップと、
    前記層間絶縁膜の表面付近における炭素濃度を低下させる処理を行う第２のステップと、
    表面付近における炭素濃度が低下した前記層間絶縁膜上に保護膜を形成する第３のステップと、
    前記保護膜の表面から前記層間絶縁膜の底面まで貫通するように、前記層間絶縁膜及び前記保護膜のうち所望の領域を選択的に除去することにより、溝を形成する第４のステップと、
    前記溝に導電性材料を埋め込むことにより、導電層を形成する際、露出する前記保護膜を除去する第５のステップと、
    前記層間絶縁膜の表面に、炭素を供給する第６のステップと
    を備えることを特徴とする半導体装置の製造方法。
JP2004318375A 2004-11-01 2004-11-01 半導体装置の製造方法 Expired - Fee Related JP4619747B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004318375A JP4619747B2 (ja) 2004-11-01 2004-11-01 半導体装置の製造方法
US11/208,000 US7459391B2 (en) 2004-11-01 2005-08-22 Semiconductor device and method of fabricating the same
US12/250,772 US7691740B2 (en) 2004-11-01 2008-10-14 Semiconductor device and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004318375A JP4619747B2 (ja) 2004-11-01 2004-11-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006128575A JP2006128575A (ja) 2006-05-18
JP4619747B2 true JP4619747B2 (ja) 2011-01-26

Family

ID=36260790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004318375A Expired - Fee Related JP4619747B2 (ja) 2004-11-01 2004-11-01 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7459391B2 (ja)
JP (1) JP4619747B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
US20090239363A1 (en) * 2008-03-24 2009-09-24 Honeywell International, Inc. Methods for forming doped regions in semiconductor substrates using non-contact printing processes and dopant-comprising inks for forming such doped regions using non-contact printing processes
US8053867B2 (en) * 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
US7951696B2 (en) 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
US8518170B2 (en) * 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
US8324089B2 (en) 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US9165822B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
US9460997B2 (en) * 2013-12-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
US9859154B2 (en) * 2016-03-11 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnect structure of semiconductor device
US11978668B2 (en) 2021-09-09 2024-05-07 Samsung Electronics Co., Ltd. Integrated circuit devices including a via and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203899A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 銅相互接続構造の形成方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003017561A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2004146682A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872422A (en) * 1995-12-20 1999-02-16 Advanced Technology Materials, Inc. Carbon fiber-based field emission devices
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
JP3781729B2 (ja) * 2003-02-26 2006-05-31 富士通株式会社 半導体装置の製造方法
JP2005197606A (ja) 2004-01-09 2005-07-21 Toshiba Corp 半導体装置およびその製造方法
US7598176B2 (en) * 2004-09-23 2009-10-06 Taiwan Semiconductor Manufacturing Co. Ltd. Method for photoresist stripping and treatment of low-k dielectric material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203899A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 銅相互接続構造の形成方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003017561A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2004146682A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060091401A1 (en) 2006-05-04
US7691740B2 (en) 2010-04-06
US7459391B2 (en) 2008-12-02
US20090042358A1 (en) 2009-02-12
JP2006128575A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
US7459391B2 (en) Semiconductor device and method of fabricating the same
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US9355955B2 (en) Semiconductor device
JP4819501B2 (ja) 配線構造およびその製造方法
JP5180426B2 (ja) 半導体装置の製造方法
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US6905958B2 (en) Protecting metal conductors with sacrificial organic monolayers
US7999391B2 (en) Multilayered wiring structure, and method for manufacturing multilayered wiring
JP2010171081A (ja) 半導体装置及びその製造方法
US20060261483A1 (en) Semiconductor device and method for manufacturing the same
US7795133B2 (en) Semiconductor device and method of manufacturing the same
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
JP2004335998A (ja) 半導体素子の金属配線形成方法
JP2007165428A (ja) 半導体装置の製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
JP2010225682A (ja) 半導体装置およびその製造方法
US8390135B2 (en) Semiconductor device
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP5200436B2 (ja) 半導体装置の製造方法
JP4525534B2 (ja) 半導体装置の製造方法
JP2006319116A (ja) 半導体装置およびその製造方法
JP2005136308A (ja) 半導体装置の製造方法
JP2008235811A (ja) 半導体装置の製造方法および半導体装置
JP2007317818A (ja) 半導体装置の製造方法
JP2009032807A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees