JP2006319116A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006319116A
JP2006319116A JP2005139958A JP2005139958A JP2006319116A JP 2006319116 A JP2006319116 A JP 2006319116A JP 2005139958 A JP2005139958 A JP 2005139958A JP 2005139958 A JP2005139958 A JP 2005139958A JP 2006319116 A JP2006319116 A JP 2006319116A
Authority
JP
Japan
Prior art keywords
insulating film
density
wiring
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005139958A
Other languages
English (en)
Inventor
Kazuyoshi Ueno
和良 上野
Toshiyuki Takewaki
利至 竹脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005139958A priority Critical patent/JP2006319116A/ja
Publication of JP2006319116A publication Critical patent/JP2006319116A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 製造工程における機械的強度を強くするとともに、配線間絶縁膜を低誘電率化する。
【解決手段】 本発明の半導体装置の製造方法は、以下の手順を含む。まず高密度絶縁膜を形成する(S102)。つづいて、高密度絶縁膜にビアホールおよび配線溝を形成する(S104)。次いで、ビアホールおよび配線溝を埋め込むように、配線およびビア金属膜を形成する(S106)。その後、CMPにより、配線溝外部に露出した金属膜を除去する(S108)。つづいて、Heプラズマ照射またはエネルギー線照射により、高密度絶縁膜表面を低密度化する(S110)。その後、低密度化された絶縁膜上にエッチングストッパ膜(またはキャップ膜)を形成する(S112)。
【選択図】 図1

Description

本発明は、半導体装置およびその製造方法に関する。
従来、半導体装置において、銅配線とその上に形成する絶縁膜との密着性を向上させるために、プラズマ雰囲気下で銅配線表面の酸化銅を還元する処理が行われている。特許文献1には、HやNHを導入し、プラズマ雰囲気下でCu配線の表面酸化層の還元を行う処理が開示されている。
また、近年、半導体装置の微細化および高速化に伴い、銅(Cu)配線とともにいわゆる低誘電率膜を用いることが要求されている。銅配線は、配線間絶縁膜に配線溝を形成した後、銅を埋め込み、その後配線溝外部の不要な部分の銅を化学機械研磨法(CMP:Chemical Mechanical Polishing)により除去するダマシン法により形成される。
特開2001−160558号公報
しかし、低誘電率膜は、一般的に、従来配線間絶縁膜として従来用いられてきたSiO膜に比べて薬液耐性および機械的強度が弱い。このため、配線間絶縁膜として低誘電率膜材料を用いた場合、CMP工程で配線間絶縁膜も削られてしまい、配線抵抗の増大およびばらつきが発生するという課題があった。CMP工程における配線間絶縁膜の損傷を防ぐためには、配線間絶縁膜の機械的強度を強くすることが好ましい。一方、配線間容量を低下させて、クロストークを防止するためには、配線間絶縁膜を低誘電率化することが好ましい。しかし、配線間絶縁膜を低誘電率化するとともに、機械的強度を強くするのは困難であった。
本発明によれば、
基板上に、絶縁膜を形成する工程と、
前記絶縁膜に配線形成用の凹部を形成する工程と、
前記絶縁膜上全面に、前記凹部内を埋め込むように金属膜を形成する工程と、
前記凹部外部の不要な金属膜を除去して配線を形成する工程と、
前記絶縁膜の表面に、プラズマ照射またはエネルギー線照射を施して、少なくとも前記絶縁膜の上部を低密度化する工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
ここで、絶縁膜を低密度化するためには、適切なプラズマ照射条件を選択する必要がある。たとえば、プラズマ照射条件が弱すぎると、絶縁膜にプラズマ照射の作用を及ぼすことができず、絶縁膜を低密度化することができない。また、プラズマ照射条件が強すぎると、絶縁膜表面に保護膜が形成されてしまい、絶縁膜の内部にプラズマ照射の作用を及ぼすことができず、この場合も絶縁膜を低密度化することができなくなってしまう。
また、絶縁膜を低密度化するためには、プラズマ照射に用いるガスも適切に選択する必要がある。たとえば、プラズマ照射は、He(ヘリウム)プラズマ照射とすることができる。Heは、原子半径が小さいため、絶縁膜の膜中にまで浸透して、絶縁膜を効果的に低密度化することができる。これにより、絶縁膜の誘電率を低減することができる。また、条件を適宜設定することにより、絶縁膜をポーラス化することもでき、絶縁膜をより効果的に低誘電率化することができる。ただし、本発明者等の検討により、Heを用いた場合でも、プラズマ照射条件を適切に選択しないと、絶縁膜を低密度化することはできないことが示された。
特許文献1に記載されたように、従来、銅配線の表面酸化層を還元する目的で、HやNHを用いたプラズマ処理が行われている。本発明者等の検討により、たとえばNHを用いたプラズマ照射では、絶縁膜の低密度化を行うことができないことが示された。また、NHのような窒素を含む化合物を用いた場合、絶縁膜の表面が窒化されてしまい、プラズマ照射によりかえって絶縁膜が高密度化されて配線間容量が上昇することも示された。このように、絶縁膜を低密度化するためのプラズマ照射は、銅配線の表面酸化層を還元するためのプラズマ照射とは条件や適切なガスが異なり、適切な条件およびガスを選択する必要がある。
また、ここで、エネルギー線照射は、UV照射または電子ビーム照射とすることができる。この場合も、絶縁膜を低密度化するためには、適切な照射条件を選択する必要がある。本発明者等の検討により、たとえばUV照射を行う場合、最初は照射時間が長くなるにつれ絶縁膜の膜密度が低下するが、照射時間が長くなり過ぎると、絶縁膜の収縮が生じてかえって絶縁膜の膜密度が高くなることが示された。以上のように、エネルギー線照射を行う場合も、照射条件を最適化する必要がある。
本発明によれば、CMPを行って配線を形成した後に、絶縁膜の表面から絶縁膜を低密度化する処理を行う。これにより、配線側方の絶縁膜を低誘電率化することができる。また、CMPを行うまでは、絶縁膜の密度を高くすることができるので、CMP時の絶縁膜の機械的強度を保つことができる。さらに、絶縁膜の表面から低密度化処理を行うので、配線側方の絶縁膜を低誘電率化することができるとともに、その下方の絶縁膜の密度を高く保つことができ、半導体装置の強度を高めることもできる。
上述したように、本発明の絶縁膜の上部を低密度化する工程におけるプラズマ照射またはエネルギー線照射は、絶縁膜を低密度化できるような条件で行われる。ただし、本発明の半導体装置の製造方法も、従来技術に示されたのと同様、配線表面を還元処理するためのプラズマ処理等を行う工程を含むこともでき、その後に、絶縁膜を低密度化できる条件で別途プラズマ照射またはエネルギー線照射を行うこともできる。配線表面を還元処理するためのプラズマ処理等は、絶縁膜表面に窒化膜等が形成される等、絶縁膜を低密度化する処理の妨げとならないような条件で行うことができる。
また、本発明の絶縁膜の上部を低密度化する工程におけるプラズマ照射またはエネルギー線照射は、絶縁膜を低密度化することを目的として行われる。そのため、絶縁膜の上部を低密度化する工程におけるプラズマ照射またはエネルギー線照射は、配線の表面に選択的に保護膜が形成されている構成の半導体装置に対しても適用することができる。ここで、保護膜は、たとえばキャップメタル膜とすることができる。
本発明によれば、
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜中に形成された配線と、
を含み、
前記絶縁膜は、前記配線の側方において上方に向かうにつれ密度が低くなる領域を有する低密度領域を含むことを特徴とする半導体装置が提供される。
このような構成とすることにより、配線間容量を効果的に低減することができるとともに、半導体装置の強度も高めることができる。ここで、低密度領域は、上方に向かうにつれ密度が漸次的に低くなる構成とすることができる。
本発明によれば、製造工程における機械的強度を強くするとともに、配線間絶縁膜を低誘電率化することができる。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第一の実施の形態)
図1は、本実施の形態における半導体装置の層間絶縁膜および配線を形成する手順を示すフローチャートである。
本実施の形態において、まず、基板(不図示)上に高密度絶縁膜(絶縁膜)を形成する(S102)。つづいて、高密度絶縁膜にビアホールおよび配線溝(配線形成用の凹部)を形成する(S104)。次いで、ビアホールおよび配線溝を埋め込むように、配線およびビア金属膜を形成する(S106)。その後、CMP(Chemical−Mechanical Polishing)により、配線溝外部に露出した金属膜を除去する(S108)。つづいて、プラズマ照射またはエネルギー線照射により、高密度絶縁膜表面を低密度化する(S110)。本実施の形態において、プラズマ照射は、Heプラズマ照射とすることができる。また、絶縁膜は、密度が低いほど、比誘電率が低くなる。その後、低密度化された絶縁膜上にエッチングストッパ膜(またはキャップ膜)を形成する(S112)。
このようにすれば、CMP時に高密度で強度を保ち、後に低密度化して比誘電率を低くすることができる。これにより、CMP工程において、絶縁膜が損傷されるのを防ぐとともに、配線間容量を低下させてクロストークを防止することができる。
図2は、本実施の形態における半導体装置の構成の一部を示す断面図である。
半導体装置100は、たとえばシリコン基板である半導体基板(不図示)と、下地絶縁膜101と、第1のエッチングストッパ膜104と、第1の層間絶縁膜106と、第2のエッチングストッパ膜112と、第2の層間絶縁膜116とがこの順で形成された構成を有する。半導体装置100は、さらに、第1の層間絶縁膜106中に形成され、配線金属膜108およびバリアメタル膜110により構成された下層配線111と、第2の層間絶縁膜116中に形成され、配線金属膜122とバリアメタル膜120により構成された第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cとを含む。
本実施の形態において、下地絶縁膜101は、下地高密度絶縁膜102と、下層配線111が形成された領域の下方以外の領域上部に形成され、下地高密度絶縁膜102よりも密度の低い下地低密度絶縁膜103とを含む。また、第1の層間絶縁膜106は、下地高密度絶縁膜102よりも密度の低い低密度絶縁膜により構成される。ここで、第1の層間絶縁膜106は、下地低密度絶縁膜103よりも密度が低くなるように形成することができる。このように、下層配線111が設けられている第1の層間絶縁膜106の密度を低くすることにより、下層配線111周囲の絶縁膜の誘電率を低くすることができ、配線間のクロストークを効果的に低減することができる。
さらに、第2の層間絶縁膜116は、高密度絶縁膜114と、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cの側方に形成され、高密度絶縁膜114よりも密度の低い低密度絶縁膜115とを含む。
本実施の形態において、下地絶縁膜101、第1の層間絶縁膜106、および第2の層間絶縁膜116は、密度が低いほど比誘電率が低くなる材料により構成することができる。下地絶縁膜101、第1の層間絶縁膜106、および第2の層間絶縁膜116は、たとえば、炭素を含む炭素含有膜とすることができる。また、これらは、たとえば、比誘電率が3.3以下、より好ましくは2.9以下の低誘電率膜とすることができる。これらは、たとえば、SiOC(SiOCH)、メチルシルセスキオキサン(MSQ)、水素化メチルシルセスキオキサン(MHSQ)、有機ポリシロキサンまたはこれらの膜をポーラス化したもの等の炭素含有材料により構成することができる。
本実施の形態において、配線の側方に形成された層間絶縁膜の密度を低くする、すなわち比誘電率を低くすることにより、配線間の容量を低下させて、クロストークを防止することができる。一方、層間絶縁膜の下部の密度を高くすることにより、層間絶縁膜の強度を保つことができ、半導体装置100の機械的強度を強くすることができる。
本実施の形態において、第1のエッチングストッパ膜104および第2のエッチングストッパ膜112は、たとえば、SiCN膜、またはSiC膜とすることができる。これらは、同じ材料により構成されてもよく、異なる材料により構成されてもよい。
なお、本実施の形態において、下地低密度絶縁膜103、第1の層間絶縁膜106、および低密度絶縁膜115は、上方に向かうにつれ、膜密度が低くなる領域を有するようにすることができる。
なお、図示していないが、半導体基板上にはトランジスタ等の素子およびそれを覆う絶縁膜が形成され、下地絶縁膜101は、その上に形成することができる。
図3および図4は、本実施の形態における半導体装置100の製造手順を示す工程断面図である。
以下、下地絶縁膜および層間絶縁膜がSiOC膜、エッチングストッパ膜がSiCN膜である場合を例として説明する。
まず、半導体基板(不図示)上に、下地絶縁膜101、第1のエッチングストッパ膜104、および第1の層間絶縁膜106をこの順で形成する。これらの膜は、プラズマCVD法により形成することができる。なお、この段階では、下地絶縁膜101および第1の層間絶縁膜106は、高密度絶縁膜により構成される。
つづいて、既知のリソグラフィ技術およびエッチング技術により、第1の層間絶縁膜106上に所定形状にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして、第1の層間絶縁膜106および第1のエッチングストッパ膜104に配線溝を形成する。
次いで、配線溝の形成に用いたレジスト膜を除去し、配線溝内にスパッタリング法によりバリアメタル膜110を形成する。バリアメタル膜110は、たとえば、Ta/TaN、Ti、TiN、TiSiN、Ta、TaN、またはTaSiN等とすることができる。その後、バリアメタル膜110膜上において、配線溝を埋め込むように、たとえば電解めっき法により配線金属膜108を形成する。配線金属膜108は、たとえばCu(銅)やAg(銀)、またはこれらの合金とすることができる。つづいて、配線溝外部に形成された不要な配線金属膜108およびバリアメタル膜110をCMPにより除去する。これにより、下層配線111が形成される。
次いで、第1の層間絶縁膜106上の全面から、プラズマ照射またはエネルギー線照射を施して、第1の層間絶縁膜106および下地絶縁膜101の上部を低密度化する。これにより、図3(a)に示した構造体が得られる。この処理は、後述する第2の層間絶縁膜116に低密度絶縁膜115を形成する処理と同様である。
その後、第1の層間絶縁膜106上に第2のエッチングストッパ膜112および第2の層間絶縁膜116を、それぞれプラズマCVD法により形成する(図3(b))。ここで、第2の層間絶縁膜116は、高密度絶縁膜114により構成される。
つづいて、既知のリソグラフィ技術およびエッチング技術により、第2の層間絶縁膜116にビアホールを形成する(図3(c))。次いで、既知のリソグラフィ技術およびエッチング技術により、第2の層間絶縁膜116に、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cを形成するための配線溝をそれぞれ形成する(図3(d))。これらの配線溝を形成する際に、第2のエッチングストッパ膜112も選択的に除去して下層配線111の上部を露出させる。なお、ビアホールおよび配線溝の形成手順は、ここで示したものに限られず、たとえばトレンチファースト、ビアファースト等種々の手順で形成することができる。
その後、配線溝およびビアホール内部をバリアメタル膜120および配線金属膜122で埋め込む(図4(e))。つづいて、配線溝外部の不要な配線金属膜122およびバリアメタル膜120をCMPにより除去する。これにより第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cが形成される(図4(f))。
つづいて、第2の層間絶縁膜116の表面からHeプラズマ照射、UV照射、または電子ビーム照射を行うことにより、第2の層間絶縁膜116の上部を低密度化する(図4(g))。これにより、図2に示した構成の半導体装置100が得られる。
ここで、低密度化は、以下の条件により行うことができる。また、低密度化の条件を制御することにより、第2の層間絶縁膜116において、低密度化される領域の深さを制御することができる。
(1)Heプラズマ照射
圧力:0.5mTorr〜10Torr、より好ましくは10〜100mTorr
高周波出力:0.01〜10W/cm、より好ましくは0.1〜1W/cm
温度:150〜450℃、より好ましくは300℃〜350℃
時間:15〜1800秒、より好ましくは45秒〜60秒
たとえば、圧力50mTorr、高周波出力1W/cm、温度350℃とし、Heプラズマを約45秒間照射することにより、SiOC膜により構成された第2の層間絶縁膜116の少なくとも上部を低密度化することができ、低密度絶縁膜115が形成される。この例において、高周波出力、温度、または時間を適宜制御することにより、第2の層間絶縁膜116において、低密度化される領域の深さを制御することができる。
また、Heプラズマとともに、Hプラズマも併用することができる。これにより、化学反応性の高い水素ラジカルや水素イオンの作用により、低誘電率膜(Low−k膜)等の層間絶縁膜材料が分解され、低密度化が促進される。
(2)UV照射
UVランプの波長:50〜600nm、より好ましくは100〜400nm
圧力:0.5Torr〜常圧(760Torr)、より好ましくは1Torr〜常圧(760Torr)
UV出力:10〜1000mW/cm、より好ましくは10〜100mW/cm
温度:150〜450℃、より好ましくは300〜350℃
時間:0〜600秒、より好ましくは0〜250秒以下
たとえば、UVランプの波長100〜400nm、圧力10Torr、UV出力50mW/cm、温度350℃とし、UV照射を約100秒間行うことにより、SiOC膜により構成された第2の層間絶縁膜116の少なくとも上部を低密度化することができ、低密度絶縁膜115が形成される。この例において、UV出力、温度、または時間を適宜制御することにより、第2の層間絶縁膜116において、低密度化される領域の深さを制御することができる。
(3)電子ビーム照射
圧力:0.1mTorr〜100Torr
電子線の加速電圧:0.1〜50keV
雰囲気:Heまたは真空
温度:150〜450℃、より好ましくは300〜350℃
時間:0〜600秒、より好ましくは0〜300秒
たとえば、圧力1Torr、電子線の加速電圧10keV、He雰囲気、温度350℃とし、電子ビーム照射を約600秒行うことにより、SiOC膜により構成された第2の層間絶縁膜116の少なくとも上部を低密度化することができ、低密度絶縁膜115が形成される。この例において、加速電圧を適宜制御することにより、第2の層間絶縁膜116において、低密度化される領域の深さを制御することができる。
Heプラズマ照射、UV照射、または電子ビーム照射により、第2の層間絶縁膜116を低密度化する場合、照射が行われた箇所が等方的に低密度化される。そのため、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124c等の配線の底面の深さよりも深い領域まで低密度化すると、これらの配線下方角部において、回り込みが生じ、配線下部の第2の層間絶縁膜116の一部に低密度領域が形成される。これにより、配線の下方角部の周囲が低密度領域により覆われる。配線下方角部では、電界集中が生じやすいが、このような構成とすることにより、配線下方角部に生じる電界集中を緩和することができる。これにより、半導体装置100の耐性を高めることができる。
また、本実施の形態において、第2の層間絶縁膜116の表面からHeプラズマ照射、UV照射、または電子ビーム照射を行うことにより、第2の層間絶縁膜116が低密度化され、低密度絶縁膜115が形成される。そのため、低密度絶縁膜115は、下方に向かうにつれ密度が高くなる領域を含む。このような構成とすることにより、低密度絶縁膜115を低誘電率化するとともに、低密度絶縁膜115の強度をある程度保つことができる。
図5および図6は、本実施の形態における半導体装置100の他の例を示す断面図である。本実施の形態において、上述したように、低密度化の条件を適宜制御することにより、低密度化の度合いを制御することができる。
図5は、低密度化条件を制御して、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cの底面の深さよりも浅い深さまで、低密度化を行った場合の構成を示す。このような構成としても、配線の側方に低密度絶縁膜115が形成されているため、配線間容量を低減することができる。また、配線の下方には、高密度絶縁膜114が形成されているので、半導体装置100の強度を保つこともできる。
図6は、低密度化条件を制御して、細幅配線である第2の上層配線124bの直下全体に低密度絶縁膜115が形成されるとともに、太幅配線である第3の上層配線124cの直下の一部には、高密度絶縁膜114が残された構成を示す。太幅配線においては、熱収縮が大きいため、配線直下の層間絶縁膜に大きなストレスがかかる。このような構成とすると、ストレスが大きい太幅配線直下には高密度絶縁膜114が形成されて機械的強度が保たれるとともに、細幅配線は低密度絶縁膜115により囲まれた構成とすることができ、配線間容量を低減することができる。また、本実施の形態において、ビアが設けられたビア層の上部には、高密度絶縁膜114と低密度絶縁膜115が交互に配置された構成となる。これにより、機械的強度を保ちつつ、より低誘電率化できる。ここで、ビア層とは、ビアと同水準に設けられた絶縁膜の層のことをいう。
以上のように、本実施の形態における半導体装置100の製造方法によれば、製造工程における機械的強度を強くするとともに、配線間絶縁膜を低誘電率化することができる。また、本実施の形態における半導体装置100によれば、半導体装置100の機械的強度を高めるとともに、配線間絶縁膜を低誘電率化することができる。
(第2の実施の形態)
第1の実施の形態において、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cをデュアルダマシン法で形成する例を示したが、本実施の形態では、上層配線をシングルダマシン法で形成する点で、第1の実施の形態と異なる。
図7および図8は、本実施の形態における、半導体装置100の製造手順を示す工程断面図である。
本実施の形態においても、第一の実施の形態において、図3(a)を参照して説明したのと同様の手順で、半導体基板(不図示)上に、下地絶縁膜101、第1のエッチングストッパ膜104、第1の層間絶縁膜106、および下層配線111が形成される(図7(a))。
その後、第1の層間絶縁膜106上に第2のエッチングストッパ膜112および第3の層間絶縁膜130を、それぞれプラズマCVD法により形成する(図7(b))。ここで、第3の層間絶縁膜130は、高密度絶縁膜により構成される。
つづいて、既知のリソグラフィ技術およびエッチング技術により、第3の層間絶縁膜130にビアホールを形成する(図7(c))。次いで、第2のエッチングストッパ膜112も選択的に除去して、下層配線111の上部を露出させる。その後、ビアホール内部をバリアメタル膜134およびビア金属膜132で埋め込み、ビアホール外部の不要なビア金属膜132およびバリアメタル膜134をCMPにより除去する。これにより、下層配線111に接続されたビア135が形成される(図7(d))。
つづいて、第3の層間絶縁膜130上に第3のエッチングストッパ膜136および第4の層間絶縁膜138を、それぞれプラズマCVD法により形成する(図8(e))。次いで、既知のリソグラフィ技術およびエッチング技術により、第4の層間絶縁膜138に、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cを形成するための配線溝をそれぞれ形成する(8(f))。これらの配線溝を形成する際に、第2のエッチングストッパ膜112も選択的に除去して下層配線111の上部を露出させる。
その後、配線溝内部をバリアメタル膜142および配線金属膜140で埋め込み、配線溝外部の不要な配線金属膜140およびバリアメタル膜142をCMPにより除去する。これにより第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cが形成される。つづいて、第4の層間絶縁膜138の表面からHeプラズマ照射、UV照射、または電子ビーム照射を行うことにより、第4の層間絶縁膜138の上部を低密度化する。低密度化の条件は、第1の実施の形態で説明したのと同様にすることができる。これにより、第4の層間絶縁膜138が低密度絶縁膜139に変換される(図8(g))。
なお、本実施の形態においても、低密度化の条件を制御することにより、第3の層間絶縁膜130の上部を低密度化することもできる。この場合も、第1の実施の形態で説明したのと同様、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124c等の配線の底面の深さよりも深い領域まで低密度化すると、これらの配線下方角部において、回り込みが生じ、配線下部の第3の層間絶縁膜130の一部に低密度領域が形成される。このような構成とすることにより、配線下方角部に生じる電界集中を緩和することができる。これにより、半導体装置100の耐性を高めることができる。このように、第1の上層配線124aとビア135との間に第3のエッチングストッパ膜136が形成された場合でも、低密度化の条件を制御することにより、低密度化される深さを適宜設定することができる。
また、第4の層間絶縁膜138の上部のみを低密度化することもできる。
本実施の形態においても、第1の実施の形態における半導体装置100と同様の効果が得られる。
(第3の実施の形態)
図9は、本実施の形態における半導体装置100の構成を示す断面図である。
図9(a)に示すように、本実施の形態における半導体装置100は、第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cの配線金属膜122表面に選択的に形成された保護膜123をさらに含む。本実施の形態における半導体装置100は、保護膜123を含む点で、第1の実施の形態における半導体装置100と異なる。
保護膜123は、たとえばコバルトタングステンリン(CoWP)等により構成されたキャップメタル膜とすることができる。保護膜123は、CMPにより第1の上層配線124a、第2の上層配線124b、および第3の上層配線124cを形成した後、選択性の無電解成膜プロセスにより形成することができる。
つづいて、第2の層間絶縁膜116の表面からHeプラズマ照射、UV照射、または電子ビーム照射を行うことにより、第2の層間絶縁膜116の上部を低密度化する(図9(b))。低密度化の条件は、第1の実施の形態で説明したのと同様にすることができる。これにより、第2の層間絶縁膜116が低密度絶縁膜115に変換される(図9(c))。
以上では、保護膜123として、CoWPを例示したが、保護膜123は、配線金属膜122のエレクトロマイグレーションやストレスマイグレーションを向上させるための保護膜、配線金属膜122の酸化を防ぐための保護膜、配線金属膜122が他層に拡散するのを防ぐ保護膜等として機能する種々の材料により構成することができる。保護膜123は、たとえばシリサイド膜等とすることもできる。
また、第2の実施の形態で説明したように、第1の上層配線124a等をシングルダマシン法により形成した構成において、保護膜123を含むようにすることもできる。また、下層配線111の表面にも選択的に保護膜を設けてもよい。
本実施の形態においても、第1の実施の形態における半導体装置100と同様の効果が得られる。
(プラズマ照射)
第1の実施の形態で説明したのと同様の手順で半導体装置を製造し、配線間容量を測定した。図10に、プラズマ照射の条件およびその結果を示す。ここで、例1〜例4のHeの流量は100sccm、例5のHeおよびHの流量はそれぞれ80sccmおよび20sccm、例6のNHの流量は200sccmとした。
例1〜例4に示したように、Heプラズマ照射を行った場合、配線間容量が低減することが示された。配線間容量が低減した例1〜例4の半導体装置の断面をTEM(透過型電子顕微鏡:Transmission Electron Microscope)で観察したところ、プラズマ照射後、密度が低下することが確認された。また、TEMの観察結果から、配線の側方において、上方に向かうにつれ密度が低くなる領域が認められた。配線間容量が低減した例1〜例4において、FT−IRにより測定したところ、Si−CHピーク強度に基づき、プラズマ照射後に炭素組成が減少していることが示された。これらの要因により、配線間容量の低減効果が得られたと考えられる。
また、Heプラズマ照射を行った場合でも、高周波出力および温度が低い例5では、配線間容量の低下が見られなかった。また、Heプラズマ照射を行った場合でも、条件を適切に制御しないと、絶縁膜表面に保護膜が形成されてしまい、絶縁膜が低誘電率化できないことも示された。以上から、Heプラズマ照射を行った場合でも、条件を最適化しなければ、絶縁膜を低密度化できないことが示された。なお、本発明の半導体装置において、各低密度絶縁膜は、配線側方において上部における膜密度が、下部における膜密度よりも低くなる領域を有していれば、たとえば最上面に膜密度が高い領域を有していてもよい。
一方、例6に示したように、NHプラズマ照射を行った場合、配線間容量が増加することが示された。これは、NHプラズマ照射により、絶縁膜の表面が窒化されたためと考えられる。NHプラズマ照射やNプラズマ照射を行った場合、圧力、高周波出力、および温度をHeプラズマ照射の例1〜例4と同様にしても、配線間容量が低減されなかった。NHプラズマ照射を行った半導体装置の断面をTEMで観察したところ、プラズマ照射後も密度が変化しなかった。
(例7:UV照射)
第1の実施の形態で説明したのと同様の手順で半導体装置を製造し、配線間容量を測定した。本実施例では、図4(g)を参照して説明した工程において、UV照射を行った。UV照射は以下の条件で行った。
UVランプの波長:100〜400nm
UV出力:50mW/cm
圧力:10Torr
温度:350℃
図11に、UV照射時間と、得られた半導体装置の配線間容量との関係を示す。図示したように、約100秒までは、照射時間が長くなるほど配線間容量が低下した。しかし、その後、照射時間が長くなるにつれて配線間容量が増加してきた。UV照射により、絶縁膜の膜密度を低減するためには、条件に応じて、適切な処理時間を選択する必要があることが示された。本実施例においては、照射時間が約50秒〜200秒くらいの間で、配線間容量が効果的に低減した。
UV照射時間を約100秒として製造した半導体装置の断面をTEMで観察したところ、UV照射後、密度が低下していることが示された。また、TEMの観察結果から、配線の側方において、上方に向かうにつれ密度が低くなる領域が認められた。同じ半導体装置について、FT−IRにより測定したところ、Si−CHピーク強度に基づき、プラズマ照射後に炭素組成が減少していることが示された。これらの要因により、配線間容量の低減効果が得られたと考えられる。
一方、UV照射時間を300秒以上として製造した半導体装置の断面をTEMで観察したところ、UV照射後も、密度が変化していなかった。これは、適切なUV照射時間を過ぎた後、UV照射時間が長くなるにつれ、絶縁膜が収縮して密度が上がったためと考えられる。
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
本発明の実施の形態における半導体装置の層間絶縁膜および配線を形成する手順を示すフローチャートである。 本発明の実施の形態における半導体装置の構成の一部を示す断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の他の例を示す断面図である。 本発明の実施の形態における半導体装置の他の例を示す断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 プラズマ照射の条件およびその結果を示す図である。 UV照射の結果を示す図である。
符号の説明
100 半導体装置
101 下地絶縁膜
102 下地高密度絶縁膜
103 下地低密度絶縁膜
104 第1のエッチングストッパ膜
106 第1の層間絶縁膜
108 配線金属膜
110 バリアメタル膜
111 下層配線
112 第2のエッチングストッパ膜
114 高密度絶縁膜
115 低密度絶縁膜
116 第2の層間絶縁膜
120 バリアメタル膜
122 配線金属膜
123 保護膜
124a 第1の上層配線
124b 第2の上層配線
124c 第3の上層配線
130 第3の層間絶縁膜
132 ビア金属膜
134 バリアメタル膜
135 ビア
136 第3のエッチングストッパ膜
138 第4の層間絶縁膜
139 第4の低密度絶縁膜
140 配線金属膜
142 バリアメタル膜

Claims (12)

  1. 基板上に、絶縁膜を形成する工程と、
    前記絶縁膜に配線形成用の凹部を形成する工程と、
    前記絶縁膜上全面に、前記凹部内を埋め込むように金属膜を形成する工程と、
    前記凹部外部の不要な金属膜を除去して配線を形成する工程と、
    前記絶縁膜の表面に、プラズマ照射またはエネルギー線照射を施して、少なくとも前記絶縁膜の上部を低密度化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記半導体装置は、前記配線の下部に、ビアが設けられたビア層を含み、
    前記絶縁膜の上部を低密度化する工程において、前記ビア層の少なくとも一部を残して、他の領域が低密度となるように、前記絶縁膜を低密度化することを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    前記絶縁膜の上部を低密度化する工程において、Heプラズマ照射により、前記絶縁膜を低密度化することを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
    前記絶縁膜は、炭素含有膜であることを特徴とする半導体装置の製造方法。
  5. 請求項1乃至4いずれかに記載の半導体装置の製造方法において、
    前記絶縁膜の上部を低密度化する工程において、前記配線の上部から底面の深さよりも深い領域まで前記絶縁膜を低密度化するとともに、前記配線の下方角部の周囲の前記絶縁膜が低密度化されるように、前記配線下部の少なくとも一部も低密度化することを特徴とする半導体装置の製造方法。
  6. 請求項5に記載の半導体装置の製造方法において、
    前記配線は、太幅配線と細幅配線とを含み、
    前記絶縁膜の上部を低密度化する工程において、前記細幅配線の直下全体を低密度化するとともに、前記太幅配線の直下の一部を残して、他の領域が低密度となるように、前記絶縁膜を低密度化することを特徴とする半導体装置の製造方法。
  7. 請求項1乃至6いずれかに記載の半導体装置の製造方法において、
    前記配線を形成する工程の後、前記絶縁膜の上部を低密度化する工程の前に、前記配線の表面に選択的に保護膜を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。
  8. 半導体基板と、
    前記半導体基板上に形成された絶縁膜と、
    前記絶縁膜中に形成された配線と、
    を含み、
    前記絶縁膜は、前記配線の側方において上方に向かうにつれ密度が低くなる領域を有する低密度領域を含むことを特徴とする半導体装置。
  9. 請求項8に記載の半導体装置において、
    前記配線の下部に、ビアが設けられたビア層をさらに含み、
    前記ビア層は、少なくとも下部に、前記低密度領域よりも密度の高い高密度領域を有することを特徴とする半導体装置。
  10. 請求項8または9に記載の半導体装置において、
    前記絶縁膜は、炭素含有膜であることを特徴とする半導体装置。
  11. 請求項8乃至10いずれかに記載の半導体装置において、
    前記低密度領域は、前記配線の上部から底面の深さよりも深い領域まで形成されるとともに、前記配線の下方角部の周囲が前記低密度領域により覆われるように、前記配線下部の前記絶縁膜の少なくとも一部にも前記低密度領域が形成されたことを特徴とする半導体装置。
  12. 請求項11に記載の半導体装置において、
    前記配線は、太幅配線と細幅配線とを含み、
    前記細幅配線の直下全体に前記低密度領域が形成されるとともに、前記太幅配線の直下の一部には、前記低密度領域よりも密度が高い高密度領域が形成されたことを特徴とする半導体装置。
JP2005139958A 2005-05-12 2005-05-12 半導体装置およびその製造方法 Pending JP2006319116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005139958A JP2006319116A (ja) 2005-05-12 2005-05-12 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005139958A JP2006319116A (ja) 2005-05-12 2005-05-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006319116A true JP2006319116A (ja) 2006-11-24

Family

ID=37539518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005139958A Pending JP2006319116A (ja) 2005-05-12 2005-05-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006319116A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049719A1 (en) * 2009-08-25 2011-03-03 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN110537251A (zh) * 2017-04-25 2019-12-03 三菱电机株式会社 半导体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049719A1 (en) * 2009-08-25 2011-03-03 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2011049217A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置及びその製造方法
US8330276B2 (en) 2009-08-25 2012-12-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8716148B2 (en) 2010-06-18 2014-05-06 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
CN110537251A (zh) * 2017-04-25 2019-12-03 三菱电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP5180426B2 (ja) 半導体装置の製造方法
US8822331B2 (en) Anchored damascene structures
US7834459B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2009519587A (ja) 細孔シーリングライナーのデュアルダマシン方法及びデバイスへの統合
JP5173863B2 (ja) 半導体装置およびその製造方法
JP2010171081A (ja) 半導体装置及びその製造方法
JP2003332418A (ja) 半導体装置及びその製造方法
US20060091401A1 (en) Semiconductor device and method of fabricating the same
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
KR20080021553A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2007165428A (ja) 半導体装置の製造方法
US20040152336A1 (en) Semiconductor device and its manufacturing method
JP2006319116A (ja) 半導体装置およびその製造方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2005038999A (ja) 半導体装置の製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP2001284355A (ja) 半導体装置およびその製造方法
JP2005223195A (ja) 層間絶縁膜の形成方法および半導体装置の製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
JP2009026866A (ja) 半導体装置及びその製造方法
JP2008010630A (ja) 半導体装置およびその製造方法
JP4695842B2 (ja) 半導体装置およびその製造方法
JP4797821B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080117

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20091029

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20091104

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20100309

Free format text: JAPANESE INTERMEDIATE CODE: A02