CN110537251A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110537251A
CN110537251A CN201780089819.1A CN201780089819A CN110537251A CN 110537251 A CN110537251 A CN 110537251A CN 201780089819 A CN201780089819 A CN 201780089819A CN 110537251 A CN110537251 A CN 110537251A
Authority
CN
China
Prior art keywords
insulating film
film
wiring
semiconductor device
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780089819.1A
Other languages
English (en)
Other versions
CN110537251B (zh
Inventor
三浦猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Corp
Original Assignee
Mitsubishi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Corp filed Critical Mitsubishi Corp
Publication of CN110537251A publication Critical patent/CN110537251A/zh
Application granted granted Critical
Publication of CN110537251B publication Critical patent/CN110537251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

在基底材料(1)之上形成有绝缘膜(2)。绝缘膜(2)是在中央部在从基底材料剥离的方向承受应力的压缩膜。在绝缘膜(2)的中央部形成有凹部(3)，厚度局部地变薄。

Description

半导体装置
技术领域
本发明涉及在配线间或者配线之上形成了绝缘膜的半导体装置。
背景技术
就半导体装置而言，为了将芯片尺寸限制在最小限度，将配线三维地重叠配置。而且，为了确保绝缘性，在配线间或者配线之上形成绝缘膜。就该配线和绝缘膜的层叠构造而言，由于各种参数的波动等，有时会产生如下的不良状况，即，绝缘膜剥离、或者浮起、或者由此在膜形成裂缝。虽然膜或者构造各自不同，但是作为绝缘膜的防剥离对策，研究了如下对策，即，密接性改善(例如，参照专利文献1)、成膜后处理(例如，参照专利文献2)、膜质控制(例如，参照专利文献3)、缓和膜的插入(例如，参照非专利文献1)等。
专利文献1：日本特开2009-231399号公报
专利文献2：日本特开2008-311543号公报
专利文献3：日本特开2010-171072号公报
非专利文献1：NHK技研R&D/No.153/2015P.29-34
发明内容
就以往的半导体装置而言，在配线间或者配线之上形成的绝缘膜存在来自绝缘膜或者金属配线的应力集中的部位。在该部位，虽然是偶然发生，但是会断续地发生膜剥离、膜浮起、膜的裂缝。因此，由于担心品质而判定为NG，大幅地影响了成品率。作为其原因，想到下述情况，即，例如有机残渣的影响等接触部的密接性的恶化、在绝缘膜之上形成配线时的前处理的不稳定性、绝缘膜的应力。其中，绝缘膜的应力被认为是根本原因，研究了绝缘膜的膜质控制或者应力缓和层的插入等各种对策。但是，没有用于确保特性的自由度，结果是不能稳定地确保成品率和品质。
本发明是为了解决上述的课题而提出的，其目的在于得到能够稳定地确保成品率和品质的半导体装置。
本发明涉及的半导体装置的特征在于，具备：基底材料；以及绝缘膜，其形成于所述基底材料之上，所述绝缘膜是在中央部在从所述基底材料剥离的方向承受应力的压缩膜，在所述绝缘膜的所述中央部形成有凹部，厚度局部地变薄。
发明的效果
在本发明中，在压缩膜即绝缘膜的中央部形成有凹部，厚度局部地变薄。由此，能够将在从基底材料剥离的方向承受的应力减小，因此，能够稳定地抑制绝缘膜的剥离、浮起、裂缝。其结果，能够稳定地确保成品率和品质。
附图说明
图1是表示压缩膜和拉伸膜的膜应力的剖面图。
图2是表示本发明的实施方式1涉及的半导体装置的剖面图。
图3是表示对比例1涉及的半导体装置的剖面图。
图4是表示对绝缘膜的膜厚和膜应力的关系进行实验而得到的结果的图形。
图5是表示本发明的实施方式2涉及的半导体装置的剖面图。
图6是表示对比例2涉及的半导体装置的剖面图。
图7是表示本发明的实施方式3涉及的半导体装置的剖面图。
图8是表示对比例3涉及的半导体装置的剖面图。
图9是表示本发明的实施方式4涉及的半导体装置的剖面图。
图10是表示本发明的实施方式5涉及的半导体装置的剖面图。
图11是表示本发明的实施方式6涉及的半导体装置的剖面图。
图12是表示本发明的实施方式7涉及的层间绝缘膜的剖面图。
图13是表示Si/N组分比和蚀刻速率的关系的图。
图14是表示本发明的实施方式8涉及的层间绝缘膜的剖面图。
具体实施方式
参照附图说明本发明的实施方式涉及的半导体装置。对相同或者对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1
通常，在半导体装置的所有部位，在基底材料之上形成绝缘膜。基底材料例如是半导体基板、外延生长的半导体层、其他绝缘膜、配线或者电极等金属膜。作为绝缘膜，大多使用SiN膜、SiON膜、SiO膜等氮化膜或者氧化膜。
图1是表示压缩膜和拉伸膜的膜应力的剖面图。绝缘膜根据成膜装置、成膜方法或者成膜条件等分类为膜自身所承受的应力方向不同的两种。就压缩(compressive)膜而言，在中央部在从基底材料剥离的方向承受应力。就拉伸(tensile)膜而言，在外周部在从基底材料剥离的方向承受应力。因此，在承受了超过基底材料和绝缘膜的密接力的应力的部分，膜剥离或者浮起、或者在膜形成裂缝。
图2是表示本发明的实施方式1涉及的半导体装置的剖面图。在基底材料1之上形成有压缩膜即绝缘膜2。在绝缘膜2的中央部形成有凹部3，厚度局部地变薄。
图3是表示对比例1涉及的半导体装置的剖面图。在对比例1中没有形成凹部3。压缩膜即绝缘膜2在外周部在基底材料1的方向承受应力S1，在中央部在从基底材料1剥离的方向承受应力S2。
图4是表示对绝缘膜的膜厚和膜应力的关系进行实验而得到的结果的图形。根据该图形，可知膜厚小时膜应力减轻。在本实施方式中，在压缩膜即绝缘膜2的中央部形成有凹部3，厚度局部地变薄。由此，能够将在从基底材料1剥离的方向承受的应力S2减小，因此，能够稳定地抑制绝缘膜2的剥离、浮起、裂缝。其结果，能够稳定地确保成品率和品质。
实施方式2
图5是表示本发明的实施方式2涉及的半导体装置的剖面图。在基底材料1之上形成有拉伸膜即绝缘膜4。在绝缘膜4的外周部形成有凹部5，厚度局部地变薄。
图6是表示对比例2涉及的半导体装置的剖面图。在对比例2中没有形成凹部5。拉伸膜即绝缘膜4在中央部在基底材料1的方向承受应力S1，在外周部在从基底材料1剥离的方向承受应力S2。
在本实施方式中，在拉伸膜即绝缘膜4的外周部形成有凹部5，厚度局部地变薄。由此，能够将在从基底材料1剥离的方向承受的应力S2减小，因此，能够稳定地抑制绝缘膜4的剥离、浮起、裂缝。其结果，能够稳定地确保成品率和品质。
实施方式3
图7是表示本发明的实施方式3涉及的半导体装置的剖面图。在半导体基板6形成有背面通路孔7。在半导体基板6之上形成有基底绝缘膜8，在其上形成有基底金属配线9。在基底金属配线9之上形成有层间绝缘膜10。在层间绝缘膜10形成有开口部11。在层间绝缘膜10之上形成有中间金属配线12。中间金属配线12经由开口部11与基底金属配线9连接。在中间金属配线12之上形成有上层金属配线13。
中间金属配线12具有开口部14。在整个面形成了上层绝缘膜15之后进行图案化，以使得上层绝缘膜15将中间金属配线12和开口部14覆盖。在开口部14的中央部，在层间绝缘膜10形成有凹部16，厚度局部地变薄。
接着，与对比例进行比较，对本实施方式的效果进行说明。图8是表示对比例3涉及的半导体装置的剖面图。在对比例3中没有形成凹部16。特别是在层间绝缘膜10是压缩膜的情况下，除了在端部承受应力之外，从中间金属配线12也附加垂直方向的压力P1。因此，在开口部14的中央部，层间绝缘膜10在从基底金属配线9剥离的方向承受应力。其结果，在对比例中，产生层间绝缘膜10的剥离、浮起、裂缝17。
与此相对，在本实施方式中，在开口部14的中央部，在层间绝缘膜10形成有凹部16，厚度局部地变薄。由此，能够将在从基底材料1剥离的方向承受的应力减小，因此，能够稳定地抑制层间绝缘膜10的剥离、浮起、裂缝。其结果，能够稳定地确保成品率和品质。此外，即使在层间绝缘膜10是拉伸膜的情况下，开口部14的中央部处的应力也得以缓和，因此，虽然不像压缩膜的程度那样但是也有效果。
实施方式4
图9是表示本发明的实施方式4涉及的半导体装置的剖面图。在层间绝缘膜10是压缩膜的情况下，除了在端部承受应力之外，从中间金属配线12也承受垂直方向的压力P1。另外，在层间绝缘膜10是拉伸膜的情况下，在中间金属配线12的端部的下部，也向翘曲方向即上方作用有力。
因此，在本实施方式中，在中间金属配线12的开口部14的开口缘部，在层间绝缘膜10形成有凹部16，厚度局部地变薄。这样，通过在承受压力P1的部位附近形成凹部16，由此，能够使应力缓和，因此，能够稳定地抑制层间绝缘膜10的剥离、浮起、裂缝。其结果，能够稳定地确保成品率和品质。
实施方式5
图10是表示本发明的实施方式5涉及的半导体装置的剖面图。在将中间金属配线12和基底金属配线9相连的开口部14附近，层间绝缘膜10从中间金属配线12的端部承受垂直方向的压力P1。另外，中间金属配线12从上层金属配线13承受垂直方向的压力P2。并且，这些垂直方向的压力进一步造成影响，层间绝缘膜10从中间金属配线12承受水平方向的压力P3。如果这些压力不得到缓和，则在中间金属配线12的端部的下部向层间绝缘膜10的应力最强，导致产生膜剥离、膜浮起、膜的裂缝。
在本实施方式中，在开口部14附近，在中间金属配线12的端部的下部，在层间绝缘膜10形成有锥形的凹部16，厚度局部地变薄。由此，能够将来自各配线的压力P1、P2、P3所引起的向层间绝缘膜10的应力在构造上切断，因此，能够稳定地抑制层间绝缘膜10的剥离、浮起、裂缝。其结果，能够稳定地确保成品率和品质。另外，优选在凹部16处层间绝缘膜10被切断。由此，能够将来自各配线的压力P1、P2、P3所导致的应力切断。
实施方式6
图11是表示本发明的实施方式6涉及的半导体装置的剖面图。在半导体基板6之上形成有基底金属配线9。在基底金属配线9之上形成有具有开口部11的层间绝缘膜10。中间金属配线12形成于层间绝缘膜10之上，经由开口部11与基底金属配线9连接。开口部11的端部不是垂直的，而是呈锥形。因此，开口部11的开口面积从上部向下部缓慢地变小。上部中间金属配线12的端部与锥形斜面之上或者其上部的角匹配。
在层间绝缘膜10是压缩膜的情况下，在开口部11的周缘，层间绝缘膜10承受向垂直下方的应力。另一方面，在是拉伸膜的情况下，承受向垂直上方的应力。如果在该部分形成中间金属配线12，则在开口部11从中间金属配线12承受向垂直下方的压力P4。这样，不管是压缩膜还是拉伸膜，层间绝缘膜10都从开口部11内的中间金属配线12大幅地承受水平方向的压力P5。与此相对，通过将开口部11的端部形成为锥形，从而能够将压力P5分散而减小，因此，能够稳定地抑制层间绝缘膜10的剥离、浮起、裂缝。其结果，能够稳定地确保成品率和品质。
实施方式7
图12是表示本发明的实施方式7涉及的层间绝缘膜的剖面图。绝缘膜17是Si/N组分比从下部向上部阶梯式地上升的SiN膜。图13是表示Si/N组分比和蚀刻速率的关系的图。这样，如果Si/N组分比高，则蚀刻速率变大。因此，在对绝缘膜17进行蚀刻的情况下，从蚀刻速率大的Si/N组分比的部分依次进行蚀刻。因此，能够形成绝缘膜17的厚度局部地变薄的锥形。另外，通过对Si/N组分比的阶梯式的变化的次数和各阶梯的膜厚进行调整，由此，能够对绝缘膜17的局部地减薄的部位的残留厚度进行调整。
通过将本实施方式涉及的绝缘膜17应用于实施方式1～5的半导体装置，从而能够容易地通过蚀刻对绝缘膜17的膜厚进行调整，与绝缘膜17的状态匹配地对膜剥离、膜浮起、膜的裂缝进行减轻、抑制。
实施方式8
图14是表示本发明的实施方式8涉及的层间绝缘膜的剖面图。绝缘膜18具有SiO膜19和在SiO膜19之上形成的SiN膜20。上层的SiN膜20与下层的SiO膜19相比蚀刻速率大。由此，如果以相对于SiO选择性地对SiN进行蚀刻的条件而实施图案化，则能够对上层的SiN膜20进行蚀刻而仅残留下层的SiO膜19。而且，通过对下层的SiO膜19的膜厚进行调整，从而能够对层间绝缘膜10的局部地减薄的部位的残留厚度21进行调整。
通过将本实施方式涉及的绝缘膜18应用于实施方式1～5的半导体装置，从而能够容易地通过蚀刻对绝缘膜18的膜厚进行调整，与绝缘膜18的状态匹配地对膜剥离、膜浮起、膜的裂缝的产生进行减轻、抑制。
标号的说明
1基底材料，2、4、17、18绝缘膜，3凹部，10层间绝缘膜，11、14开口部，19SiO膜，20SiN膜。

Claims (9)

1.一种半导体装置，其特征在于，具备：
基底材料；以及
绝缘膜，其形成于所述基底材料之上，
所述绝缘膜是在中央部在从所述基底材料剥离的方向承受应力的压缩膜，
在所述绝缘膜的所述中央部形成有凹部，厚度局部地变薄。
2.一种半导体装置，其特征在于，具备：
基底材料；以及
绝缘膜，其形成于所述基底材料之上，
所述绝缘膜是在外周部在从所述基底材料剥离的方向承受应力的拉伸膜，
在所述绝缘膜的所述外周部形成有凹部，厚度局部地变薄。
3.一种半导体装置，其特征在于，具备：
第1配线；
绝缘膜，其形成于所述第1配线之上；以及
第2配线，其形成于所述绝缘膜之上，具有开口部，
在所述开口部的中央部，在所述绝缘膜形成有凹部，厚度局部地变薄。
4.一种半导体装置，其特征在于，具备：
第1配线；
绝缘膜，其形成于所述第1配线之上；以及
第2配线，其形成于所述绝缘膜之上，具有开口部，
在所述开口部的开口缘部，在所述绝缘膜形成有凹部，厚度局部地变薄。
5.一种半导体装置，其特征在于，具备：
第1配线；
绝缘膜，其形成于所述第1配线之上，具有开口部；以及
第2配线，其形成于所述绝缘膜之上，经由所述开口部与所述第1配线连接，
在所述第2配线的端部的下部，在所述绝缘膜形成有凹部，厚度局部地变薄。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述凹部，所述绝缘膜被切断。
7.一种半导体装置，其特征在于，具备：
第1配线；
绝缘膜，其形成于所述第1配线之上，具有开口部；以及
第2配线，其形成于所述绝缘膜之上，经由所述开口部与所述第1配线连接，
所述开口部的端部是锥形。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述绝缘膜是Si/N组分比从下部向上部阶梯式地上升的SiN膜。
9.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述绝缘膜具有SiO膜和在所述SiO膜之上形成的SiN膜。
CN201780089819.1A 2017-04-25 2017-04-25 半导体装置 Active CN110537251B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/016385 WO2018198199A1 (ja) 2017-04-25 2017-04-25 半導体装置

Publications (2)

Publication Number Publication Date
CN110537251A true CN110537251A (zh) 2019-12-03
CN110537251B CN110537251B (zh) 2023-07-04

Family

ID=60265818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780089819.1A Active CN110537251B (zh) 2017-04-25 2017-04-25 半导体装置

Country Status (5)

Country Link
US (1) US10937733B2 (zh)
JP (1) JP6226113B1 (zh)
CN (1) CN110537251B (zh)
TW (1) TWI633647B (zh)
WO (1) WO2018198199A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501487A (zh) * 2002-11-15 2004-06-02 夏普株式会社 半导体装置及其制造方法
JP2006319116A (ja) * 2005-05-12 2006-11-24 Nec Electronics Corp 半導体装置およびその製造方法
CN102939560A (zh) * 2010-06-10 2013-02-20 夏普株式会社 液晶显示装置及其制造方法
JP2015032661A (ja) * 2013-08-01 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法および半導体装置の実装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US510562A (en) * 1893-12-12 Metallic shelving
US163661A (en) * 1875-05-25 Improvement in table-hinges for sewing-machines
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
JP2000332237A (ja) * 1999-05-17 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006012286A (ja) * 2004-06-25 2006-01-12 Matsushita Electric Ind Co Ltd 収差補正素子、電子機器、および光学装置
JP4503586B2 (ja) * 2006-12-21 2010-07-14 株式会社 日立ディスプレイズ 有機ｅｌ表示装置
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
US7855452B2 (en) 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP2008311543A (ja) 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP5262212B2 (ja) 2008-03-20 2013-08-14 三菱電機株式会社 フォトセンサーアレイ基板
US9735110B2 (en) 2008-09-26 2017-08-15 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
JP5173863B2 (ja) 2009-01-20 2013-04-03 パナソニック株式会社 半導体装置およびその製造方法
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
US10163661B2 (en) * 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501487A (zh) * 2002-11-15 2004-06-02 夏普株式会社 半导体装置及其制造方法
JP2006319116A (ja) * 2005-05-12 2006-11-24 Nec Electronics Corp 半導体装置およびその製造方法
CN102939560A (zh) * 2010-06-10 2013-02-20 夏普株式会社 液晶显示装置及其制造方法
JP2015032661A (ja) * 2013-08-01 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法および半導体装置の実装方法

Also Published As

Publication number Publication date
US20200051910A1 (en) 2020-02-13
TWI633647B (zh) 2018-08-21
TW201839953A (zh) 2018-11-01
WO2018198199A1 (ja) 2018-11-01
JP6226113B1 (ja) 2017-11-08
US10937733B2 (en) 2021-03-02
CN110537251B (zh) 2023-07-04
JPWO2018198199A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
KR970013084A (ko) 자동 정렬 야금술
KR20100126853A (ko) 관통전극의 형성방법 및 반도체 장치
CN110416076B (zh) 一种改善金属线路断裂的方法及器件
US9950920B2 (en) Micro-electro-mechanical system structure and method for forming the same
CN110537251A (zh) 半导体装置
WO2009090851A1 (ja) 圧力センサ及びその製造方法
US20100224952A1 (en) Schottky barrier diode and method of producing the same
CN107799388B (zh) 半导体装置及其制造方法
KR100529676B1 (ko) 듀얼 다마신 패턴을 형성하는 방법
CN107799386B (zh) 半导体装置及其制造方法
CN109994421B (zh) 形成接触洞的方法
EP3312874A1 (en) Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via
US20120119371A1 (en) Method of fabricating semiconductor device and semiconductor device
US20080157277A1 (en) Mim capacitor
US11764109B2 (en) Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via
CN112928030A (zh) 电容结构的处理方法及半导体结构
US8212333B2 (en) MIM capacitor of semiconductor device and manufacturing method thereof
US9576920B2 (en) Moisture barrier for semiconductor structures with stress relief
US11271074B2 (en) Capacitor and method for manufacturing the same
CN216957763U (zh) 电子设备
CN110050316B (zh) 具有延伸电介质层的电容器结构和形成电容器结构的方法
US20210183769A1 (en) Semiconductor device having symmetric conductive interconnection patterns
US11244863B2 (en) Method for manufacturing semiconductor apparatus
CN112119512A (zh) 多孔区域结构及其制造方法
JP5130189B2 (ja) 配線構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant