TW201839953A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201839953A
TW201839953A TW106118493A TW106118493A TW201839953A TW 201839953 A TW201839953 A TW 201839953A TW 106118493 A TW106118493 A TW 106118493A TW 106118493 A TW106118493 A TW 106118493A TW 201839953 A TW201839953 A TW 201839953A
Authority
TW
Taiwan
Prior art keywords
insulating film
film
wiring
semiconductor device
opening
Prior art date
Application number
TW106118493A
Other languages
English (en)
Other versions
TWI633647B (zh
Inventor
三浦猛
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Application granted granted Critical
Publication of TWI633647B publication Critical patent/TWI633647B/zh
Publication of TW201839953A publication Critical patent/TW201839953A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

基底材料(1)的上面形成絕緣膜(2)。絕緣膜(2)係在中央部從基底材料往剝離方向施加應力的壓縮膜。絕緣膜(2)在中央部形成凹部(3)，厚度部分地變薄。

Description

半導體裝置
本發明係關於配線間或配線上形成絕緣膜的半導體裝置。
半導體裝置中，三次元重疊配置晶片尺寸應限於最小限度的配線。於是，為了確保絕緣性形成配線間或配線上絕緣膜。此配線與絕緣膜的積層構造中，由於各種參數的偏離等，可能發生絕緣膜剝離、浮起，因而裂縫進入膜內的不良。作為絕緣膜剝離的防止對策，分別膜或構造不同，研討密合性改善(例如，參照專利文件1)、成膜後處理(例如，參照專利文件2)、膜質控制(例如，參照專利文件3)，緩和膜插入(例如，參照非專利文件1)等。
[先行技術文件] [專利文件]
[專利文件1]日本專利第2009-231399號公開公報
[專利文件2]日本專利第2008-311543號公開公報
[專利文件3]日本專利第2010-171072號公開公報
[非專利文件]
[非專利文件1]NHK技研R&D/第153號/2015第29-34頁
習知的半導體裝置中，配線間或配線上形成的絕緣膜中，存在來自絕緣膜或金屬配線的應力集中之處。那樣的處所中，偶發但斷續產生膜剝離、膜浮起、膜裂開。因此，因擔憂品質判定為NG，大為影響良率。此原因，係考慮例如有機殘渣的影響等的接觸部的密合性惡化、絕緣膜上配線形成之際的前處理的不穩定性、絕緣膜的應力。其中，認為絕緣膜的應力是根本原因，研討絕緣膜的膜質控制或應力緩和層插入等各種對策。但是，沒有用以確保特性的自由度，結果不能穩定確保良率與品質。
本發明，因為係用以解決如上述的題課而形成，其目的係得到可以穩定確保良率與品質的半導體裝置。
根據本發明的半導體裝置，包括基底材料、以及在上述基底材料的上面形成的絕緣膜，上述絕緣膜係在中央部從上述基底材料往剝離方向施加應力的壓縮膜，上述絕緣膜在上述中央部形成凹部，厚度部分地變薄。
本發明中，壓縮膜的絕緣膜在中央部形成凹部，厚度部分地變薄。於是，因為可以減少從基底材料往剝離方向施加的應力，可以穩定抑制絕緣膜的剝離、浮起、裂開。結果，可以穩定確保良率與品質。
1‧‧‧基底材料
2‧‧‧絕緣膜
3‧‧‧凹部
4‧‧‧絕緣膜
5‧‧‧凹部
6‧‧‧半導體基板
7‧‧‧背面介層洞
8‧‧‧基底絕緣膜
9‧‧‧基底金屬配線
10‧‧‧層間絕緣膜
11‧‧‧開口部
12‧‧‧中間金屬配線
13‧‧‧覆蓋金屬配線
14‧‧‧開口部
15‧‧‧覆蓋絕緣膜
16‧‧‧凹部
17‧‧‧絕緣膜
18‧‧‧絕緣膜
19‧‧‧SiO膜
20‧‧‧SiN膜
21‧‧‧殘留厚度
[第1圖]係顯示壓縮膜與張力膜的膜應力的剖面圖；[第2圖]係顯示本發明的第一實施例的半導體裝置的剖面圖；[第3圖]係顯示比較例1的半導體裝置的剖面圖；[第4圖]係顯示絕緣膜的膜厚與膜應力的關係實驗結果圖；[第5圖]係顯示本發明的第二實施例的半導體裝置的剖面圖；[第6圖]係顯示比較例2的半導體裝置的剖面圖；[第7圖]係顯示本發明的第三實施例的半導體裝置的剖面圖；[第8圖]係顯示比較例3的半導體裝置的剖面圖；[第9圖]係顯示本發明的第四實施例的半導體裝置的剖面圖；[第10圖]係顯示本發明的第五實施例的半導體裝置的剖面圖；[第11圖]係顯示本發明的第六實施例的半導體裝置的剖面圖；[第12圖]係顯示本發明的第七實施例的層間絕緣膜的剖面圖；[第13圖]係顯示Si/N(矽/氮)組成比與蝕刻比的關係圖；以及[第14圖]係顯示本發明的第八實施例的層間絕緣膜的剖面圖。
關於本發明實施例的半導體裝置，參照圖面說明。相同或對應的構成要素附上相同的符號，有時省略說明的 重複。
[第一實施例]
一般半導體裝置的全處，在基底材料的上面形成絕緣膜。基底材料，例如，半導體基板、磊晶成長的半導體層、另外的絕緣膜、配線或電線等的金屬膜。作為絕緣膜，大多使用SiN膜、SiON膜、SiO膜等的氮化膜或氧化膜。
第1圖係顯示壓縮膜與張力膜的膜應力的剖面圖。絕緣膜，根據成膜裝置、成膜方法或成膜條件等施加於膜本體的應力方向分類為不同的2種類。壓縮(compressive)膜中，在中央部從基底材料往剝離方向施加應力。張力(tensile)膜中，在外周部從基底材料往剝離方向施加應力。因此，超過基底材料與絕緣膜的密合力的應力施加的部分，膜剝離、浮起、裂縫進入膜內。
第2圖係顯示本發明的第一實施例的半導體裝置的剖面圖。基底材料1的上面形成壓縮膜的絕緣膜2。絕緣膜2在中央部形成凹部3，厚度部分地變薄。
第3圖係顯示比較例1的半導體裝置的剖面圖。比較例1中不形成凹部3。壓縮膜的絕緣膜2，在外周部往基底材料1的方向施加應力S1，在中央部從基底材料1往剝離方向施加應力S2。
第4圖係顯示絕緣膜的膜厚與膜應力的關係實驗結果圖。根據此圖，看出膜厚薄的一方的膜應力減輕。本實施例中，壓縮膜的絕緣膜2在中央部形成凹部3，厚度部分地變薄。於是，因為可以減少從基底材料1往剝離方向施加的應力 S2，可以穩定抑制絕緣膜2的剝離、浮起、裂開。結果，可以穩定確保良率與品質。
[第二實施例]
第5圖係顯示本發明的第二實施例的半導體裝置的剖面圖。基底材料1的上面形成張力膜的絕緣膜4。絕緣膜4的外周部形成凹部5，厚度部分地變薄。
第6圖係顯示比較例2的半導體裝置的剖面圖。比較例2中未形成凹部5。張力膜的絕緣膜4，在中央部往基底材料1的方向施加應力S1，在外周部從基底材料1往剝離方向施加應力S2。
本實施例中，張力膜的絕緣膜4在外周部形成凹部5，厚度部分地變薄。於是，因為可以減少從基底材料1往剝離方向施加的應力S2，可以穩定抑制絕緣膜4的剝離、浮起、裂開。結果，可以穩定確保良率與品質。
[第二實施例]
第7圖係顯示本發明的第三實施例的半導體裝置的剖面圖。半導體基板6中形成背面介層洞7。半導體基板6的上面形成基底絕緣膜8，其上形成基底金屬配線9。基底金屬配線9的上面形成層間絕緣膜10。層間絕緣膜10中形成開口部11。層間絕緣膜10的上面形成中間金屬配線12。中間金屬配線12經由開口部11連接至基底金屬配線9。中間金屬配線12的上面形成覆蓋金屬配線13。
中間金屬配線12具有開口部14。全面形成覆蓋絕緣膜15後圖案化，使疊層絕緣膜15覆蓋中間金屬配線12 與開口部14。開口部14的中央部在層間絕緣膜10中形成凹部16，厚度部分地變薄。
接著，將本實施例的效果與比較例比較說明。第8圖係顯示比較例3的半導體裝置的剖面圖。比較例3中不形成凹部16。尤其層間絕緣膜10是壓縮膜時，端部施加應力之外，還從中間金屬配線12附加垂直方向的壓力P1。因此，在開口部14的中央部對層間絕緣膜10從基底金屬配線9往剝離方向施加應力。結果，比較例中，產生層間絕緣膜10的剝離、浮起、裂開17。
相對於此，本實施例中，開口部14的中央部在層間絕緣膜10中形成凹部16，厚度部分地變薄。因此，由於從基底材料1往剝離方向施加的應力可以減少，可以穩定抑制層間絕緣膜10的剝離、浮起、裂開。結果，可以穩定確保良率與品質。又，即使層間絕緣膜10是張力膜時，因為開口部14在中央部的應力被緩和，也不具有壓縮膜的效果。
[第四實施例]
第9圖係顯示本發明的第四實施例的半導體裝置的剖面圖。層間絕緣膜10是壓縮膜時，除了對端部施加應力之外，還從中間金屬配線12施加垂直方向的壓力P1。又，即使層間絕緣膜10是張力膜時，在中間金屬配線12的端部下部對反方向，即上方向力也在作用。
在此，本實施例中，中間金屬配線12的開口部14在開口緣部層間絕緣膜10中形成凹部16，厚度部分地變薄。以此方式，壓力P1施加之處近旁形成凹部16，因為可以 緩和應力，可以穩定抑制層間絕緣膜10的剝離、浮起、裂開。結果，可以穩定確保良率與品質。
[第五實施例]
第10圖係顯示本發明的第五實施例的半導體裝置的剖面圖。連繫中間金屬配線12與基底金屬配線9的開口部14附近，從中間金屬配線12的端部往層間絕緣膜10施加垂直方向的壓力P1。又，從覆蓋金屬配線13往中間金屬配線12施加垂直方向的壓力P2。又，這些垂直方向的壓力也影響，從中間金屬配線12往層間絕緣膜10施加水平方向的壓力P3。不緩和這些壓力的話，在中間金屬配線12的端部下部對層間絕緣膜10的應力變最強，以致發生膜剝離、膜浮起、膜裂開。
本實施例中，開口部14近旁在中間金屬配線12的端部下部，層間絕緣膜10中形成錐狀的凹部16，厚度部分地變薄。於是，因為可以構造上切斷來自各配線的壓力P1、P2、P3引起對層間絕緣膜10的應力，可以穩定抑制層間絕緣膜10的剝離、浮起、裂開。結果，可以穩定確保良率與品質。又，凹部16中最好切開層間絕緣膜10。因此，可以切斷來自各配線的壓力P1、P2、P3之應力。
[第六實施例]
第11圖係顯示本發明的第六實施例的半導體裝置的剖面圖。半導體基板6的上面形成基底金屬配線9。基底金屬配線9的上面，形成具有開口部11的層間絕緣膜10。中間金屬配線12在層間絕緣膜10的上面形成，經由開口部11連接至基底金屬配線9。開口部11的端部並非垂直，成為錐 狀。因此，開口部11的開口面積從上部往下部緩慢變窄。中間金屬配線12的端部，配合漸細斜面上或其上部的角。
層間絕緣膜10是壓縮膜時，開口部11的周緣對層間絕緣膜10往垂直下方向施加應力。另一方面，張力膜的話往垂直上方向施加應力。其部分中形成中間金屬配線12時，對開口部11施加從中間金屬配線12往垂直下方向的壓力P4。於是，壓縮膜也好張力膜也好，從開口部11內的中間金屬配線12往層間絕緣膜10施加大的水平方向的壓力P5。相對於此，藉由使開口部11的端部成為錐狀，因為可以分散減少壓力P5，可以穩定抑制層間絕緣膜10的剝離、浮起、裂開。結果，可以穩定確保良率與品質。
[第七實施例]
第12圖係顯示本發明的第七實施例的層間絕緣膜的剖面圖。絕緣膜17，係從下部往上部Si/N組成比段階式上升的SiN膜。第13圖係顯示Si/N組成比與蝕刻比的關係圖。以此方式，Si/N組成比高時蝕刻比變大。因此，蝕刻絕緣膜17時，從蝕刻比大的Si/N組成比的部分開始依序蝕刻。因此，形成絕緣膜17的厚度部分地變薄的錐形。又，藉由調整Si/N組成比的階段式變化的次數與各階段的膜厚，可以調整部分薄化絕緣膜17之處的殘留厚度。
由於應用本實施例的絕緣膜17於第一~五實施例的半導體裝置，變得容易利用蝕刻調整絕緣膜17的膜厚，配合絕緣膜17的狀態，可以減輕、抑制膜剝離、膜浮起、膜裂開的發生。
[第八實施例]
第14圖係顯示本發明的第八實施例的層間絕緣膜的剖面圖。絕緣膜18具有SiO膜19、以及在SiO膜19的上面形成的SiN膜20。上層的SiN膜20，比下層的SiO膜19的蝕刻比大。因此，對於SiO以選擇性蝕刻SiN的條件實施圖案化時，蝕刻上層的SiN膜20的同時，可以只留下下層的SiO膜19。於是，藉由調整下層的SiO膜19的膜厚，可以調整部分薄化層間絕緣膜10之處的殘留厚度21。
由於應用本實施例的絕緣膜18於第一~五實施例的半導體裝置，變得容易利用蝕刻調整絕緣膜18的膜厚，配合絕緣膜18的狀態，可以減輕、抑制膜剝離、膜浮起、膜裂開的發生。

Claims (9)

  1. 一種半導體裝置，包括：基底材料；以及絕緣膜，在上述基底材料的上面形成；其特徵在於：上述絕緣膜係在中央部從上述基底材料往剝離方向施加應力的壓縮膜；上述絕緣膜在上述中央部形成凹部，厚度部分地變薄。
  2. 一種半導體裝置，包括：基底材料；以及絕緣膜，在上述基底材料的上面形成；其特徵在於：上述絕緣膜係在外周部從上述基底材料往剝離方向施加應力的張力膜；上述絕緣膜在上述外周部形成凹部，厚度部分地變薄。
  3. 一種半導體裝置，包括：第1配線；絕緣膜，在上述第1配線的上面形成；以及第2配線，在上述絕緣膜的上面形成，具有開口部；其特徵在於：上述開口部的中央部在上述絕緣膜中形成凹部，厚度部分地變薄。
  4. 一種半導體裝置，包括：第1配線； 絕緣膜，在上述第1配線的上面形成；以及第2配線，在上述絕緣膜的上面形成，具有開口部；其特徵在於：上述開口部的開口緣部在上述絕緣膜中形成凹部，厚度部分地變薄。
  5. 一種半導體裝置，包括：第1配線；絕緣膜，在上述第1配線的上面形成，具有開口部；以及第2配線，在上述絕緣膜的上面形成，經由上述開口部連接至上述第1配線；其特徵在於：上述第2配線的端部的下部在上述絕緣膜中形成凹部，厚度部分地變薄。
  6. 如申請專利範圍第5項所述的半導體裝置，其中，上述凹部中切開上述絕緣膜。
  7. 一種半導體裝置，包括：第1配線；絕緣膜，在上述第1配線的上面形成，具有開口部；以及第2配線，在上述絕緣膜的上面形成，經由上述開口部連接至上述第1配線；其特徵在於：上述開口部的端部成為錐狀。
  8. 如申請專利範圍第1至7項中任一項所述的半導體裝置，其中，上述絕緣膜係從下部往上部Si/N組成比段階式上升 的SiN膜。
  9. 如申請專利範圍第1至7項中任一項所述的半導體裝置，其中，上述絕緣膜具有：SiO膜；以及SiN膜，在上述SiO膜的上面形成。
TW106118493A 2017-04-25 2017-06-05 半導體裝置 TWI633647B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/JP2017/016385 2017-04-25
PCT/JP2017/016385 WO2018198199A1 (ja) 2017-04-25 2017-04-25 半導体装置

Publications (2)

Publication Number Publication Date
TWI633647B TWI633647B (zh) 2018-08-21
TW201839953A true TW201839953A (zh) 2018-11-01

Family

ID=60265818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118493A TWI633647B (zh) 2017-04-25 2017-06-05 半導體裝置

Country Status (5)

Country Link
US (1) US10937733B2 (zh)
JP (1) JP6226113B1 (zh)
CN (1) CN110537251B (zh)
TW (1) TWI633647B (zh)
WO (1) WO2018198199A1 (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US510562A (en) * 1893-12-12 Metallic shelving
US163661A (en) * 1875-05-25 Improvement in table-hinges for sewing-machines
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
JP2000332237A (ja) * 1999-05-17 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
JP2006012286A (ja) * 2004-06-25 2006-01-12 Matsushita Electric Ind Co Ltd 収差補正素子、電子機器、および光学装置
JP2006319116A (ja) * 2005-05-12 2006-11-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4503586B2 (ja) * 2006-12-21 2010-07-14 株式会社 日立ディスプレイズ 有機ｅｌ表示装置
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
US7855452B2 (en) 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP2008311543A (ja) 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP5262212B2 (ja) 2008-03-20 2013-08-14 三菱電機株式会社 フォトセンサーアレイ基板
US9735110B2 (en) 2008-09-26 2017-08-15 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
JP5173863B2 (ja) 2009-01-20 2013-04-03 パナソニック株式会社 半導体装置およびその製造方法
CN102939560A (zh) * 2010-06-10 2013-02-20 夏普株式会社 液晶显示装置及其制造方法
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
JP2015032661A (ja) * 2013-08-01 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法および半導体装置の実装方法
US10163661B2 (en) * 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same

Also Published As

Publication number Publication date
US20200051910A1 (en) 2020-02-13
TWI633647B (zh) 2018-08-21
CN110537251A (zh) 2019-12-03
WO2018198199A1 (ja) 2018-11-01
JP6226113B1 (ja) 2017-11-08
US10937733B2 (en) 2021-03-02
CN110537251B (zh) 2023-07-04
JPWO2018198199A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
US10930576B2 (en) Gallium-nitride based devices implementing an engineered substrate structure
WO2010070826A1 (ja) 貫通電極の形成方法及び半導体装置
US9368609B2 (en) Semiconductor device including a trench with a corner having plural tapered portions
TWI569305B (zh) 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構
US11164743B2 (en) Systems and method for integrated devices on an engineered substrate
US9570346B2 (en) Method of manufacturing semiconductor device
JP2017123432A (ja) 半導体装置
CN102812554B (zh) 常关型氮化镓基半导体器件
US20160013305A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
WO2016084311A1 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US20150236102A1 (en) Semiconductor wafer structure having si material and iii-n material on the (111) surface of the si material
TWI633647B (zh) 半導體裝置
EP3140868B1 (en) Semiconductor structure having a passivated iii-nitride layer and method for manufacturing thereof
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
KR101985897B1 (ko) Hemt 제조방법
US20200145771A1 (en) Semiconductor device and manufacture thereof
US10615253B2 (en) Semiconductor device having separation structure
US9576920B2 (en) Moisture barrier for semiconductor structures with stress relief
JP2018060885A (ja) 半導体装置の製造方法
WO2021186503A1 (ja) 半導体装置および半導体装置の製造方法
JPWO2020065993A1 (ja) 半導体装置及びその製造方法
TW202118053A (zh) 具有層疊的半導體結構
JP2005260070A (ja) 半導体ウェハー、及びその製造方法
JP2009054900A (ja) 半導体装置
JP2017103372A (ja) 半導体装置