JPWO2020065993A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2020065993A1 JPWO2020065993A1 JP2020547858A JP2020547858A JPWO2020065993A1 JP WO2020065993 A1 JPWO2020065993 A1 JP WO2020065993A1 JP 2020547858 A JP2020547858 A JP 2020547858A JP 2020547858 A JP2020547858 A JP 2020547858A JP WO2020065993 A1 JPWO2020065993 A1 JP WO2020065993A1
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- opening
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 173
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 238000013459 approach Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 26
- 239000010410 layer Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000002040 relaxant effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
半導体基体（１０）と、半導体基体（１０）の主面に配置された第１の層間絶縁膜（２１）と、第１の層間絶縁膜（２１）の上に配置された第２の層間絶縁膜（２２）と、第１の層間絶縁膜（２１）と第２の層間絶縁膜（２２）を連続して貫通する開口部に埋め込まれ、半導体基体（１０）の主面と接する導電体膜（３０）とを備え、第１の層間絶縁膜（２１）の側面と半導体基体（１０）の主面とのなす第１の傾斜角Ｓ１が、第２の層間絶縁膜（２２）の側面の延長線と半導体基体（１０）の主面とのなす第２の傾斜角Ｓ２よりも小さく、第２の層間絶縁膜（２２）の上面が、開口部の上端から外側に向けて次第に半導体基体（１０）に近づくように傾斜している。
Description
本発明は、半導体基体の主面に配置された層間絶縁膜に開口部を設けた半導体装置及びその製造方法に関する。
基板や半導体層を積層した半導体基体の主面に配置された層間絶縁膜に開口部に設け、この開口部を導電体膜で埋め込むことによって、半導体基体に形成された半導体素子の電極などに導電体膜が電気的に接続される。このとき、半導体素子の性能や歩留まりの低下を抑制するように、層間絶縁膜の開口部の形成について様々な方法が検討されている。
例えば、２種類の絶縁膜を積層した層間絶縁膜の開口部を、電界の集中が緩和される形状に安定して精度よく形成する方法が開示されている（特許文献１参照。）。特許文献１に記載された方法では、半導体層の表面と第１の絶縁膜の側面とのなす角が、半導体層の表面と第２の絶縁膜の側面の延長線とのなす角よりも小さいように開口部を形成する。
しかしながら、特許文献１に記載の方法により形成した開口部に埋め込んだ導電体膜に、意図しない空洞（ボイド）が発生する場合があるという知見が、本発明者らによって得られた。本発明は、層間絶縁膜の開口部に埋め込まれた導電体膜でのボイドの発生が抑制された半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置では、半導体基体の主面に積層された第１の層間絶縁膜と第２の層間絶縁膜に開口部が形成され、半導体基体の主面と接する導電体膜が開口部に埋め込まれている。開口部において、第１の層間絶縁膜の側面と半導体基体の主面とのなす第１の傾斜角Ｓ１が、第２の層間絶縁膜の側面の延長線と半導体基体の主面とのなす第２の傾斜角Ｓ２よりも小さい。第２の層間絶縁膜の上面が、開口部の上端から外側に向けて次第に半導体基体に近づくように傾斜している。
本発明の他の態様による半導体装置の製造方法では、半導体基体の主面に積層した第１の層間絶縁膜と第２の層間絶縁膜を貫通する開口部を形成し、第２の層間絶縁膜の上面を開口部から外側に向けて半導体基体に近づくように傾斜させる。半導体基体の主面と第１の層間絶縁膜の側面とのなす第１の傾斜角Ｓ１が、半導体基体の主面と第２の層間絶縁膜の側面の延長線とのなす第２の傾斜角Ｓ２よりも小さいように開口部を形成し、開口部を埋め込むように第２の層間絶縁膜の上に導電体膜を形成する。
本発明によれば、層間絶縁膜の開口部に埋め込まれた導電体膜でのボイドの発生が抑制された半導体装置及びその製造方法を提供できる。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。
本発明の実施形態に係る半導体装置は、図１に示すように、半導体基体１０と、半導体基体１０の主面１００に配置された第１の層間絶縁膜２１と、第１の層間絶縁膜２１の上に配置された第２の層間絶縁膜２２を備える。第１の層間絶縁膜２１と第２の層間絶縁膜２２を連続して貫通する開口部２００に、導電体膜３０が埋め込まれている。開口部２００の下端において、導電体膜３０が半導体基体１０の主面１００と接している。
半導体基体１０は、例えば半導体基板に半導体層を積層した構造である。一連の製造プロセスによって、半導体基体１０に半導体素子が形成されている。半導体基体１０の主面１００には、図示を省略したが、半導体素子の電極などの接続端子が形成されている。この接続端子と導電体膜３０が、開口部２００において電気的に接続する。
図１に示すように、開口部２００は、半導体基体１０の主面１００と垂直な切断面において、下端から上端に向かって次第に広がるテーパ形状に形成されている。開口部２００において、第１の層間絶縁膜２１の側面と半導体基体１０の主面１００とのなす第１の傾斜角Ｓ１と、第２の層間絶縁膜２２の側面の延長線と半導体基体の主面１００とのなす第２の傾斜角Ｓ２は、Ｓ１＜Ｓ２の関係である。
また、図１に示すように、第２の層間絶縁膜２２の上面は、開口部２００の上端から外側に向けて次第に半導体基体１０に近づくように傾斜している。なお、開口部２００の周囲において、半導体基体の主面１００と平行な仮想線Ｌと第２の層間絶縁膜２２の上面とのなす第３の傾斜角Ｓ３は、第１の傾斜角Ｓ１及び第２の傾斜角Ｓ２と、Ｓ１＜Ｓ３＜Ｓ２の関係を有することが好ましい。
図１に示した半導体装置では、開口部２００においてＳ１＜Ｓ２の関係を有することにより、半導体装置の性能や歩留まりの低下を抑制することができる。例えば、図２に示す半導体装置においては、導電体膜３０の端部での電界の集中を緩和することができる。
図２は、ソース電極４０とドレイン電極５０の間で半導体基体１０の主面１００にゲート電極３１が配置され、ゲート電極３１とフィールドプレート３２を一体化した導電体膜３０が開口部２００に配置された半導体装置を示している。図２に示す半導体装置では、ゲート電極３１の端部での電界の集中を緩和することができる。
つまり、フィールドプレート３２により、ゲート電極３１のドレイン側端部の空乏層の曲率が制御されて、ゲート電極３１のドレイン側端部に集中する電界の集中が緩和される。更に、フィールドプレート３２に接触する第１の層間絶縁膜２１及び第２の層間絶縁膜２２の側面にＳ１＜Ｓ２の関係を有する傾斜をつけることにより、電界を緩和すると共に層間絶縁膜を厚くすることができる。
即ち、第１の層間絶縁膜２１と第２の層間絶縁膜２２の２層構造の層間絶縁膜を半導体基体１０の主面１００に配置し、且つ、第２の傾斜角Ｓ２を第１の傾斜角Ｓ１よりも大きくすることにより、以下の効果を得られる。
第１の傾斜角Ｓ１を小さくして側面を緩やかな傾斜にすることにより、電界の集中を緩和する効果を大きくすることができる。一方、開口部２００の側面の全体を緩やかな傾斜にすると、層間絶縁膜の膜厚を厚くするためには、平面視で開口部２００の面積が増大する。しかし、チップサイズの小型化の点から開口部２００の面積は小さいことが好ましく、且つ、層間絶縁膜の膜厚は、以下の点から厚いことが好ましい。
層間絶縁膜を挟んで半導体基体１０と対向するドレイン電極５０の上部の一部がフィールドプレートとして機能することにより、層間絶縁膜の膜厚が薄いと電流コラプス現象を悪化させることが知られている。このため、ドレイン電極の一部によるフィールドプレートとしての機能を低下させるために、層間絶縁膜を厚くする必要がある。そして、第２の傾斜角Ｓ２を第１の傾斜角Ｓ１よりも大きくすることにより、層間絶縁膜の厚みを厚くしても開口部２００の面積の増大を抑制できる。
電界の集中を緩和するために、第１の傾斜角Ｓ１は、例えば４５°以下であることが好ましく、より好ましくは１０°〜１５°である。第２の傾斜角Ｓ２は、半導体装置の面積の増大を抑制するためには急峻であることが好ましい。例えば、開口部２００の所望の面積や必要な層間膜厚などに応じて、第２の傾斜角Ｓ２は決定される。
ところで、本発明者らは、Ｓ１＜Ｓ２の関係を有する開口部２００にアルミニウム膜などを導電体膜３０として形成する工程において、図３に示すように導電体膜３０にボイド３００が発生する場合があるという知見を得た。これは、開口部２００の内部が導電体膜３０によって充分に埋め込まれる前に、導電体膜３０が開口部２００の外縁から開口部２００の上方に成長し、開口部２００を塞いでしまうためであると考えられる。導電体膜３０の内部にボイド３００が発生していると、半導体装置の信頼性が低下する。
これに対し、図１に示した半導体装置では、第２の層間絶縁膜２２の上面を傾斜させることにより、スパッタリング法などにより導電体膜３０で開口部２００を埋め込む工程において、導電体膜３０の内部にボイド３００が発生しない。このため、半導体装置の信頼性を向上させることができる。図１に示した半導体装置において導電体膜３０の内部でのボイド３００の発生が抑制されるのは、以下の理由による。
開口部２００の周囲で第２の層間絶縁膜２２の上面が傾斜していることにより、傾斜のない場合と比べて、開口部２００の外側に堆積した導電体膜３０が成長して開口部２００を塞ぐまでの時間が長くなる。このように導電体膜３０の成膜時間が長くなることにより、導電体膜３０によって開口部２００の内部を充分に埋め込むことができる。このため、導電体膜３０の内部でボイド３００が発生しない。
また、第２の層間絶縁膜２２の上面に傾斜をつけることにより、開口部２００の周囲において第２の層間絶縁膜２２に積層される導電体膜３０の上面の高さが低くなる。これにより、導電体膜３０を形成するスパッタリング法での成膜材料の粒子の配向性が変化し、開口部２００の傾斜した側面などに粒子が付着しやすくなる。その結果、開口部２００の内部における導電体膜３０の埋め込み性が向上し、ボイド３００の発生を抑制できる。
なお、第３の傾斜角Ｓ３が小さすぎると、ボイド３００の発生を抑制する効果が小さくなる。一方、第３の傾斜角Ｓ３が大きすぎると、第２の層間絶縁膜２２の膜厚が薄くなった部分において、第１の層間絶縁膜２１と第２の層間絶縁膜２２を積層した層間絶縁膜のトータルの膜厚が不足する。層間絶縁膜の膜厚が不足すると、不純物が層間絶縁膜を透過して半導体基体１０に到達し、半導体素子が汚染される。また、半導体装置の耐圧が低下するなどの問題が生じる。
このため、第３の傾斜角Ｓ３は、例えば、第２の層間絶縁膜２２の膜厚が最も薄い部分でも第１の層間絶縁膜２１と第２の層間絶縁膜２２のトータルの膜厚が所望の層間膜厚になるように設定される。第３の傾斜角Ｓ３は、例えば１０°〜４５°程度である。なお、本発明者らの検討によれば、第１の傾斜角Ｓ１、第２の傾斜角Ｓ２、第３の傾斜角Ｓ３が、Ｓ１＜Ｓ３＜Ｓ２の関係を有することが好ましい。これにより、ボイド３００の発生が抑制され、且つ、半導体装置の特性の低下が抑制されるという知見が得られた。
以上に説明したように、本発明の実施形態に係る半導体装置では、電界の緩和に有効な、側面が緩やかな傾斜を有する開口部２００において、導電体膜３０が半導体基体１０に接している。そして、開口部２００の側面を、緩やかな第１の傾斜角Ｓ１を有する第１の層間絶縁膜２１の側面と、第１の傾斜角Ｓ１よりも大きな第２の傾斜角Ｓ２を有する第２の層間絶縁膜２２の側面とによって構成する。これにより、例えば、電界の集中を緩和すると共に開口部２００の面積を増大させることなく層間絶縁膜を厚くすることができる。更に、第２の層間絶縁膜２２の上面が傾斜していることにより、図１に示した半導体装置によれば、導電体膜３０でのボイドの発生を抑制することができる。なお、第１の傾斜角Ｓ１、第２の傾斜角Ｓ２、第３の傾斜角Ｓ３が、Ｓ１＜Ｓ３＜Ｓ２の関係を有することが好ましい。
以下に、図面を参照して、本発明の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることはもちろんである。
まず、半導体素子を形成した半導体基体１０を準備する。半導体基体１０は、半導体基板や絶縁性基板に半導体層を形成した構造である。例えば、シリコン（Ｓｉ）基板、シリコンカーバイト（ＳｉＣ）基板、窒化ガリウム（ＧａＮ）基板などの半導体基板を、半導体基体１０に使用可能である。また、サファイア基板、セラミック基板などの絶縁性基板を、半導体基体１０に使用してもよい。半導体基体１０を構成する半導体層は、例えばシリコン半導体層や窒化物半導体層などである。
次に、図４に示すように、半導体基体１０の主面１００に第１の層間絶縁膜２１を形成し、第１の層間絶縁膜２１の上に第２の層間絶縁膜２２を形成する。
なお、開口部２００を形成するための後述する等方性エッチング工程におけるエッチングレートが、第２の層間絶縁膜２２が第１の層間絶縁膜２１よりも大きいように、第１の層間絶縁膜２１及び第２の層間絶縁膜２２の材料を選択する。
次いで、図５に示すように、フォトレジスト膜４００をエッチングマスクにして、ドライエッチングなどの異方性エッチングによって、導電体膜３０が配置される位置の第２の層間絶縁膜２２を膜厚方向にエッチング除去する。このとき、図５に示すように、第２の層間絶縁膜２２の一部が第１の層間絶縁膜２１の上面に残るように、第２の層間絶縁膜２２をエッチングすることが好ましい。これは、この後の工程でウェットエッチングを用いて第１の層間絶縁膜２１をエッチング除去する際に、第１の層間絶縁膜２１の側面が一様な傾斜にならないおそれがあるためである。つまり、第２の層間絶縁膜２２が残っていない状態で第１の層間絶縁膜２１をエッチングすると、第１の層間絶縁膜２１の側面に段差が生じる。このため、異方性エッチングでは、第２の層間絶縁膜２２を膜厚方向の途中まで除去することが好ましい。例えば、１００ｎｍ〜２００ｎｍ程度の膜厚で、第２の層間絶縁膜２２を第１の層間絶縁膜２１の上面に残す。
次に、フォトレジスト膜４００をエッチングマスクにして、図６に示すように、ウェットエッチングなどの等方性エッチングによって、半導体基体１０の主面１００が露出するまで第２の層間絶縁膜２２の残余の部分及び第１の層間絶縁膜２１を除去する。第２の層間絶縁膜２２よりも第１の層間絶縁膜２１の方が等方性エッチングのエッチングレートが小さい。このため、半導体基体１０の主面１００と第１の層間絶縁膜２１の側面２１０とのなす第１の傾斜角Ｓ１が、半導体基体１０の主面１００と第２の層間絶縁膜２２の側面２２０の延長線とのなす第２の傾斜角Ｓ２よりも小さい。
フォトレジスト膜４００を除去した後、図７に示すように、開口部２００の上端から外側に向けて次第に半導体基体１０に近づくように第２の層間絶縁膜２２の上面を傾斜させる。例えば、開口部２００の内部を埋め込みながら第２の層間絶縁膜２２の上面にフォトレジスト膜を形成する。このとき、第２の層間絶縁膜２２上のフォトレジスト膜の厚みを、開口部２００の上端から外側に向けて次第に薄くなるような形状でフォトレジスト膜を形成する。この状態でフォトレジスト膜の上面からフォトレジスト膜及び第２の層間絶縁膜２２の上部をドライエッチング法などによりエッチングすることにより、第２の層間絶縁膜２２の上面を傾斜させることができる。このとき、Ｓ１＜Ｓ３＜Ｓ２の関係を有するように、第２の層間絶縁膜２２の上面を傾斜させることが好ましい。
その後、開口部２００を埋め込むように、スパッタリング法や蒸着法などの成膜方法によって、第２の層間絶縁膜２２の上面に導電体層を成膜する。この導電体層をパターニングし、導電体膜３０を形成する。以上により、図１に示した半導体装置が完成する。なお、リフトオフ法を用いて導電体膜３０を形成してもよい。
所定の等方性エッチングにおけるエッチングレートが第１の層間絶縁膜２１の方が第２の層間絶縁膜２２より小さいという条件を除いて、第１の層間絶縁膜２１と第２の層間絶縁膜２２に対する特別な条件はない。このため、層間絶縁膜として一般的に用いられる材料を、第１の層間絶縁膜２１や第２の層間絶縁膜２２に使用できる。したがって、酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮ）膜、テトラエトキシシラン（ＴＥＯＳ）膜、ボロン・リン添加ガラス（ＢＰＳＧ）膜、リン添加ガラス（ＰＳＧ）膜などを第１の層間絶縁膜２１や第２の層間絶縁膜２２に使用可能である。
例えば、第１の層間絶縁膜２１にＢＰＳＧ膜を使用し、第２の層間絶縁膜２２にＳｉＯｘ膜又はＴＥＯＳ膜を使用する。或いは、第１の層間絶縁膜２１にＴＥＯＳ膜を使用し、第２の層間絶縁膜２２にＳｉＯｘ膜を使用する。
また、第１の層間絶縁膜２１と第２の層間絶縁膜２２に同一の原料を用いてもよい。この場合には、第２の層間絶縁膜２２よりも第１の層間絶縁膜２１のエッチングレートが小さくなるように、第１の層間絶縁膜２１を改質すればよい。例えば、第１の層間絶縁膜２１を形成した後、熱処理などによって第１の層間絶縁膜２１のエッチングレートを小さくする。その後、この第１の層間絶縁膜２１の上に第１の層間絶縁膜２１と同一の原料の膜を第２の層間絶縁膜２２として形成する。
第１の層間絶縁膜２１の膜厚は、第１の傾斜角Ｓ１が所望の角度で確実に形成される膜厚であればよい。プロセス精度に依存するが、第１の層間絶縁膜２１の膜厚は、例えば１００ｎｍ〜２００ｎｍ程度である。ただし、ドライエッチング時に半導体基体１０の主面１００が露出しないように、一定のマージンをもって第１の層間絶縁膜２１の膜厚は決定される。第２の層間絶縁膜２２の膜厚は、第２の層間絶縁膜２２の膜厚が最も薄い部分で第１の層間絶縁膜２１と第２の層間絶縁膜２２のトータルの膜厚が所望の層間膜厚になるように設定される。例えば、第２の層間絶縁膜２２の膜厚は２５０ｎｍ〜１０００ｎｍ程度である。
なお、第１の層間絶縁膜２１又は第２の層間絶縁膜２２にＢＰＳＧ膜を使用した場合には、半導体基体１０から比較的近い位置にＢＰＳＧ膜が存在することになる。このため、外部からの浮遊イオンなどの影響をＢＰＳＧ膜によって防止でき、動作時における半導体装置の内部の電位を安定させることができる。
導電体膜３０には、例えば、アルミニウム膜やアルミシリコンなどのアルミニウム合金膜、銅膜などの金属膜が使用される。或いは、不純物イオンをドープしたポリシリコン膜などを導電体膜３０に使用してもよい。
以上に説明したように、本発明の実施形態に係る半導体装置の製造方法によれば、異方性エッチングと等方性エッチングを組み合わせることにより、開口部２００を精度よく形成できる。即ち、開口部２００の開口寸法の広がりを抑制でき、開口部２００の微細設計、微細加工が容易である。そして、エッチングレートが異なる第１の層間絶縁膜２１と第２の層間絶縁膜２２を積層することによって、開口部２００の面積を増大させることなく、開口部２００の底部での側面の傾斜を緩やかにすることができる。これにより、電界の緩和に有効な、端部が緩やかな傾斜の底部を有する導電体膜３０を安定して精度よく形成できる。
また、開口部２００に第１の層間絶縁膜２１と第２の層間絶縁膜２２が積層した状態で等方性エッチングを行うことにより、第１の層間絶縁膜２１と第２の層間絶縁膜２２とのエッチングレートの差に依存した形状の開口部２００を安定して得られる。このため、上記の製造方法は、第２の層間絶縁膜２２を厚く形成することが可能であり、層間絶縁膜の膜厚を厚くしたい半導体装置の製造に有効である。
更に、第２の層間絶縁膜２２の上面を傾斜させることにより、導電体膜３０でのボイドの発生を抑制することができる。
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、導電体膜３０がゲート電極である半導体装置において、開口部２００の底面において半導体基体１０の上部の一部をエッチングし、ゲートリセス構造にしてもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことはもちろんである。
本発明の半導体装置は、半導体基体の主面に層間絶縁膜を配置した構造の半導体装置を製造する製造業を含む電子機器産業に利用可能である。
Claims (8)
- 半導体基体と、
前記半導体基体の主面に配置された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に配置された第２の層間絶縁膜と、
前記第１の層間絶縁膜と前記第２の層間絶縁膜を連続して貫通する開口部に埋め込まれ、前記半導体基体の主面と接する導電体膜と
を備え、
前記開口部における前記第１の層間絶縁膜の側面と前記半導体基体の主面とのなす第１の傾斜角Ｓ１が、前記開口部における前記第２の層間絶縁膜の側面の延長線と前記半導体基体の主面とのなす第２の傾斜角Ｓ２よりも小さく、
前記第２の層間絶縁膜の上面が、前記開口部の上端から外側に向けて次第に前記半導体基体に近づくように傾斜している
ことを特徴とする半導体装置。 - 前記第１の傾斜角Ｓ１、前記第２の傾斜角Ｓ２、前記開口部の周囲において前記半導体基体の主面と平行な仮想線と前記第２の層間絶縁膜の上面とのなす第３の傾斜角Ｓ３が、Ｓ１＜Ｓ３＜Ｓ２の関係を有することを特徴とする請求項１に記載の半導体装置。
- 前記開口部が下端から上端に向かって次第に広がっていることを特徴とする請求項１に記載の半導体装置。
- 半導体基体の主面に第１の層間絶縁膜を形成するステップと、
前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成するステップと、
前記第１の層間絶縁膜と前記第２の層間絶縁膜を連続して貫通する開口部を形成するステップであって、前記半導体基体の主面と前記第１の層間絶縁膜の側面とのなす第１の傾斜角Ｓ１が、前記半導体基体の主面と前記第２の層間絶縁膜の側面の延長線とのなす第２の傾斜角Ｓ２よりも小さいように前記開口部を形成するステップと、
前記第２の層間絶縁膜の上面を前記開口部の上端から外側に向けて次第に前記半導体基体に近づくように傾斜させるステップと、
前記開口部を埋め込むように前記第２の層間絶縁膜の上に導電体膜を形成するステップと
を含むことを特徴とする半導体装置の製造方法。 - 前記第１の傾斜角Ｓ１、前記第２の傾斜角Ｓ２、前記開口部の周囲において前記半導体基体の主面と平行な仮想線と前記第２の層間絶縁膜の上面とのなす第３の傾斜角Ｓ３が、Ｓ１＜Ｓ３＜Ｓ２の関係を有するように、前記第２の層間絶縁膜の上面を傾斜させることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記開口部を形成するステップが、
前記第２の層間絶縁膜の一部が前記第１の層間絶縁膜の上に残るように異方性エッチングによって前記第２の層間絶縁膜を膜厚方向の途中まで除去する工程と、
前記第２の層間絶縁膜の残余の部分と前記第１の層間絶縁膜を等方性エッチングによって除去し、前記半導体基体の主面の一部を露出させる工程と
を含むことを特徴とする請求項４に記載の半導体装置の製造方法。 - 前記等方性エッチングにおけるエッチングレートが前記第１の層間絶縁膜の方が前記第２の層間絶縁膜よりも小さい条件で、前記第２の層間絶縁膜の残余の部分と前記第１の層間絶縁膜を除去することを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記異方性エッチングによって、前記第２の層間絶縁膜の前記一部を１００ｎｍ〜２００ｎｍの膜厚で前記第１の層間絶縁膜の上に残すことを特徴とする請求項６に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2018/036512 WO2020065993A1 (ja) | 2018-09-28 | 2018-09-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2020065993A1 true JPWO2020065993A1 (ja) | 2021-08-30 |
Family
ID=69952551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020547858A Pending JPWO2020065993A1 (ja) | 2018-09-28 | 2018-09-28 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2020065993A1 (ja) |
| WO (1) | WO2020065993A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0554123A1 (en) * | 1992-01-31 | 1993-08-04 | STMicroelectronics, Inc. | A method for forming a contact |
| JP2009021439A (ja) * | 2007-07-12 | 2009-01-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP6372524B2 (ja) * | 2016-06-29 | 2018-08-15 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
-
2018
- 2018-09-28 WO PCT/JP2018/036512 patent/WO2020065993A1/ja active Application Filing
- 2018-09-28 JP JP2020547858A patent/JPWO2020065993A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020065993A1 (ja) | 2020-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101782218B1 (ko) | 반도체 디바이스 구조물 및 반도체 디바이스 구조물의 형성 방법 | |
| US11145711B2 (en) | Capacitor and method for manufacturing capacitor | |
| US8643190B2 (en) | Through substrate via including variable sidewall profile | |
| CN104377240B (zh) | 半导体器件和制造半导体器件的方法 | |
| KR20160137316A (ko) | 반도체 디바이스 구조물 및 반도체 디바이스 구조의 형성 방법 | |
| TWI546892B (zh) | 半導體裝置及其形成方法 | |
| US6900501B2 (en) | Silicon on insulator device with improved heat removal | |
| TW201931599A (zh) | 增強型高電子遷移率電晶體元件 | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2016171150A (ja) | 半導体装置 | |
| JP2014241436A5 (ja) | ||
| JP6372524B2 (ja) | 半導体装置及びその製造方法 | |
| JP5522907B2 (ja) | ＳｉＣ膜の加工方法、半導体装置およびその製造方法 | |
| TW201719894A (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
| US10109525B1 (en) | Fabrication method and structure of semiconductor device with contact and plug | |
| JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JPWO2020065993A1 (ja) | 半導体装置及びその製造方法 | |
| TW202044356A (zh) | 半導體裝置的製作方法 | |
| US20220115336A1 (en) | Semiconductor device | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| TW200810082A (en) | Method and structure for creation of a metal insulator metal capacitor | |
| JP2009033041A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP5575217B2 (ja) | 半導体装置の製造方法 | |
| US11456252B2 (en) | Semiconductor device having symmetric conductive interconnection patterns | |
| JP2019040961A (ja) | 窒化物半導体装置 |