JP2009021439A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009021439A
JP2009021439A JP2007183550A JP2007183550A JP2009021439A JP 2009021439 A JP2009021439 A JP 2009021439A JP 2007183550 A JP2007183550 A JP 2007183550A JP 2007183550 A JP2007183550 A JP 2007183550A JP 2009021439 A JP2009021439 A JP 2009021439A
Authority
JP
Japan
Prior art keywords
film
insulating protective
protective film
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007183550A
Other languages
English (en)
Inventor
Yoichi Nogami
洋一 野上
Toshikazu Hirayama
敏和 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007183550A priority Critical patent/JP2009021439A/ja
Priority to US11/943,868 priority patent/US7622767B2/en
Publication of JP2009021439A publication Critical patent/JP2009021439A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ゲート−ドレイン間容量の増大を抑制して高周波特性の悪化を防ぎ、ウェハ面内でのバラツキが小さく、高い耐湿性を確保し、安定して製造することができる半導体装置及びその製造方法を得る。
【解決手段】半導体層１２上にＳｉＮ膜１８（第１の絶縁保護膜）が形成されている。半導体層１２上にＴ型ゲート電極２５が形成されている。Ｔ型ゲート電極２５上からＳｉＮ膜２９（第２の絶縁保護膜）が傘状に張り出している。ＳｉＮ膜１８とＳｉＮ膜２９の間に中空部３２が形成されている。この中空部３２を残した状態でＳｉＮ膜１８及びＳｉＮ膜２９がＳｉＮ膜３３（第３の絶縁保護膜）で覆われている。
【選択図】図１０

Description

本発明は、Ｔ型ゲート電極を絶縁膜で覆った半導体装置及びその製造方法に関し、特にゲート−ドレイン間容量の増大を抑制して高周波特性の悪化を防ぎ、ウェハ面内でのバラツキが小さく、高い耐湿性を確保し、安定して製造することができる半導体装置及びその製造方法に関するものである。
ＧａＡｓなどの化合物半導体を用いた高周波半導体装置の汎用化が急速に進んでおり、コスト削減が強く求められている。この要求に対応するため、これまでの完全気密のメタルパッケージに代わって、低価格なモールドパッケージが採用されるようになっている。しかし、モールドパッケージのような非気密のパッケージを用いる場合には、水分による劣化を防ぐために半導体装置の高耐湿化を図る必要がある。
高耐湿化を図った第１の従来例に係る半導体装置の製造方法について図面を用いて説明する。
まず、図３０に示すように、半絶縁性ＧａＡｓ基板１１上に、半導体層１２として、ＡｌＧａＡａ／ＧａＡｓ超格子バッファ層１３、ｎ−ＧａＡｓチャネル層１４、ＡｌＧａＡｓショットキー層１５、ＧａＡｓキャップ層１６をエピタキシャル成長法により順番に形成する。半導体層１２の所定領域にＳｉイオンを注入して不純物拡散層１７を形成し、Ｈｅイオンを注入して素子間分離層（不図示）を形成する。そして、半導体層１２上にＳｉＮ膜１８をプラズマＣＶＤ（Chemical Vapor Deposition）により形成する。
次に、図３１に示すように、ＳｉＮ膜１８上にフォトレジスト膜２１を塗布し、転写工程によって開口部を形成する。このフォトレジスト膜２１をマスクとしてＩＣＰ（Inductively Coupled Plasma）を用いてＳｉＮ膜１８及びＧａＡｓキャップ層１６をエッチングして開口部２２を形成する。その後、フォトレジスト膜２１を除去する。そして、図３２に示すように、開口部２２を埋め込むように全面にＷＳｉ／Ａｕ膜２３をスパッタリングにより形成する。
次に、図３３に示すように、ＷＳｉ／Ａｕ膜２３上にフォトレジスト膜２４を塗布し、転写工程によって開口部２２近傍以外のフォトレジスト膜２４を除去する。このフォトレジスト膜２４をマスクとしたイオンミリングによってＷＳｉ／Ａｕ膜２３をパターニングして半導体層１２上にＴ型ゲート電極２５を形成する。その後、フォトレジスト膜２４を除去する。
次に、図３４に示すように、全面にフォトレジスト膜２６を塗布し、転写工程によって不純物拡散層１７上のフォトレジスト膜２６を除去する。このフォトレジスト膜２６をマスクとして用いて、ＲＩＥ（Reactive Ion Etching）によってＳｉＮ膜１８をエッチングする。
次に、図３５に示すように、全面にＡｕＧｅ／Ｎｉ／Ａｕ膜を真空蒸着法により蒸着し、リフトオフ処理して、不純物拡散層１７にオーミックコンタクトされたソース電極２７及びドレイン電極２８を形成する。そして、図３６に示すように、Ｔ型ゲート電極２５を覆うように全面にＳｉＮ膜２９を形成する。
このように第１の従来例では、半導体層１２やＴ型ゲート電極２５の表面をプラズマＣＶＤ等によって形成した厚膜のＳｉＮ膜２９で覆うことで、水分による腐食から保護していた。しかし、ゲート抵抗の増大を防ぐためにＴ型ゲート電極２５を用いた場合、Ｔ型ゲート電極２５の張出し部分と半導体層１２との間に高誘電率のＳｉＮ膜１８が詰まっているために、容量成分が増大し、高周波特性が悪化するという問題があった。
この第１の従来例の問題を解決する第２の従来例に係る半導体装置の製造方法について図面を用いて説明する。
まず、図３７に示すように、実施の形態１と同様に、半絶縁性ＧａＡｓ基板１１上に半導体層１２を形成し、半導体層１２の所定領域にＳｉイオンを注入して不純物拡散層１７を形成する。そして、半導体層１２上にＳｉＯ２膜１９をプラズマＣＶＤにより形成する。
次に、図３８に示すように、ＳｉＯ２膜１９上にフォトレジスト膜２１を塗布し、転写工程によって開口部を形成する。このフォトレジスト膜２１をマスクとして用いて、ＩＣＰ（Inductively Coupled Plasma）によるプラズマエッチングによってＳｉＯ２膜１９及びＧａＡｓキャップ層１６をエッチングして開口部２２を形成する。その後、フォトレジスト膜２１を除去する。そして、図３９に示すように、開口部２２を埋め込むように全面にＷＳｉ／Ａｕ膜２３をスパッタリングにより形成する。
次に、図４０に示すように、ＷＳｉ／Ａｕ膜２３上にフォトレジスト膜２４を塗布し、転写工程によって開口部２２近傍以外のフォトレジスト膜２４を除去する。このフォトレジスト膜２４をマスクとしたイオンミリングによってＷＳｉ／Ａｕ膜２３をパターニングして半導体層１２上にＴ型ゲート電極２５を形成する。その後、フォトレジスト膜２４を除去する。
次に、図４１に示すように、バッファードフッ酸（ＢＨＦ）を用いてＳｉＯ２膜１９を全て除去する。
次に、図４２に示すように、全面に薄いＳｉＮ膜１８を形成する。そして、全面にフォトレジスト膜２６を塗布し、転写工程によって不純物拡散層１７上のフォトレジスト膜２６を除去する。このフォトレジスト膜２６をマスクとして用いて、ＲＩＥによってＳｉＮ膜１８をエッチングする。
次に、図４３に示すように、全面にＡｕＧｅ／Ｎｉ／Ａｕ膜を真空蒸着法により蒸着し、リフトオフ処理して、不純物拡散層１７にオーミックコンタクトされたソース電極２７及びドレイン電極２８を形成する。
次に、図４４に示すように、全面にＴ型ゲート電極２５以上の膜厚を有するＳｉＮ膜２９を形成する。このようにＴ型ゲート電極２５を形成した後に厚膜のＳｉＮ膜２９を形成することで、Ｔ型ゲート電極２５の張出し部分の下に中空部３２が形成される。これにより、第１の従来例で問題となるゲート−ドレイン間容量の増大を抑制することができ、高周波特性の悪化を防ぐことができる。
しかし、第２の従来例では、Ｔ型ゲート電極２５の張出し部分の下にもある程度はＳｉＮ膜２９が回り込むため、ウェハ面内でのゲート−ドレイン間容量のバラツキが大きくなる。また、Ｔ型ゲート電極２５の形状・寸法によっては、中空部３２が確実に形成できない場合や、ゲート−ドレイン間容量の十分な低減効果が得られない場合がある。さらに、Ｔ型ゲート電極２５の形成後にＳｉＮ膜１８を形成するため、Ｔ型ゲート電極２５の張出し部分の下にある半導体層１２の表面を覆うＳｉＮ膜１８のカバレッジ及び膜質が低下し、耐湿性が低下するという問題があった。
この第１の従来例及び第２の従来例の問題を解決する第３の従来例に係る半導体装置の製造方法について図面を用いて説明する（例えば、特許文献１参照）。
まず、図４５に示すように、フォトレジストパターンをマスクとしてＧａＡｓ基板１１の動作層までエッチングしてリセスを形成する。ＧａＡｓ基板１１上にＳｉＮ膜１８とＳｉＯ２膜１９ａを順番に形成する。フォトレジストパターンをマスクとしたドライエッチングにより、ＳｉＯ２膜１９ａ及びＳｉＮ膜１８を加工して開口部２２を形成する。この開口部２２を埋め込むように全面に金属膜を成膜した後、フォトレジストパターンをマスクとしたドライエッチングにより金属膜を加工して、Ｔ型ゲート電極２５を形成する。さらに、全面にＳｉＯ２膜１９ｂを形成してＴ型ゲート電極２５の頭部を被覆する。
次に、図４６に示すように、フォトレジストパターンをマスクとしてウエットエッチングにより、Ｔ型ゲート電極２５の両端に隣接した領域においてＳｉＯ２膜１９ａ，１９ｂ及びＳｉＮ膜１８を選択的に除去する。この開口した領域にソース電極２７及びドレイン電極２８を所定の方法によって形成する。その後、全面にＳｉＮ膜２９を形成する。
次に、図４７に示すように、フォトレジストパターンをマスクとしてドライエッチングによりＳｉＮ膜２９を選択的に除去して、Ｔ型ゲート電極２５上に開口部３７を形成する。その後、開口部３７を通してベーパーエッチングによりＴ型ゲート電極２５の周囲にあるＳｉＯ２膜１９ａ，１９ｂのみを選択的に除去する。
次に、図４８に示すように、第３のＳｉＮ膜３３を全面に形成して開口部３７を閉じることで、Ｔ型ゲート電極２５の周囲に中空部３２が形成される。これにより、第１の従来例で問題となるゲート−ドレイン間容量の増大を抑制して高周波特性の悪化を防ぐことができる。また、第２の従来例で問題となるウェハ面内でのバラツキが小さく、高い耐湿性を確保することができる。
特開平１１−２７４１７５号公報
しかし、第３の従来例では、図４７の状態においてＳｉＮ膜２９の機械的強度が弱いため、製造工程途中で欠落してしまう。従って、図４８に示すような中空部３２を有する構造を安定して製造することができないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、ゲート−ドレイン間容量の増大を抑制して高周波特性の悪化を防ぎ、ウェハ面内でのバラツキが小さく、高い耐湿性を確保し、安定して製造することができる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置は、半導体層と、半導体層上に形成された第１の絶縁保護膜と、半導体層上に形成されたＴ型ゲート電極と、Ｔ型ゲート電極上から傘状に張り出し、第１の絶縁保護膜との間に中空部を形成する第２の絶縁保護膜と、中空部を残した状態で第１の絶縁保護膜及び第２の絶縁保護膜を覆う第３の絶縁保護膜とを有する。
本発明に係る半導体装置の製造方法は、半導体層上に第１の絶縁保護膜を形成する工程と、第１の絶縁保護膜上に犠牲膜を形成する工程と、第１の絶縁保護膜及び犠牲膜に開口部を形成する工程と、開口部を埋め込むように全面に金属膜を形成する工程と、金属膜をパターニングして半導体層上にＴ型ゲート電極を形成する工程と、Ｔ型ゲート電極を覆うように全面に第２の絶縁保護膜を形成する工程と、Ｔ型ゲート電極の周辺にある第１領域の外側にある第２の絶縁保護膜を選択的に除去する工程と、犠牲膜を選択的に除去して、第１の絶縁保護膜と第２の絶縁保護膜の間に中空部を形成する工程と、中空部を残した状態で第１の絶縁保護膜及び第２の絶縁保護膜を第３の絶縁保護膜で覆う工程とを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、ゲート−ドレイン間容量の増大を抑制して高周波特性の悪化を防ぎ、ウェハ面内でのバラツキが小さく、高い耐湿性を確保し、安定して製造することができる。
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図面を用いて説明する。
まず、図１に示すように、半絶縁性ＧａＡｓ基板１１上に、半導体層１２として、ＡｌＧａＡａ／ＧａＡｓ超格子バッファ層１３、ｎ−ＧａＡｓチャネル層１４、ＡｌＧａＡｓショットキー層１５、ＧａＡｓキャップ層１６をエピタキシャル成長法により順番に形成する。半導体層１２の所定領域にＳｉイオンを注入して不純物拡散層１７を形成し、Ｈｅイオンを注入して素子間分離層（不図示）を形成する。そして、半導体層１２上にＳｉＮ膜１８（第１の絶縁保護膜）をプラズマＣＶＤにより形成する。更に、ＳｉＮ膜１８上にＳｉＯ２膜１９（犠牲膜）を形成する。
次に、図２に示すように、ＳｉＯ２膜１９上にフォトレジスト膜２１を塗布し、転写工程によって開口部を形成する。このフォトレジスト膜２１をマスクとして用いて、ＩＣＰを用いてＳｉＯ２膜１９、ＳｉＮ膜１８及びＧａＡｓキャップ層１６をエッチングして開口部２２を形成する。その後、フォトレジスト膜２１を除去する。そして、図３に示すように、開口部２２を埋め込むように全面にＷＳｉ／Ａｕ膜２３（金属膜）をスパッタリングにより形成する。
次に、図４に示すように、ＷＳｉ／Ａｕ膜２３上にフォトレジスト膜２４を塗布し、転写工程によって開口部２２近傍以外のフォトレジスト膜２４を除去する。このフォトレジスト膜２４をマスクとしたイオンミリングによってＷＳｉ／Ａｕ膜２３をパターニングして半導体層１２上にＴ型ゲート電極２５を形成する。その後、フォトレジスト膜２４を除去する。
次に、図５に示すように、全面にフォトレジスト膜２６を塗布し、転写工程によって不純物拡散層１７上のフォトレジスト膜２６を除去する。このフォトレジスト膜２６をマスクとし、ＳＦ６／Ｈｅエッチングガスを用いたＲＩＥによってＳｉＯ２膜１９及びＳｉＮ膜１８をエッチングする。そして、バッファードフッ酸を用いてフォトレジスト膜２６の開口部から選択的にＳｉＯ２膜１９をエッチングして、不純物拡散層１７近傍のＳｉＯ２膜１９にサイドエッチを入れる。
次に、図６に示すように、全面にＡｕＧｅ／Ｎｉ／Ａｕ膜を真空蒸着法により蒸着し、リフトオフ処理して、不純物拡散層１７にオーミックコンタクトされたソース電極２７及びドレイン電極２８を形成する。そして、図７に示すように、Ｔ型ゲート電極２５を覆うように全面にＳｉＮ膜２９（第２の絶縁保護膜）を形成する。
次に、図８に示すように、ＳｉＮ膜２９上にフォトレジスト膜３１を塗布し、転写工程によって、Ｔ型ゲート電極２５の周辺にある第１領域の外側のフォトレジスト膜３１を除去する。このフォトレジスト膜３１をマスクとし、ＳＦ６／Ｈｅエッチングガスを用いたＲＩＥによってＳｉＮ膜２９をエッチングして、第１領域の外側にあるＳｉＮ膜２９を選択的に除去する。ここで、ＳＦ６／Ｈｅエッチングガスは、ＳｉＯ２に対してＳｉＮを選択的にエッチングする特性を持つために、ＳｉＯ２膜１９の表面でエッチレートが下がり、過度なエッチングを抑制できるため、制御性良く加工できる。
次に、図９に示すように、バッファードフッ酸を用いて全てのＳｉＯ２膜１９を選択的に除去して、ＳｉＮ膜１８とＳｉＮ膜２９の間に中空部３２を形成する。その後、フォトレジスト膜３１を除去する。
次に、図１０に示すように、中空部３２を残した状態でＳｉＮ膜１８及びＳｉＮ膜２９をＳｉＮ膜３３（第３の絶縁保護膜）で覆う。以上の工程により、本実施の形態に係る半導体装置が製造される。
本実施の形態に係る半導体装置では、半導体層１２上にＳｉＮ膜１８及びＴ型ゲート電極２５が形成されている。そして、Ｔ型ゲート電極２５上からＳｉＮ膜２９が傘状に張り出している。このＳｉＮ膜２９とＳｉＮ膜１８との間に中空部３２が形成されている。さらに、中空部３２を残した状態でＳｉＮ膜１８及びＳｉＮ膜２９がＳｉＮ膜３３で覆われている。
このようにＴ型ゲート電極２５の張出し部の下に絶縁膜が存在しない中空部３２が形成されているため、ゲート−ドレイン間容量の増大を抑制して高周波特性の悪化を防ぐことができる。
また、Ｔ型ゲート電極２５上から傘状に張り出したＳｉＮ膜２９の端部とＳｉＮ膜１８との間隔は、Ｔ型ゲート電極２５の張出し部とＳｉＮ膜１８との間隔よりも狭い。これにより、中空部３２内へのＳｉＮ膜３３の回り込みが抑制されるため、ウェハ面内でのバラツキが小さい。
また、Ｔ型ゲート電極２５の形成前に半導体層１２上にＳｉＮ膜１８を形成するため、Ｔ型ゲート電極２５の張出し部分の下にある半導体層１２の表面を覆うＳｉＮ膜１８のカバレッジ及び膜質が良好となり、高い耐湿性を確保することができる。
また、図９に示すようにＴ型ゲート電極２５上から傘状に張り出したＳｉＮ膜２９の機械的強度は強いため、製造工程途中で欠落することはない。従って、図１０に示すような中空部３２を有する構造を安定して製造することができる。
実施の形態２．
以下、本発明の実施の形態２に係る半導体装置の製造方法について図面を用いて説明する。
まず、実施の形態１と同様に図１〜６に示す工程を行う。次に、図１１の上面図及び図１２，１３の断面図に示すように、全面にフォトレジスト膜３４を塗布する。そして、ゲート幅方向に一定の間隔でフォトレジスト膜３４に開口部３５を設ける。
次に、図１４の上面図及び図１５，１６の断面図に示すように、ゲート幅方向の一部の領域において、フォトレジスト膜３４をマスクとしてバッファードフッ酸を用いて、Ｔ型ゲート電極２５の周辺にある第２領域の外側にあるＳｉＯ２膜１９を選択的に除去する。ここで、第２領域は第１領域よりも狭い。その後、フォトレジスト膜３４を除去する。
次に、図１７の上面図及び図１８，１９の断面図に示すように、Ｔ型ゲート電極２５を覆うように全面にＳｉＮ膜２９を形成する。この際、ゲート幅方向の一部の領域においてＳｉＮ膜１８とＳｉＮ膜２９が密着する。そして、ＳｉＮ膜２９上にフォトレジスト膜３１を塗布し、転写工程によって、Ｔ型ゲート電極２５の周辺にある第１領域の外側のフォトレジスト膜３１を除去する。このフォトレジスト膜３１をマスクとし、ＳＦ６／Ｈｅエッチングガスを用いたＲＩＥによってＳｉＮ膜２９をエッチングして、第１領域の外側にあるＳｉＮ膜２９を選択的に除去する。
次に、図２０の上面図及び図２１，２２の断面図に示すように、バッファードフッ酸を用いて全てのＳｉＯ２膜１９を選択的に除去して、ＳｉＮ膜１８とＳｉＮ膜２９の間に中空部３２を形成する。その後、フォトレジスト膜３１を除去する。
次に、図２３の上面図及び図２４，２５の断面図に示すように、中空部３２を残した状態でＳｉＮ膜１８及びＳｉＮ膜２９をＳｉＮ膜３３で覆う。以上の工程により、本実施の形態に係る半導体装置が製造される。
本実施の形態によれば、実施の形態１と同様の効果を得ることができる。また、本実施の形態に係る半導体装置は、ゲート幅方向の一部の領域において、Ｔ型ゲート電極２５の近傍に中空部３２を残した状態でＳｉＮ膜１８とＳｉＮ膜２９の端部が密着している。これにより、Ｔ型ゲート電極２５上から傘状に張り出したＳｉＮ膜２９の機械的強度を実施の形態１よりも強くすることができる。従って、製造工程途中で欠落するのを防ぎ、中空部３２を有する構造を更に安定して製造することができる。
実施の形態３．
以下、本発明の実施の形態３に係る半導体装置の製造方法について図面を用いて説明する。
まず、実施の形態１と同様に図１〜７に示す工程を行う。次に、図２６に示すように、ＳｉＮ膜２９上にＳＯＧ膜３６（補強材）をスピンコートによって塗布する。そして、熱処理を行い、イオンミリングによってＳＯＧ膜３６をエッチバックして、Ｔ型ゲート電極２５の張出し部の側壁以外にあるＳＯＧ膜３６を除去する。
次に、図２７に示すように、ＳｉＮ膜２９上にフォトレジスト膜３１を塗布し、転写工程によって、Ｔ型ゲート電極２５の周辺にある第１領域の外側のフォトレジスト膜３１を除去する。このフォトレジスト膜３１をマスクとし、ＳＦ６／Ｈｅエッチングガスを用いたＲＩＥによってＳｉＮ膜２９をエッチングして、第１領域の外側にあるＳｉＮ膜２９を選択的に除去する。ここで、ＳＦ６／Ｈｅエッチングガスは、ＳｉＯ２に対してＳｉＮを選択的にエッチングする特性を持つために、ＳｉＯ２膜１９の表面でエッチレートが下がり、過度なエッチングを抑制できるため、制御性良く加工できる。
次に、図２８に示すように、バッファードフッ酸を用いて全てのＳｉＯ２膜１９を選択的に除去して、ＳｉＮ膜１８とＳｉＮ膜２９の間に中空部３２を形成する。その後、フォトレジスト膜３１を除去する。
次に、図２９に示すように、中空部３２を残した状態でＳｉＮ膜１８及びＳｉＮ膜２９をＳｉＮ膜３３で覆う。以上の工程により、本実施の形態に係る半導体装置が製造される。
本実施の形態によれば、実施の形態１と同様の効果を得ることができる。また、本実施の形態に係る半導体装置は、Ｔ型ゲート電極２５の張出し部の側壁においてＳｉＮ膜２９上に形成されたＳＯＧ膜３６を更に有する。これにより、Ｔ型ゲート電極２５上から傘状に張り出したＳｉＮ膜２９の機械的強度を実施の形態１よりも強くすることができる。従って、製造工程途中で欠落するのを防ぎ、中空部３２を有する構造を更に安定して製造することができる。
本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 第１の従来例に係る半導体装置の製造方法を説明するための断面図である。 第１の従来例に係る半導体装置の製造方法を説明するための断面図である。 第１の従来例に係る半導体装置の製造方法を説明するための断面図である。 第１の従来例に係る半導体装置の製造方法を説明するための断面図である。 第１の従来例に係る半導体装置の製造方法を説明するための断面図である。 第１の従来例に係る半導体装置の製造方法を説明するための断面図である。 第１の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第２の従来例に係る半導体装置の製造方法を説明するための断面図である。 第３の従来例に係る半導体装置の製造方法を説明するための断面図である。 第３の従来例に係る半導体装置の製造方法を説明するための断面図である。 第３の従来例に係る半導体装置の製造方法を説明するための断面図である。 第３の従来例に係る半導体装置の製造方法を説明するための断面図である。
符号の説明
１２ 半導体層
１８ ＳｉＮ膜（第１の絶縁保護膜）
１９ ＳｉＯ２膜（犠牲膜）
２２ 開口部
２３ 金属膜
２５ Ｔ型ゲート電極
２９ ＳｉＮ膜（第２の絶縁保護膜）
３２ 中空部
３３ ＳｉＮ膜（第３の絶縁保護膜）
３６ ＳＯＧ膜（補強材）

Claims (6)

  1. 半導体層と、
    前記半導体層上に形成された第１の絶縁保護膜と、
    前記半導体層上に形成されたＴ型ゲート電極と、
    前記Ｔ型ゲート電極上から傘状に張り出し、前記第１の絶縁保護膜との間に中空部を形成する第２の絶縁保護膜と、
    前記中空部を残した状態で前記第１の絶縁保護膜及び前記第２の絶縁保護膜を覆う第３の絶縁保護膜とを有することを特徴とする半導体装置。
  2. ゲート幅方向の一部の領域において、前記Ｔ型ゲート電極の近傍に前記中空部を残した状態で前記第１の絶縁保護膜と前記第２の絶縁保護膜の端部が密着していることを特徴とする請求項１に記載の半導体装置。
  3. 前記Ｔ型ゲート電極の張出し部の側壁において前記第２の絶縁保護膜上に形成された補強材を更に有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 半導体層上に第１の絶縁保護膜を形成する工程と、
    前記第１の絶縁保護膜上に犠牲膜を形成する工程と、
    前記第１の絶縁保護膜及び前記犠牲膜に開口部を形成する工程と、
    前記開口部を埋め込むように全面に金属膜を形成する工程と、
    前記金属膜をパターニングして前記半導体層上にＴ型ゲート電極を形成する工程と、
    前記Ｔ型ゲート電極を覆うように全面に第２の絶縁保護膜を形成する工程と、
    前記Ｔ型ゲート電極の周辺にある第１領域の外側にある前記第２の絶縁保護膜を選択的に除去する工程と、
    前記犠牲膜を選択的に除去して、前記第１の絶縁保護膜と前記第２の絶縁保護膜の間に中空部を形成する工程と、
    前記中空部を残した状態で前記第１の絶縁保護膜及び前記第２の絶縁保護膜を第３の絶縁保護膜で覆う工程とを有することを特徴とする半導体装置の製造方法。
  5. 前記第２の絶縁保護膜を形成する工程の前に、ゲート幅方向の一部の領域において、前記Ｔ型ゲート電極の周辺にある第２領域の外側にある前記犠牲膜を選択的に除去する工程を更に有し、
    前記第２領域は前記第１領域よりも狭いことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第２の絶縁保護膜上に補強材を塗布する工程と、
    前記補強材をエッチバックして、前記Ｔ型ゲート電極の張出し部の側壁以外にある前記補強材を除去する工程を更に有することを特徴とする請求項４又は５に記載の半導体装置の製造方法。



JP2007183550A 2007-07-12 2007-07-12 半導体装置及びその製造方法 Withdrawn JP2009021439A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007183550A JP2009021439A (ja) 2007-07-12 2007-07-12 半導体装置及びその製造方法
US11/943,868 US7622767B2 (en) 2007-07-12 2007-11-21 Semiconductor device with T-shaped gate electrode and hollow region adjacent the gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007183550A JP2009021439A (ja) 2007-07-12 2007-07-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009021439A true JP2009021439A (ja) 2009-01-29

Family

ID=40252351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007183550A Withdrawn JP2009021439A (ja) 2007-07-12 2007-07-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7622767B2 (ja)
JP (1) JP2009021439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020065993A1 (ja) * 2018-09-28 2020-04-02 サンケン電気株式会社 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243836B1 (ko) * 2009-09-04 2013-03-20 한국전자통신연구원 반도체 소자 및 그 형성 방법
US9472633B1 (en) * 2011-11-28 2016-10-18 Qorvo Us, Inc. Transistor gate having an insulating layer support structure
WO2013114477A1 (ja) * 2012-01-31 2013-08-08 パナソニック株式会社 半導体装置及びその製造方法
CN103137683B (zh) * 2012-12-25 2016-01-27 中国电子科技集团公司第五十五研究所 赝配高电子迁移率晶体管及其制作方法
US9029920B2 (en) 2013-06-04 2015-05-12 Globalfoundries Inc. Semiconductor devices and methods of fabrication with reduced gate and contact resistances
JP6233236B2 (ja) * 2014-08-08 2017-11-22 三菱電機株式会社 半導体装置の製造方法
JP6370515B1 (ja) * 2017-11-14 2018-08-08 三菱電機株式会社 半導体装置およびその製造方法
US11881506B2 (en) * 2021-07-27 2024-01-23 Globalfoundries U.S. Inc. Gate structures with air gap isolation features

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335343A (ja) * 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
JP3170141B2 (ja) * 1993-07-27 2001-05-28 株式会社東芝 半導体装置
JP3189779B2 (ja) 1998-03-20 2001-07-16 日本電気株式会社 半導体装置の製造方法
US5869374A (en) * 1998-04-22 1999-02-09 Texas Instruments-Acer Incorporated Method to form mosfet with an inverse T-shaped air-gap gate structure
US6711723B2 (en) * 2000-04-28 2004-03-23 Northrop Grumman Corporation Hybrid semi-physical and data fitting HEMT modeling approach for large signal and non-linear microwave/millimeter wave circuit CAD
FR2810792B1 (fr) * 2000-06-22 2003-07-04 Commissariat Energie Atomique Transistor mos vertical a grille enterree et procede de fabrication de celui-ci
US6891235B1 (en) * 2000-11-15 2005-05-10 International Business Machines Corporation FET with T-shaped gate
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
KR100620393B1 (ko) * 2005-11-03 2006-09-06 한국전자통신연구원 전계효과 트랜지스터 및 그의 제조 방법
JP5162823B2 (ja) * 2005-12-08 2013-03-13 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2008098400A (ja) * 2006-10-12 2008-04-24 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020065993A1 (ja) * 2018-09-28 2020-04-02 サンケン電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090014758A1 (en) 2009-01-15
US7622767B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
JP2009021439A (ja) 半導体装置及びその製造方法
EP1843390B1 (en) Semiconductor device provided with mis structure and method for manufacturing the same
US7387955B2 (en) Field effect transistor and method for manufacturing the same
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5217157B2 (ja) 電界効果トランジスタおよびその製造方法
US7632726B2 (en) Method for fabricating a nitride FET including passivation layers
US8431962B2 (en) Composite passivation process for nitride FET
US9378965B2 (en) Highly conductive source/drain contacts in III-nitride transistors
US8884308B2 (en) High electron mobility transistor structure with improved breakdown voltage performance
US11538908B2 (en) Semiconductor device
JP2010205837A (ja) 電界効果型トランジスタ及びその製造方法
US20190081166A1 (en) Gate-all-around device and method for fabricating the same
TW202025258A (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
KR101848244B1 (ko) 계단형 게이트 전극을 포함하는 반도체 소자 및 그 제조 방법
JP2009026838A (ja) 半導体装置及びその製造方法
KR102261740B1 (ko) 고주파 소자 및 이의 제조 방법
JP2019207945A (ja) 半導体装置の製造方法
JP2006351762A (ja) 半導体装置及びその製造方法
US10868162B1 (en) Self-aligned gallium nitride FinFET and method of fabricating the same
JP2019135745A (ja) 電界効果トランジスタの製造方法
JP2005302780A (ja) 半導体装置及びその製造方法
TWI726316B (zh) 高電子遷移率電晶體裝置及其製造方法
US20100006895A1 (en) Iii-nitride semiconductor device
TWI813489B (zh) 電晶體結構及其製造方法
CN116364548A (zh) Hemt器件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111019