JP2009026838A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009026838A JP2009026838A JP2007186474A JP2007186474A JP2009026838A JP 2009026838 A JP2009026838 A JP 2009026838A JP 2007186474 A JP2007186474 A JP 2007186474A JP 2007186474 A JP2007186474 A JP 2007186474A JP 2009026838 A JP2009026838 A JP 2009026838A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- drain electrode
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】III族窒化物半導体から構成されるＨＥＭＴに於いて、電流コラプスの低減化と、ゲート−ドレイン間等の寄生容量の低減化とを両立化させて、利得向上による高周波化を可能にする。
【解決手段】半導体装置は、AlxInyGa1-x-yN(0≦x<1, 0≦y<1)のチャネル層２上に、AlzGa1-zN(Al組成zは0≦z≦1)の電子供給層３から成るヘテロ接合を形成したIII族窒化物半導体ヘテロ接合電界効果型トランジスタである。ゲート電極５の側面５Ｓ１，５Ｓ２から、ドレイン電極4b及びソース電極4a側に向かって、それぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有するｎ個の絶縁膜7a,7b, …,7nが、当該順序で、ゲート電極５とドレイン電極4b間及びゲート電極５とソース電極4a間に位置する電子供給層３の表面領域上に形成されている。
【選択図】図１
【解決手段】半導体装置は、AlxInyGa1-x-yN(0≦x<1, 0≦y<1)のチャネル層２上に、AlzGa1-zN(Al組成zは0≦z≦1)の電子供給層３から成るヘテロ接合を形成したIII族窒化物半導体ヘテロ接合電界効果型トランジスタである。ゲート電極５の側面５Ｓ１，５Ｓ２から、ドレイン電極4b及びソース電極4a側に向かって、それぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有するｎ個の絶縁膜7a,7b, …,7nが、当該順序で、ゲート電極５とドレイン電極4b間及びゲート電極５とソース電極4a間に位置する電子供給層３の表面領域上に形成されている。
【選択図】図１
Description
本発明は、半導体装置及びその製造方法に関する。具体的には、本発明は、III族窒化物半導体を用いた電界効果型トランジスタ(高電子移動度トランジスタ:ＨＥＭＴ)に関している。
窒化物半導体を用いたＨＥＭＴは、高破壊電界で且つ高電子移動度という特長を有するため、高周波且つ高出力で動作するデバイスとして期待されている。
従来のＨＥＭＴでは、半導体表面のトラップの影響により電流が減少する「電流コラプス」を低減するために、ソース−ゲート間及びゲート−ドレイン間に膜厚の均一な絶縁膜（ＳｉＮ）を形成し、しかも、ゲート電極の一部が上記絶縁膜上に形成されている構造が、提案されている（非特許文献１の図１を参照）。
Y.Ando et al. , 10-W/mm AlGaNGaN HFET With a Field Modulating Plate, IEEE ELECTRON DEVICE LETTERS, VOL. 24, NO. 5, p289, MAY 2003
上記の通り、ソース−ゲート間及びゲート−ドレイン間に、膜厚が均一な、誘電率の大きい絶縁膜（ＳｉＮ）を形成し、且つ、ゲート電極の一部が上記絶縁膜上に形成された構造（フィールドプレート構造）を採用することで、ゲート電極端近傍に集中する電界が緩和され、その結果、半導体表面のトラップの影響が低減されて、電流コラプスと言う問題点は改善される。
しかし、ソース−ゲート間及びゲート−ドレイン間に絶縁膜が形成されているため、却って、ソース−ゲート間及びゲート−ドレイン間の寄生容量が増加してしまい、その結果、利得が低下して、非特許文献１に提案されている構造は高周波化には不利であると言う課題が新たに生じている。
本発明は、上記の様な技術状況に鑑みて成されたものであり、その主目的は、トランジスタの高周波化を図る際に、ソース−ゲート間及びゲート−ドレイン間の寄生容量の低減化と電流コラプスの低減化とを両立化させて、利得向上による高周波化を可能にする半導体装置の構成及びその製造方法を提供することにある。
この発明の主題に係る半導体装置は、第１のIII族窒化物半導体から構成されるチャネル層と、前記チャネル層上に形成されており、前記第１のIII族窒化物半導体よりもそのバンドギャップが大きい第２のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、前記電子供給層の表面上に形成されたゲート電極と、前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、前記ドレイン電極に対向した前記ゲート電極の側面の全体又はその一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有するｎ個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備えたことを特徴とする。
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
本発明の主題によれば、動作時に、電界が集中するゲート電極のドレイン電極側の側面部分（平面視的には、ドレイン電極側のゲート電極端に相当。）に誘電率ε1より成る第１番目の絶縁膜を形成することで電界を緩和して電流コラプスの低減化を行うことが出来、且つ、ε1>ε2>…>εnを満足する誘電率εn (n≧2)より成るｎ個の絶縁膜をドレイン電極側に向けて順次に形成することで、非特許文献１に記載の先行例構造と比べて寄生容量を低減化することが出来、結果として、電流コラプスの低減化と、寄生容量の低減化に伴う高周波化に適した構造の実現と言う問題点を両立的に解決することが出来る。
しかも、本発明の主題に於いて、ゲート電極が上記絶縁膜群に属する全ての又は一部の数の絶縁膜の上部を被覆する上部突出部分を有する電極構造を備えている場合には、ドレイン電極側のゲート電極端に於ける電界集中をより一層緩和することが出来るので、電流コラプスを更に一層低減化することが可能となる。
又、本発明の主題に於いて、ゲート電極が上記絶縁膜群に属する全ての絶縁膜の上部を被覆する上部突出部分を有する電極構造を備えており、且つ、絶縁膜群に属する絶縁膜の内で最外部に位置する第ｎ番目の絶縁膜（誘電率εn）の側面とドレイン電極の側面との間に空隙が存在する場合には、電流コラプスの更なる低減化を図りつつ、寄生容量を更に一層低減化することが出来る。
しかも、本発明の主題に於いて、ゲート電極とソース電極間に位置する電子供給層の表面上に、電流コラプスの低減化には大きな影響を及ぼさない如何なる絶縁膜も形成されていない場合には、出来る限り最小数となる数の絶縁膜の配設を以ってして、電流コラプスの更なる低減化を図りつつ、更により一層の寄生容量の低減化を実現することが出来る。
（実施の形態１）
図１は、本実施の形態に係る窒化物半導体装置の一構成例を示す縦断面図である。図１の窒化物半導体装置は、III族窒化物半導体を用いたヘテロ接合電界効果型トランジスタ（ＨＥＭＴ）である。図１に示される通り、同装置は、基板１と、基板１の上面上に形成された第１のIII族窒化物半導体から構成されるチャネル層２と、チャネル層２の上面上に形成され、上記第１のIII族窒化物半導体よりもそのバンドギャップが大きい第２のIII族窒化物半導体から構成されており、且つチャネル層２との間でヘテロ接合を成す電子供給層３とを、備えている。更に、同装置は、電子供給層３の表面上に形成されたゲート電極としてのショットキー電極５と、ゲート電極５を挟んで対向する様に電子供給層３の表面上に形成されたソース電極及びドレイン電極としてのオーミック電極4a ，4b とを備えている。ここで、ショットキー電極５と電子供給層３とは、ショットキー接合を成している。又、オーミック電極4a ，4bと電子供給層３とは、オーミック接触している。
図１は、本実施の形態に係る窒化物半導体装置の一構成例を示す縦断面図である。図１の窒化物半導体装置は、III族窒化物半導体を用いたヘテロ接合電界効果型トランジスタ（ＨＥＭＴ）である。図１に示される通り、同装置は、基板１と、基板１の上面上に形成された第１のIII族窒化物半導体から構成されるチャネル層２と、チャネル層２の上面上に形成され、上記第１のIII族窒化物半導体よりもそのバンドギャップが大きい第２のIII族窒化物半導体から構成されており、且つチャネル層２との間でヘテロ接合を成す電子供給層３とを、備えている。更に、同装置は、電子供給層３の表面上に形成されたゲート電極としてのショットキー電極５と、ゲート電極５を挟んで対向する様に電子供給層３の表面上に形成されたソース電極及びドレイン電極としてのオーミック電極4a ，4b とを備えている。ここで、ショットキー電極５と電子供給層３とは、ショットキー接合を成している。又、オーミック電極4a ，4bと電子供給層３とは、オーミック接触している。
尚、同装置は、オーミック電極4a ，4bに於ける接触抵抗の低減化のために、各オーミック電極4a ，4bの下部に位置する電子供給層３及びチャネル層２の内部に形成された、対応するｎ型の高濃度不純物領域６を有していても良い。
更に、同装置に於いては、その中核的構成要素として、ドレイン電極4bに対向したゲート電極５の側面５Ｓ１の全体から、及び、ソース電極4aに対向したゲート電極５の側面５Ｓ２の全体から、それぞれ、ドレイン電極4bの側面及びソース電極4aの側面に至る迄（ドレイン電極4bの側面及びソース電極4aの側面に向かって）、誘電率がε1＞ε2＞…＞εn（n≧2）を有するｎ個の絶縁膜７a，７b，７c，…，７n が、当該順序で、ゲート電極５とドレイン電極4b間に位置する電子供給層３の表面の領域上及びゲート電極５とソース電極4a間に位置する電子供給層３の表面の領域上に、形成されている。換言すれば、紙面に垂直なゲート幅方向に沿った横断面形状として同装置を平面視的に捉えた場合に、ゲート電極５とドレイン電極4b間に位置する電子供給層３の表面の領域上及びゲート電極５とソース電極4a間に位置する電子供給層３の表面の領域上には、ゲート電極５の側面全体を取り囲む様に、誘電率がε1＞ε2＞…＞εn（n≧2）を有するｎ個の絶縁膜７a，７b，７c，…，７n が、当該順序で、形成されている。ここでは、これらの絶縁膜７a，７b，７c，…，７nから成る膜全体を、「絶縁膜群」と総称する。
以上の構造を同装置は備えていることから、動作時に、電界が集中する、主としてドレイン電極4b側のゲート電極端に誘電率ε1より成る第１番目の絶縁膜７aを形成することで、電界を緩和して電流コラプスの低減化を行い、且つ、ε1>ε2>…>εnを満足する誘電率εn (n≧2)より成る絶縁膜を順次形成することで、非特許文献１に記載の先行例構造と比べて寄生容量を低減することが出来、以って、電流コラプスの低減化と寄生容量の低減化とを両立させることが出来る。
尚、図１のゲート電極５の構造に代えて、後述する図２６に示す様な、絶縁膜群に属する一部の絶縁膜7a,7b,…,7m（ｍ＜ｎ：図２６ではｍ＝３である。）の上部を被覆する上部突出部５ＴＰを有する電極構造を、ゲート電極５が備えている様にしても良い。この場合には、ドレイン電極4bに対向したゲート電極５の側面の一部、即ち、ゲート電極５の下部部分５Ｂの側面５Ｓ１の全体から、及び、ソース電極4aに対向したゲート電極５の側面の一部、即ち、ゲート電極５の下部部分５Ｂの側面５Ｓ２の全体から、それぞれ、ドレイン電極4bの側面及びソース電極4aの側面に至る迄、誘電率がε1＞ε2＞…＞εn（n≧2）を有するｎ個の絶縁膜７a，７b，７c，…，７n が、当該順序で、ゲート電極５とドレイン電極4b間に位置する電子供給層３の表面の領域上及びゲート電極５とソース電極4a間に位置する電子供給層３の表面の領域上に、形成されていることになる。
次に、本実施の形態の一例に係る図１の窒化物半導体装置の製造方法について記載する。
図２〜図２７は、本実施の形態に係る窒化物半導体装置の製造方法を工程順に示す縦断面図である。
先ず始めに、図２に示す様に、例えば、サファイヤ、SiC（炭化シリコン）、GaN、又はSi等より成る基板１を準備する。
次に、図３に示す様に、例えば、MBE（Molecular Beam Epitaxy：分子線エピタキシャル成長法）又はCVD（Chemical Vapor Deposition：気相成長法）により、基板１の主表面上に、チャネル層２及び電子供給層３を、この順序で積層する。ここで、チャネル層２は、第１のIII族窒化物半導体として、AlxInyGa1-x-yN(0≦x＜1, 0≦y＜1)から成る。これに対して、電子供給層３は、第１のIII族窒化物半導体よりもそのバンドギャプ幅が大きい第２のIII族窒化物半導体として、AlzGa1-zN(Al組成zは0≦z≦1)から成る。
チャネル層２の厚さとしては、少なくとも電子が流れ得る厚さ(50 nm〜3000nm)があれば良く、チャネル層２に於ける不純物濃度は問われない。又、既述の通り、電子供給層３には、チャネル層２よりもそのバンドギャップ幅が広い物が用いられる。例えば、チャネル層２と電子供給層３との組み合わせとしては、GaN/ AlzGa1-z N（ｘ＝ｙ＝０の場合）、或いは、InyGa1-y N/AlzGa1-z N(ｘ＝０の場合）等が考えられる。電子供給層３の厚さに関しては、格子緩和しない程度の厚さ(5nm〜50nm)であれば良い。
電子供給層３の不純物濃度は、電子供給層３を高耐圧層とするために、1×1018cm-3以下に設定される。ここで、不純物の導電型は常にｎ型である。尚、窒化物半導体では、意図的に不純物を導入しない場合(ノンドープ)に於いても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はｎ型の不純物を含むこととなる。このため、結晶成長に於いてノンドープであっても、実際の不純物濃度が1×1018cm-3以下であれば良い。
尚、予め基板１の表面上にチャネル層２と電子供給層３とが積層形成されたものを、基板メーカー等から購入することとしても良い。
次に、図４に示す様に、写真製版により、レジストパターン８を、ソース・ドレイン電極形成領域以外の電子供給層３の表面領域上に形成する。そして、レジストパターン８をマスクとして、オーミック金属(例えば、TiとAlとの積層膜、Ti、Al、Mo、Auの積層膜等)を蒸着し、その後にレジストパターン８を除去して、オーミック電極4a,4bを、電子供給層３の表面の内のソース・ドレイン電極形成領域上に形成する(リフトオフ法)（図５）。
この際、オーミック電極4a,4b直下の半導体層３，２内にｎ型不純物を高濃度に有する領域を形成することで、オーミック電極を形成しても良い。その作製方法は、次の通りである。
即ち、電子供給層３の表面の内で、写真製版法により、図１の高濃度ｎ型不純物領域６を形成する以外の領域上に、レジストパターン８を形成する（図６）。このレジストパターン８は、次工程のイオン注入用マスクである。レジストパターン８の厚みは、1μm〜6μm程度(イオンが電子供給層３に達しない厚さ)であれば良い。注入されたイオンを遮断出来るのであれば、レジストパターン８に代えて、酸化膜等の膜を用いても良い。或いは、電子供給層３の表面上に10nm〜100nm程度の厚みの窒化膜又は酸化膜を形成した後に、レジストパターン８を形成しても良い。この窒化膜又は酸化膜は、イオン注入時に、電子供給層３を構成する原子(Al,Ga、N等)がイオンにより真空中に跳ね飛ばされるのを抑制する。その後、イオン注入装置を用いて電界加速したイオン９を照射し、イオン注入を行う（図７）。イオン９としては、ｎ型不純物である原子であれば良い。具体的には、O、C、Si、S、Ge、Se、Sn、Te、Pb等であるが、不純物準位の浅いSi又はGeが望ましい。更にMn、Mg、Cu、Be等のｐ型不純物を同時にイオン注入することで、ｎ型不純物の電気的活性化を増やしても良い。尚、イオン注入の加速エネルギー及び注入濃度は、電子供給層３の領域の内で高濃度ｎ型不純物領域６を形成する領域に於ける不純物濃度が1×1018cm-3を超える様に設定すれば良い。この後、レジストパターン８を剥離し、注入したイオン９の活性化を行うための熱処理を行う。熱処理は、注入されたイオンと結晶構成原子とを置換させるため、及び、イオン注入で形成されたダメージを回復させるために行われる。このため、1000℃以上の温度で5秒間以上の時間で処理することが望ましい。又、雰囲気に関しては、電子供給層３の表面から窒素原子が抜けるのを防止するために、窒素ガス、又はアンモニアガス等の窒素が含まれたガス中で、当該熱処理を行うことが望ましい。更に、電子供給層３の表面からの窒素原子が抜けるのを防止するために、窒化膜、酸化膜、窒化アルミニウム等の膜で電子供給層３の表面を被った後に、熱処理を行っても良い。この後、先に記載したオーミック電極の形成方法によって、ソース・ドレインオーミック電極４a，４bを、高濃度ｎ型不純物領域６の表面上に形成する（図８）。尚、これらのオーミック金属を積層した後に所定の温度でアニールすることで、オーミック電極４a，４bを合金化しても良い。
この後、誘電率ε1を有する絶縁膜７aを、オーミック電極４a，４b間の電子供給層３の表面上、及びオーミック電極４a，４bの上面上（露出面上）に形成する。このとき、使用する絶縁膜がSiNやSiO2等の無機絶縁膜である場合には、例えばプラズマCVD法や蒸着法等による堆積によって、絶縁膜７aを形成しても良い。或いは、使用する絶縁膜が有機絶縁膜である場合には、スピンコートによる塗布と熱処理による硬化とにより、絶縁膜７aを形成しても良い。その上で、図９に示す様に、ゲート長方向（紙面に水平な方向）に必ずゲート電極形成領域１０を含み得る寸法を有するレジストパターン１１aを、オーミック電極４a，４b間の絶縁膜７aの表面上に形成する。そして、エッチングによって、レジストパターン１１aによって覆われていない領域の絶縁膜７aを除去する（図１０）。この際、エッチングには、RIE（Reactive Ion Etching）やICP（Inductivity Coupled Plasma）エッチングやECR（Electron Cyclotron Resonance）エッチング、イオンミリング等によるドライエッチングや、酸・アルカリによるウェットエッチングを用いて行う。その後、レジストパターン１１aを除去する。
次に、絶縁膜７aの誘電率ε1よりも小さい誘電率ε2を有する絶縁膜７bを、露出表面上に形成する（図１１）。その上で、図１２に示す様に、絶縁膜７a上に形成されている絶縁膜７bの全体を含んで平面視的に絶縁膜７aを覆う様に、レジストパターン１１bを形成する。そして、エッチングによって、レジストパターン１１bによって覆われていない領域の絶縁膜７bを除去し、更にレジストパターン１１bを除去する。その後、絶縁膜7a上の絶縁膜7b以外の領域の表面を覆うレジストパターン11ｃを形成した上で（図１３）、エッチングによって絶縁膜7a上の絶縁膜7ｂを除去し、最後にレジストパターン11ｃを除去する（図１４）。これにより、オーミック電極４a，４b間の電子供給層３の表面上に、絶縁膜7aの周囲乃至は側面を全体的に取り囲む絶縁膜7ｂが、形成される。
以上の工程では、先に絶縁膜７aを含んで覆う様にレジストパターン１１bを形成し、レジストパターン１１bで覆われていない絶縁膜7bをエッチングして絶縁膜7aの側面を全体的に取り囲む絶縁膜7bを絶縁膜7aの周囲に形成した。しかし、逆に、図１１の構造に対してレジストパターン11cを形成して、先に絶縁膜7a上の絶縁膜7bをエッチングで除去し、その後、絶縁膜7aとこの絶縁膜7aの側面に全体的に接する残したい絶縁膜7bを覆う様なレジストパターン11dを形成した上で（図１５）、エッチングによって、絶縁膜7bの不要な部分を除去することとしても良い。
以上の様に、先に形成した絶縁膜の誘電率よりも小さい誘電率を有する絶縁膜を形成し、更に、不要な部分を除去するための形状を有するレジストパターンを形成した上で、当該レジストパターンをマスクとすることにより、不要な部分の絶縁膜を除去し、次に残存した絶縁膜の部分の上及び電子供給層３の表面上に形成された、残存した絶縁膜よりも更に小さい誘電率を有する絶縁膜を、同様の手法によって除去・残存させる工程を、繰り返す。
これによって、図１６に示した、誘電率がε1＞ε2＞…＞εn（n≧2）の大小関係を有する絶縁膜７a，７b，…７nを、電子供給層３の表面上のソース電極4aとドレイン電極4b間に形成することが出来る。
以上では、ソース電極4a及びドレイン電極4bの形成後に絶縁膜７a，７b，…７nを形成する工程を記載したが、先に絶縁膜７a，７b，…７nを形成し、その後に所定の位置にソース電極4a及びドレイン電極4bを形成することとしても良い。
又、先の記載では、ソース電極4a及びドレイン電極4bを形成すべき電子供給層３の表面の各領域の直下に高濃度ｎ型不純物領域6をそれぞれ形成し、次にソース電極4a及びドレイン電極4bを形成した上で、絶縁膜７a，７b，…７nの形成を行う工程を記載した。しかし、この様な工程に代えて、次の様な工程を採用しても良い。
即ち、ソース電極4a及びドレイン電極4bを形成すべき電子供給層３の表面の各領域の直下に高濃度ｎ型不純物領域6をそれぞれ形成した後に、誘電率ε1の絶縁膜７aを電子供給層３の表面上に全面的に形成し、既述した様なゲート電極形成領域１０を含む寸法を有するレジストパターン１１aを形成し、エッチングにより不要な絶縁膜７aを除去し、その上でレジストパターン11aを除去する（図１７）。次に、図１８に示す様に、絶縁膜７aの誘電率ε1よりも小さい誘電率ε2を有する絶縁膜７bを、形成する。そして、CMP処理によって、絶縁膜７bを平坦化する（図１９）。その後、絶縁膜７aの表面全面上及びその周囲の絶縁膜７bの一部表面上に、平面視的に見て絶縁膜７aを含んで覆う様に、レジストパターン１１bを形成し（図２０）、エッチングによってレジストパターン１１bによって覆われていない領域の絶縁膜７bを除去し、レジストパターン１１bを除去する（図２１）。これにより、絶縁膜７aと、絶縁膜７aの側面全体を覆って絶縁膜７aを取り囲む絶縁膜７bが、電子供給層３の表面上に形成される。
以上の様に、先に電子供給層３の表面上に形成した絶縁膜の誘電率よりも小さい誘電率を有する、後の絶縁膜を、先に形成した絶縁膜の側面上及び上面上に形成し、先に形成した絶縁膜の上面上に形成した後の絶縁膜をCMP処理によって平坦化し、後の絶縁膜の不要な部分を除去するレジストパターンにより、後の絶縁膜の不要な部分を除去する手順を繰り返すことによって、図２１に例示する様な、それぞれの誘電率がε1＞ε2＞…＞εn（n≧2）の大小関係を有する絶縁膜７a，７b，…７nを電子供給層３上に形成することが出来、この後に、ソース電極4a及びドレイン電極4bを先に記載した方法で形成して、図１６に示した構造を得ることが出来る。
この様に、図１７〜図２１に例示したCMP処理を利用する製造方法によれば、当該工程がソース電極4a及びドレイン電極4bを形成する工程より前にあるため、CMP処理を利用して先の絶縁膜上に形成された不要な後の絶縁膜を平坦化により除去する前の段差は、それ以前に形成された絶縁膜上の不要な後の絶縁膜の部分のみから成り、その結果、誘電率がε1＞ε2＞…＞εn（n≧2）の大小関係を有する絶縁膜７a，７b，…７nを、制御性良く、電子供給層３上に順次に形成することが出来る。
この後、図２２に示す様に、絶縁膜７aの上面の内でゲート電極形成領域１０以外の部分の表面を覆う様に、レジストパターン１２を形成する。そして、レジストパターン１２をマスクとして絶縁膜7aのゲート電極形成領域１０に該当する部分のみをエッチングによって除去し、その後、レジストパターン１２を除去する。これによって、電子供給層３の表面をその底面とする、ゲート電極形成領域１０に該当する開口部が、絶縁膜7aに形成される。
次に、オーミック電極4a,4bの形成方法と同様な方法で、ゲート電極としてのショットキー電極５を絶縁膜7a内の上記開口部内に形成する。ここで、ゲート電極５を成す金属（ゲート金属）としては、ｎ型窒化物半導体とショットキー接合を形成する金属であれば良い。例えば、Pt、Ni 等の仕事関数の高い金属、シリサイド、WN 等の窒化金属が窒化物半導体と接している構造である。ゲート電極５を形成するためには、リフトオフ法を用いることが出来る。この際、ゲート電極形成領域１０以外をレジストパターン１３で覆い（図２３）、ショットキー電極５をリフトオフすることにより、絶縁膜７a，７b，…７nの上にゲート電極５がない構造（図２４）を形成しても良いし、又は、ゲート電極形成領域１０よりも広い開口を有したレジストパターン１４を形成し（図２５）、ショットキー電極５を、リフトオフにより、絶縁膜７a，７b，…７nより成る絶縁膜群の一部の上面上にゲート電極５がある構造（図２６）となる様に形成しても良い（この場合には、ゲート電極５が、絶縁膜７aでその周囲全体が囲まれた下部５Ｂと、下部５Ｂに繋がりゲート長方向に突出した上部５Ｔとから成る。）。又は、ゲート金属を上記絶縁膜群の上面に全面的に蒸着した後、ゲート電極部分をレジストパターン１５で被い（図２７）、その他の部分をエッチングで除去する方法でも良く、この方法でも絶縁膜７a，７b，…７nの上面上にゲート電極５が無い構造（図２４）、或いは、上記絶縁膜群の一部の上面上にゲート電極５の突出部５ＴＰがある構造（図２６）を形成することが出来る。
又、上記絶縁膜群の一部の上面上をゲート電極５の上部５Ｔの突出部５ＴＰが覆う構造（図２６）の場合、ゲート電極５の突出部５ＴＰで覆われる絶縁膜は7aのみだけでなくても良い。要は、ｍ（１≦ｍ＜ｎ）個の絶縁膜７a，７b，…７mの上面が、ゲート電極５の突出部５ＴＰで覆われる。又、ゲート電極５を境に、ソース側の覆われる絶縁膜とドレイン側の覆われる絶縁膜とは互いに同じでなくても良い。即ち、絶縁膜上を覆うゲート電極５の突出部分５ＴＰのゲート長方向に突出した長さが、ソース側とドレイン側とで同じでなくても良く、或いは、ソース側には絶縁膜上を覆うゲート電極５の突出部分５ＴＰが無くても良い。
以上に記載した工程を経ることにより、図２４又は図２６に示される構造を形成することが出来る。これにより、動作時に、電界が集中するゲート電極端（特にドレイン側に面したゲート電極端）に誘電率ε1より成る絶縁膜7aを形成することで電界を緩和して電流コラプスの低減を行い、且つ、ε1>ε2>…>εnの大小関係を満足する誘電率εn (n≧2)より成るｎ個の絶縁膜７a，７b，…７nをドレイン電極4b側及びソース電極4a側に向けて順次に形成することで、非特許文献１に記載の先行例構造と比べて寄生容量を低減することが出来、寄生容量の低減化を電流コラプスの低減化と両立させることが可能となる。
なお、本実施の形態においては、レジストパターンを用いて所望の構造を形成する方法を示したが、所望の構造を形成するためには必ずしもレジストパターンを用いる必要はなく、絶縁膜の形成につづく全面エッチバック（いわゆるエッチバック法）によって形成してもよい。
（実施の形態２）
図２８は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図２８に示す通り、ゲート電極５は、図２６の構造例の場合と同様に、絶縁膜７aでその側面が全面的に取り囲まれた下部部分５Ｂと、下部部分５Ｂに繋がり、ソース電極4a側及びドレイン電極4b側の双方にゲート長方向に沿って突出した部分５ＴＰを有する上部部分５Ｔとから成る。そして、ソース電極4a−ゲート電極５間では、ゲート電極５の下部部分５Ｂのソース電極4a側に対向した側面（ソース電極側ゲート端）から、ソース電極4a側に向かって、誘電率がε1，ε2（ε1＞ε2）を有する２個の絶縁膜７a，７bが、この順序で、電子供給層３の表面上に形成されており、絶縁膜７a，７bの上面は共にゲート電極５の上部部分５Ｔの突出部分５ＴＰで被覆されている。従って、最外側の絶縁膜７bとソース電極4a間には、空隙が生じている。他方、ゲート電極５−ドレイン電極4b間では、ゲート電極５の下部部分５Ｂのドレイン電極4b側に対向した側面（ドレイン電極側ゲート端）から、ドレイン電極4b側に向かって、誘電率がε1，ε2，…，εn（ε1＞ε2＞…＞εn）（n≧2）を有するｎ個の絶縁膜７a，７b，７c，…，７nが、この順序で、電子供給層３の表面上に形成されており、しかも、ｎ個の絶縁膜７a，７b，７c，…，７n中、第１番目の絶縁膜７aから第ｍ番目（ｍ＜ｎ）の絶縁膜７mまでのｍ個の絶縁膜の各々の上面が、共にゲート電極５の上部部分５Ｔの突出部分５ＴＰで被覆されている。
図２８は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図２８に示す通り、ゲート電極５は、図２６の構造例の場合と同様に、絶縁膜７aでその側面が全面的に取り囲まれた下部部分５Ｂと、下部部分５Ｂに繋がり、ソース電極4a側及びドレイン電極4b側の双方にゲート長方向に沿って突出した部分５ＴＰを有する上部部分５Ｔとから成る。そして、ソース電極4a−ゲート電極５間では、ゲート電極５の下部部分５Ｂのソース電極4a側に対向した側面（ソース電極側ゲート端）から、ソース電極4a側に向かって、誘電率がε1，ε2（ε1＞ε2）を有する２個の絶縁膜７a，７bが、この順序で、電子供給層３の表面上に形成されており、絶縁膜７a，７bの上面は共にゲート電極５の上部部分５Ｔの突出部分５ＴＰで被覆されている。従って、最外側の絶縁膜７bとソース電極4a間には、空隙が生じている。他方、ゲート電極５−ドレイン電極4b間では、ゲート電極５の下部部分５Ｂのドレイン電極4b側に対向した側面（ドレイン電極側ゲート端）から、ドレイン電極4b側に向かって、誘電率がε1，ε2，…，εn（ε1＞ε2＞…＞εn）（n≧2）を有するｎ個の絶縁膜７a，７b，７c，…，７nが、この順序で、電子供給層３の表面上に形成されており、しかも、ｎ個の絶縁膜７a，７b，７c，…，７n中、第１番目の絶縁膜７aから第ｍ番目（ｍ＜ｎ）の絶縁膜７mまでのｍ個の絶縁膜の各々の上面が、共にゲート電極５の上部部分５Ｔの突出部分５ＴＰで被覆されている。
又、図２９は、図２８の構造の変形例を示す窒化物半導体装置の縦断面図である。図２９の装置では、図２８の装置と比較して、ゲート電極５−ドレイン電極4b間に於ける、ゲート電極５の上部部分５Ｔの突出部分５ＴＰで上面が被覆されていない第（ｍ＋１）番目（図２９ではｍ＝３）の絶縁膜7m＋1から最外側の第ｎ番目の絶縁膜7nまでの全絶縁膜が除去された構造が実現されている。そのため、第３番目の絶縁膜7cとドレイン電極4b間に、空隙が生じている。
更に、図３０は、図２９の構造の変形例を示す窒化物半導体装置の縦断面図である。図３０の装置では、図２９の装置と比較して、ソース電極4a−ゲート電極５間に於ける、ゲート電極５の上部部分５Ｔの突出部分５ＴＰで以ってその上面が被覆されていない第３番目の絶縁膜7cから最外側の第ｎ番目の絶縁膜7nまでの全絶縁膜が除去された構造が実現されている。そのため、第２番目の絶縁膜7bとソース電極4a間にも、空隙が生じている。
尚、図２８〜図３０の構造に於いて、ゲート電極５の上部部分５Ｔの突出部分５ＴＰで以ってその上面が被覆される絶縁膜の種類は、１種類以上であれば良く、又、ソース電極4a側の突出部分５ＴＰで以ってその上面が被覆される絶縁膜の種類数と、ドレイン電極4bの突出部分５ＴＰで以ってその上面が被覆される絶縁膜の種類数とが、同一である必要性は無く、双方とも相違していても良い。
続いて、図３１の縦断面図を用いて、本実施の形態に係る窒化物半導体装置（図２８）の製造方法について記載する。尚、記載の便宜上、実施の形態1で記載した、絶縁膜群に属する複数の絶縁膜の上面にゲート電極５の突出部分５ＴＰが接している構造であって、突出部分５ＴＰを有するゲート電極５を形成した後の構造（図２６）から、製造方法について説明する。
先ず、図３１に示す様に、ソース電極4a側の複数の絶縁膜の内で、ゲート電極５の突出部分５ＴＰによりその上面が覆われていない複数の絶縁膜の上面をその底面とする開口部を有するレジストパターン１６を形成する。次に、レジストパターン１６をマスクとしてドライエッチングを行うことによって、その上面が覆われていないソース電極4a側の複数の絶縁膜の全てを除去する。その後に、レジストパターン１６を除去する。この一連の工程により、図２８に相当する構造を形成することが出来る。図２９及び図３０に示した構造についても、同様にエッチングで除去する絶縁膜の領域にレジスト開口部のあるレジストパターンを用いることで、所望の構造を形成することが出来る。
以上に記載した方法により、上記絶縁膜の内の一部の絶縁膜の上部をゲート電極５の突出部分５ＴＰが覆っている構造をゲート電極５が有している場合に於いて、絶縁膜の上部がゲート電極５の突出部分５ＴＰによって被覆されていない領域の絶縁膜を除去した構造を形成することで、電流コラプスの低減化との両立を図りつつ、寄生容量を実施の形態１（図２４、図２６）の場合よりも更に低減化することが出来る。
（実施の形態３）
図３２は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図３２に示す様に、ゲート電極５−ドレイン電極4b間に形成されている複数の絶縁膜７a，７b，７c，…，７n（ε1＞ε2＞…＞εn（n≧2））の構造は、既述した図３０の構造の場合と同一である。即ち、図３２の例では、誘電率がε1＞ε2＞ε3の大小関係を満たす第１番目の絶縁膜７a、第２番目の絶縁膜7b、及び第３番目の絶縁膜7cが、この順序で、その上面がゲート電極５の突出部分５ＴＰで全て被覆される態様で、ゲート電極５−ドレイン電極4b間の電子供給層３の表面上に形成されている。他方、ソース電極4a−ゲート電極５間のゲート端からソース電極4a側に向かって形成されている、誘電率がε1＞ε2＞…＞εn（n≧2）の大小関係を満たす複数の絶縁膜７a，７b，７c，…，７nの構造は、図３０の対応する構造とは顕著に相違する。即ち、ソース電極4a−ゲート電極５間に於いて、その上面がゲート電極５の突出部分５ＴＰで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法が、ゲート電極５−ドレイン電極4b間に於いて、その上面がゲート電極５の突出部分５ＴＰで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法よりも狭くなる様に、ソース電極4a−ゲート電極５間に絶縁膜７aのみが形成され且つソース電極4a側の絶縁膜７aの幅寸法がドレイン電極4b側の絶縁膜７aの幅寸法よりも小さく設定されている。ソース電極4a−ゲート電極５間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないため、ソース電極4a側の絶縁膜７aの幅寸法はより小さい方が好ましいと、言える。
図３２は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図３２に示す様に、ゲート電極５−ドレイン電極4b間に形成されている複数の絶縁膜７a，７b，７c，…，７n（ε1＞ε2＞…＞εn（n≧2））の構造は、既述した図３０の構造の場合と同一である。即ち、図３２の例では、誘電率がε1＞ε2＞ε3の大小関係を満たす第１番目の絶縁膜７a、第２番目の絶縁膜7b、及び第３番目の絶縁膜7cが、この順序で、その上面がゲート電極５の突出部分５ＴＰで全て被覆される態様で、ゲート電極５−ドレイン電極4b間の電子供給層３の表面上に形成されている。他方、ソース電極4a−ゲート電極５間のゲート端からソース電極4a側に向かって形成されている、誘電率がε1＞ε2＞…＞εn（n≧2）の大小関係を満たす複数の絶縁膜７a，７b，７c，…，７nの構造は、図３０の対応する構造とは顕著に相違する。即ち、ソース電極4a−ゲート電極５間に於いて、その上面がゲート電極５の突出部分５ＴＰで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法が、ゲート電極５−ドレイン電極4b間に於いて、その上面がゲート電極５の突出部分５ＴＰで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法よりも狭くなる様に、ソース電極4a−ゲート電極５間に絶縁膜７aのみが形成され且つソース電極4a側の絶縁膜７aの幅寸法がドレイン電極4b側の絶縁膜７aの幅寸法よりも小さく設定されている。ソース電極4a−ゲート電極５間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないため、ソース電極4a側の絶縁膜７aの幅寸法はより小さい方が好ましいと、言える。
図３２の構造により、電流コラプスの低減化との両立を図りつつ、寄生容量を実施の形態２（図２８〜図３０）の場合よりも更に低減化することが出来る。
又、図３３は、本実施の形態に係る窒化物半導体装置の別の構成例を示す縦断面図である。図３３に示す本装置の構造は、図３２の装置の構造の変形例に相当しており、図３２に於けるソース電極4a側の絶縁膜７a自体も除去されている構造である。図３３に示す本装置の構造は、ソース電極4a−ゲート電極５間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないことを考えると、且つ、寄生容量の低減化にとってはドレイン電極4b側の絶縁膜の数がより少ない方が良いことから、最適な構造を有している。
続いて、図３４の縦断面図を用いて、本実施の形態に係る窒化物半導体装置（図３２）の製造方法について説明する。尚、説明の便宜上、実施の形態２で記載した、ゲート電極５の突出部分５ＴＰの直下のみに絶縁膜がある、図３０に示される構造の形成後からの製造方法について説明する。
先ず、図３４に示す様に、ソース電極4a側の絶縁膜の内で最外側の絶縁膜7bとソース電極4aとの間に形成されている空隙部分の一部に開口部を有するレジストパターン１７を形成する。その上で、ウェットエッチングによって、ソース電極4a側の絶縁膜7a,7bを横方向から除去することで、ソース電極4a側の絶縁膜の幅を狭くすることが出来る。そして、レジストパターン１７を除去することで、図３２の構造を形成することが出来る。更に、ソース電極4a側の絶縁膜7a,7bを全てウェットエッチングによって除去することで、図３３の最適な構造を形成することも出来る。
＜変形例＞
上記製造方法では、ゲート電極５の突出部分５ＴＰの直下にのみ絶縁膜がある構造の場合の一例である図３０の構造を形成した後からの図３３に示す構造の形成方法を説明した。しかし、本変形例では、図３３に示す、ゲート電極５のドレイン電極4b側の突出部分５ＴＰの直下にのみ絶縁膜7a,7b,7cを有する構造を、ウェットエッチングを用いることなく且つゲート電極５の形成工程よりも前の工程に於いて形成する場合について、説明する。尚、説明の便宜上、図８に示す、高濃度ｎ型不純物領域６の形成後にソース電極4a及びドレイン電極4bの形成を行った後の工程から、説明を始める。
上記製造方法では、ゲート電極５の突出部分５ＴＰの直下にのみ絶縁膜がある構造の場合の一例である図３０の構造を形成した後からの図３３に示す構造の形成方法を説明した。しかし、本変形例では、図３３に示す、ゲート電極５のドレイン電極4b側の突出部分５ＴＰの直下にのみ絶縁膜7a,7b,7cを有する構造を、ウェットエッチングを用いることなく且つゲート電極５の形成工程よりも前の工程に於いて形成する場合について、説明する。尚、説明の便宜上、図８に示す、高濃度ｎ型不純物領域６の形成後にソース電極4a及びドレイン電極4bの形成を行った後の工程から、説明を始める。
先ず、実施の形態１で既述した方法によって、ソース電極4a及びドレイン電極4b間の電子供給層３の表面上に、必要とする数までの絶縁膜を形成する。ここでは、ｎ=3の場合について説明する。即ち、図３５に示す通り、ε1＞ε2＞ε3の大小関係を満たす誘電率をそれぞれ有する絶縁膜7a,7b,7cを、実施の形態１で説明した方法によって、順次に形成する。
次に、図３６に示す通り、絶縁膜7aに形成されるゲート形成領域１０のドレイン電極4b側の部分から、ソース電極4a側に形成した絶縁膜7cまでの領域の上面をその底面とする開口部を有するレジストパターン１８を形成する。
次に、レジストパターン１８をマスクとするドライエッチングによって、レジストパターン１８の上記開口部直下に位置する絶縁膜の全てを、即ち、ソース電極4a側の絶縁膜7b、7ｃ及び絶縁膜7aの一部を全て除去し、その後に、レジストパターン１８を除去する。その上で、ネガ型レジストを用いて、残存する絶縁膜7aとソース電極4a間の電子供給層３の表面上に、残存する絶縁膜7aとの間にゲート形成領域１０の寸法分だけの間隙を有し且つ残存する絶縁膜7aと対向する様に、残存する絶縁膜7a、ドレイン電極4b側の絶縁膜7b、7ｃと同一の高さを有するレジストパターン１９を形成する（図３７）。このとき、絶縁膜7aとネガ型レジストパターン１９との間の寸法がゲート長となるため、使用する露光器の解像度制限によらず、重ね合わせ精度でゲート長を形成することが出来る。
次に、図３８に示す様に、ポジ型レジストを用いて、ドレイン電極4b側の絶縁膜7b、7ｃと、残存する絶縁膜7aと、残存する絶縁膜7aとレジストパターン１９との間の間隙及びレジストパターン１９の上面をその底面とする開口部を有するレジストパターン２０を形成する。
そして、ゲート電極を成すゲート金属５を蒸着し、リフトオフ法にて、残存する絶縁膜7aとレジストパターン１９との間の間隙を完全に充填すると共に、更に、ドレイン電極4b側の絶縁膜7b、7ｃの上面と残存する絶縁膜7aの上面とを被覆するドレイン電極4b側の突出部分５ＴＰ及びレジストパターン１９の上面を被覆するソース電極4a側の突出部分５ＴＰを有するゲート電極５を形成する。その上で、リフトオフ後（レジストパターン２０の除去後）に、ネガ型レジスト用の剥離液によって、ネガ型レジストパターン１９を除去する。これにより、図３３に示される所望の構造が形成される。尚、ゲート電極５の形成にスパッタを用いる場合には、図３８で用いるポジ型レジストパターン２０の膜厚を厚めに設定し、全面にスパッタにてゲート電極金属５を形成し、レジストパターン２１を形成した後（図３９）、イオンミリングにて、レジストパターン２１に覆われていない部分のゲート電極金属を除去し、レジストパターン２０，２１の除去に引き続いて、ネガ型レジストパターン１９を剥離液によって除去することでも、図３３に示される所望の構造を形成することが出来る。
本変形例によれば、ソース電極4a側およびドレイン電極4b側のゲート電極５の突出部分５ＴＰの直下にのみ絶縁膜を有する構造からゲート電極５のソース電極4a側の突出部分５ＴＰの直下に位置する絶縁膜のみをウェットエッチングによって除去する既述した製造方法と比べて、エッチング残無く、且つ、エッチング液による電子供給層３の表面並びにソース電極4a及びドレイン電極4bへの影響なく、図３３の構造を有する窒化物半導体装置を製造することが出来る。
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
本発明は、例えば、窒化物半導体を用いたＨＥＭＴに適用して好適である。
１ 基板、２ チャネル層、３ 電子供給層、４a，４b オーミック電極、５ ショットキー電極、６ 高濃度不純物領域、７a，７ｂ，…，７ｎ 絶縁膜、８ レジストパターン、９ イオン、１０ ゲート電極形成領域、１１a，１１ｂ，１１ｃ，１１ｄ レジストパターン、１２〜１８ レジストパターン、１９ ネガ型フォトレジストによるレジストパターン、２０ ポジ型フォトレジストによるレジストパターン、２１ レジストパターン。
Claims (10)
- 第１のIII族窒化物半導体から構成されるチャネル層と、
前記チャネル層上に形成されており、前記第１のIII族窒化物半導体よりもそのバンドギャップが大きい第２のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、
前記電子供給層の表面上に形成されたゲート電極と、
前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、
前記ドレイン電極に対向した前記ゲート電極の側面の全体又はその一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有するｎ個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備えたことを特徴とする、
半導体装置。 - 請求項１記載の半導体装置であって、
前記ｎ個の絶縁膜は、前記ゲート電極の前記側面の前記一部から前記ドレイン電極側に向かって形成されており、
前記ゲート電極の前記側面の前記一部は前記ゲート電極の下部部分の側面に該当しており、
前記ゲート電極の前記下部部分に繋がる上部部分は、前記ゲート電極の前記下部部分よりも前記ドレイン電極側に向かって突出しており、
前記ゲート電極の前記上部部分の内で突出部分は、誘電率がε1の第１番目の絶縁膜から誘電率がεm（ｍ＜ｎ）の第ｍ番目の絶縁膜までのｍ個の絶縁膜の上面を被覆していることを特徴とする、
半導体装置。 - 請求項１記載の半導体装置であって、
前記ｎ個の絶縁膜は、前記ゲート電極の前記側面の前記一部から前記ドレイン電極側に向かって形成されており、
前記ゲート電極の前記側面の前記一部は前記ゲート電極の下部部分の側面に該当しており、
前記ゲート電極の前記下部部分に繋がる上部部分は、前記ゲート電極の前記下部部分よりも前記ドレイン電極側に向かって突出しており、
前記ゲート電極の前記上部部分の内で突出部分は、前記ｎ個の絶縁膜の上面全体を被覆しており、
誘電率がεnの第ｎ番目の絶縁膜と前記ドレイン電極との間には、空隙が存在することを特徴とする、
半導体装置。 - 請求項３記載の半導体装置であって、
前記ゲート電極と前記ソース電極間に位置する前記電子供給層の前記表面の領域上には、各誘電率がε1＞ε2＞…＞εn（n≧2）の大小関係を満足する前記ｎ個の絶縁膜が一切形成されてはいないことを特徴とする、
半導体装置。 - 第１のIII族窒化物半導体から構成されるチャネル層と、前記チャネル層上に形成されており、前記第１のIII族窒化物半導体よりもそのバンドギャップが大きい第２のIII族窒化物半導体から構成され且つ前記チャネル層との間でヘテロ接合を成す電子供給層とが順次に積層された基板を有する半導体装置の製造方法であって、
前記電子供給層の表面上に対向し合うソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、少なくとも、前記ドレイン電極側に向かってそれぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有するｎ個の絶縁膜を当該順序で形成する工程と、
少なくとも、誘電率ε1を有する第１番目の絶縁膜と同一の高さを有し且つ前記第１番目の絶縁膜の側面と全面的に接触するゲート電極を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法であって、
前記ｎ個の絶縁膜を形成する工程は、
前記電子供給層の前記表面上に先に形成した第ｋ番目（１≦ｋ＜ｎ−１）の絶縁膜の誘電率よりも小さな誘電率を有する第（ｋ＋１）番目の絶縁膜を、前記電子供給層の前記表面上及び前記第１番目の絶縁膜から前記第ｋ番目の絶縁膜までのｋ個の絶縁膜の上面上に形成し、不要な部分のみを除去するレジストパターンを用いることにより、前記第（ｋ＋１）番目の絶縁膜の内で不要な部分のみを除去して、除去後に残存する第（ｋ＋１）番目の絶縁膜が前記第ｋ番目の絶縁膜の側面全体を取り囲むこととし、次に前記第（ｋ＋１）番目の絶縁膜よりも小さな誘電率を有する第（ｋ＋２）番目の絶縁膜を、前記電子供給層の前記表面上及び前記第１番目の絶縁膜から前記残存する第（ｋ＋１）番目の絶縁膜までの（ｋ＋１）個の絶縁膜の上面上に形成して、前記第（ｋ＋２）番目の絶縁膜が前記残存する第（ｋ＋１）番目の絶縁膜の側面全体のみを取り囲む様に前記第（ｋ＋２）番目の絶縁膜を除去する工程を順次に繰り返す工程から成ることを特徴とする、
半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法であって、
前記ｎ個の絶縁膜を形成する工程は、
前記電子供給層の前記表面上に先に形成した第ｋ番目（１≦ｋ＜ｎ）の絶縁膜の誘電率よりも小さな誘電率を有する第（ｋ＋１）番目の絶縁膜を、前記電子供給層の前記表面上及び前記第１番目の絶縁膜から前記第ｋ番目の絶縁膜までのｋ個の絶縁膜の上面上に形成し、前記第１番目の絶縁膜から前記第ｋ番目の絶縁膜までの前記ｋ個の絶縁膜の前記上面上に形成された前記第（ｋ＋１）番目の絶縁膜をＣＭＰ処理によって除去することで前記第（ｋ＋１）番目の絶縁膜を平坦化し、その後、不要な部分のみを除去するレジストパターンを用いることにより、前記平坦化された第（ｋ＋１）番目の絶縁膜の内で不要な部分のみを除去して、除去後に残存する第（ｋ＋１）番目の絶縁膜が前記第ｋ番目の絶縁膜の側面全体を取り囲む工程を順次に繰り返す工程から成り、
前記ソース電極及び前記ドレイン電極を形成する工程は、前記ｎ個の絶縁膜を形成する工程の後に実行されることを特徴とする、
半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法であって、
前記ｎ個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有する前記ｎ個の絶縁膜を当該順序で形成する工程であり、
前記ゲート電極形成工程は、
前記第１番目の絶縁膜の内部に形成されてその側面全体が前記第１番目の絶縁膜で取り囲まれた下部部分と、
前記下部部分に繋がっており、前記ドレイン電極側の前記ｎ個の絶縁膜の内でｍ１個（１≦ｍ１＜ｎ）の絶縁膜の各上面を被覆する前記ドレイン電極側に突出した部分と、前記ソース電極側の前記ｎ個の絶縁膜の内でｍ２個（１≦ｍ２＜ｎ）の絶縁膜の各上面を被覆する前記ソース電極側に突出した部分とを有する上部部分とから成る前記ゲート電極を形成する工程であり、
前記ゲート電極の形成後に、エッチングにより、前記ドレイン電極側の第（ｍ１＋１）番目の絶縁膜から第ｎ番目の絶縁膜までの全てを、又は／及び、前記ソース電極側の第（ｍ２＋１）番目の絶縁膜から第ｎ番目の絶縁膜までの全てを、除去する工程を更に備えることを特徴とする、
半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法であって、
前記ｎ個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有する前記ｎ個の絶縁膜を当該順序で形成する工程であり、
前記ゲート電極形成工程は、
前記第１番目の絶縁膜の内部に形成されてその側面全体が前記第１番目の絶縁膜で取り囲まれた下部部分と、
前記下部部分に繋がっており、前記ドレイン電極側の前記ｎ個の絶縁膜の内でｍ１個（１≦ｍ１＜ｎ）の絶縁膜の各上面を被覆する前記ドレイン電極側に突出した部分と、前記ソース電極側の前記ｎ個の絶縁膜の内でｍ２個（１≦ｍ２＜ｎ）の絶縁膜の各上面を被覆する前記ソース電極側に突出した部分とを有する上部部分とから成る前記ゲート電極を形成する工程であり、
前記ゲート電極の形成後に、ドライエッチングにより、前記ドレイン電極側の第（ｍ１＋１）番目の絶縁膜から第ｎ番目の絶縁膜までの全てを、及び、前記ソース電極側の第（ｍ２＋１）番目の絶縁膜から第ｎ番目の絶縁膜までの全てを、除去する工程と、
前記除去工程後の前記ソース電極側の第ｍ２番目の絶縁膜と前記ソース電極間の空隙部分の一部に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、ウェットエッチングにより、前記除去工程後の前記ソース電極側の絶縁膜の一部又は全部を除去する工程とを更に備えることを特徴とする、
半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法であって、
前記ｎ個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、且つ、最も外側の絶縁膜が前記ソース電極及び前記ドレイン電極の各々との間に空隙を形成する様に、それぞれ誘電率がε1、ε2、…、εn（n≧2）（ε1＞ε2＞…＞εn）を有する前記ｎ個の絶縁膜を当該順序で形成する工程と、
誘電率がε1の前記第１番目の絶縁膜の内でゲート電極形成領域に該当する部分の前記ドレイン電極側の端部から前記第１番目の絶縁膜の前記ソース電極側の側面までの領域の上面と、前記ソース電極側の第２番目の絶縁膜から第ｎ番目の絶縁膜までの（ｎ−１）個の絶縁膜の各々の上面とを、その底面とする開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記開口部直下の全ての絶縁膜を除去する工程と、
前記開口部直下の前記全ての絶縁膜を除去する工程後に、残存する第１番目の絶縁膜と前記ソース電極との間の前記電子供給層の表面上に、前記残存する第１番目の絶縁膜との間に前記ゲート電極形成領域のゲート長方向に於ける寸法を有する間隙部分を形成し、且つ、前記残存する第１番目の絶縁膜及び前記ドレイン電極側の（ｎ−１）個の絶縁膜と同一高さを有する、露光済みのネガ型レジストパターンを形成する工程とを備えており、
前記ｎ個の絶縁膜を形成する工程後に引き続いて行われる前記ゲート電極形成工程は、
前記ネガ型レジストパターン、前記残存する第１番目の絶縁膜及び前記ドレイン電極側の前記（ｎ−１）個の絶縁膜の各々の上面をその底面とする開口部を有するポジ型レジストパターンを形成する工程と、
前記ポジ型レジストパターンの形成後に、前記ネガ型レジストパターンと前記残存する第１番目の絶縁膜との間の前記間隙部分を完全に充填する下部部分と、前記下部部分に繋がり且つ前記ネガ型レジストパターンの前記上面を被覆するソース電極側突出部分及び前記残存する第１番目の絶縁膜及び前記ドレイン電極側の前記（ｎ−１）個の絶縁膜の各々の前記上面を被覆するドレイン電極側突出部分を有する上部部分とから成る前記ゲート電極を形成する工程と、
前記ポジ型レジストパターンを除去し、その後に前記ネガ型レジストパターンを除去する工程とを備えることを特徴とする、
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007186474A JP5224741B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007186474A JP5224741B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009026838A true JP2009026838A (ja) | 2009-02-05 |
| JP5224741B2 JP5224741B2 (ja) | 2013-07-03 |
Family
ID=40398400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007186474A Expired - Fee Related JP5224741B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5224741B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238982A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2010122628A1 (ja) * | 2009-04-20 | 2010-10-28 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2010251456A (ja) * | 2009-04-14 | 2010-11-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2012104760A (ja) * | 2010-11-12 | 2012-05-31 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| CN106981507A (zh) * | 2017-03-29 | 2017-07-25 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
| KR20170097807A (ko) * | 2016-02-18 | 2017-08-29 | 한국전자통신연구원 | 반도체 소자 및 이의 제조 방법 |
| US10192964B2 (en) | 2016-07-12 | 2019-01-29 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| US10276703B2 (en) | 2016-07-12 | 2019-04-30 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252299A (ja) * | 1999-03-03 | 2000-09-14 | Nec Corp | 電界効果トランジスタ |
| JP2003218129A (ja) * | 2002-01-28 | 2003-07-31 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006128646A (ja) * | 2004-09-28 | 2006-05-18 | Sharp Corp | 電子デバイスおよびヘテロ接合ｆｅｔ |
-
2007
- 2007-07-18 JP JP2007186474A patent/JP5224741B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252299A (ja) * | 1999-03-03 | 2000-09-14 | Nec Corp | 電界効果トランジスタ |
| JP2003218129A (ja) * | 2002-01-28 | 2003-07-31 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006128646A (ja) * | 2004-09-28 | 2006-05-18 | Sharp Corp | 電子デバイスおよびヘテロ接合ｆｅｔ |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8816408B2 (en) | 2009-03-31 | 2014-08-26 | Fujitsu Limited | Compound semiconductor device and manufacturing method thereof |
| JP2010238982A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2010251456A (ja) * | 2009-04-14 | 2010-11-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US8999772B2 (en) | 2009-04-20 | 2015-04-07 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| JPWO2010122628A1 (ja) * | 2009-04-20 | 2012-10-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8581261B2 (en) | 2009-04-20 | 2013-11-12 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| JP5472293B2 (ja) * | 2009-04-20 | 2014-04-16 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8895378B2 (en) | 2009-04-20 | 2014-11-25 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| WO2010122628A1 (ja) * | 2009-04-20 | 2010-10-28 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2012104760A (ja) * | 2010-11-12 | 2012-05-31 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| KR20170097807A (ko) * | 2016-02-18 | 2017-08-29 | 한국전자통신연구원 | 반도체 소자 및 이의 제조 방법 |
| KR102298440B1 (ko) * | 2016-02-18 | 2021-09-08 | 한국전자통신연구원 | 반도체 소자 및 이의 제조 방법 |
| US10192964B2 (en) | 2016-07-12 | 2019-01-29 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| US10276703B2 (en) | 2016-07-12 | 2019-04-30 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| CN106981507A (zh) * | 2017-03-29 | 2017-07-25 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5224741B2 (ja) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5534701B2 (ja) | 半導体装置 | |
| JP5224741B2 (ja) | 半導体装置及びその製造方法 | |
| JP7065370B2 (ja) | 半導体デバイス及びその製造方法 | |
| US11127847B2 (en) | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device | |
| JP2007317794A (ja) | 半導体装置およびその製造方法 | |
| JP2008205414A (ja) | 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法 | |
| JP2009032796A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| CN111312808B (zh) | 半导体装置及其制造方法 | |
| TW202103268A (zh) | 高電子遷移率電晶體及其製作方法 | |
| TWI725433B (zh) | 半導體裝置的製作方法 | |
| TWI661555B (zh) | 增強型高電子遷移率電晶體元件 | |
| TWI676293B (zh) | 半導體裝置及其製造方法 | |
| JP2009177110A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| US20150325698A1 (en) | Semiconductor device and manufacturing method | |
| KR101736914B1 (ko) | 고주파 소자 구조물의 제조방법 | |
| CN117542882B (zh) | 一种氮化镓器件及其制备方法 | |
| CN1877838A (zh) | 半导体器件及其制造方法 | |
| CN110690275A (zh) | 半导体装置及其制造方法 | |
| US11127846B2 (en) | High electron mobility transistor devices and methods for forming the same | |
| CN105308721B (zh) | 在氮化镓器件和集成电路中制备自对准隔离的方法 | |
| CN112289683B (zh) | 高电子迁移率晶体管及其制造方法 | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| JP2008118082A (ja) | 窒化物半導体装置及びその製造方法 | |
| TWI726316B (zh) | 高電子遷移率電晶體裝置及其製造方法 | |
| JP6641876B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5224741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |