CN111312808B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN111312808B CN111312808B CN201910752029.8A CN201910752029A CN111312808B CN 111312808 B CN111312808 B CN 111312808B CN 201910752029 A CN201910752029 A CN 201910752029A CN 111312808 B CN111312808 B CN 111312808B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- dielectric layer
- field plate
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 74
- 230000008569 process Effects 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000003475 lamination Methods 0.000 abstract description 5
- 239000007772 electrode material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 152
- 238000005137 deposition process Methods 0.000 description 16
- 238000002955 isolation Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 125000002524 organometallic group Chemical group 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 238000002407 reforming Methods 0.000 description 3
- -1 silicon nitride Chemical class 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体装置及其制造方法，该方法包含在衬底上方形成迭层，其中迭层包含通道层和阻障层，且阻障层位于通道层上方；在迭层上方形成源极电极和漏极电极；在迭层上方形成介电层，且介电层覆盖源极电极和漏极电极；在介电层上形成光阻图案，其中光阻图案具有开口；经由光阻图案的开口刻蚀介电层，以形成通孔穿过介电层；在光阻图案上形成栅极电极材料，其中栅极材料的一部分经由光阻图案的开口和通孔形成栅极电极于迭层上，且栅极电极位于源极电极和漏极电极之间；移除光阻图案；以及在介电层上形成场板，其中场板的一部分位于通孔内且覆盖栅极电极。
Description
技术领域
本发明实施例是关于半导体制造技术，特别是有关于具有场板(field plate)的半导体装置及其制造方法。
背景技术
半导体装置已经广泛地用于各种电子产品，例如个人电脑、移动电话、数字相机及其他电子设备。半导体装置的演进正持续影响及改善人类的生活方式。
在诸多类型的半导体装置中，高电子迁移率晶体管(high electron mobilitytransistor，HEMT)因具有低导通电阻、高切换频率、高击穿电压和高温操作等优点，为目前高功率元件或模块产业的发展重点之一。
然而，现有的高电子迁移率晶体管及其形成方法仍存在一些缺点(例如电流坍塌)而非在各方面皆令人满意。
发明内容
根据本发明的一些实施例，提供半导体装置的制造方法。此方法包含在衬底上方形成迭层，其中迭层包含通道层和阻障层，且阻障层位于通道层上方；在迭层上方形成源极电极和漏极电极；在迭层上方形成介电层，且介电层覆盖源极电极和漏极电极；在介电层上形成光阻图案，其中光阻图案具有开口；经由光阻图案的开口刻蚀介电层，以形成通孔穿过介电层；在光阻图案上形成栅极材料，其中栅极材料的一部分经由光阻图案的开口和通孔形成栅极电极于迭层上，且栅极电极位于源极电极和漏极电极之间；移除光阻图案；以及在介电层上形成场板，其中场板的一部分位于通孔内且覆盖栅极电极。
在一些实施例中，通孔上宽下窄。
在一些实施例中，在形成栅极电极之后，栅极电极和介电层之间形成间隙。
在一些实施例中，场板的上述部分延伸并填入间隙内。
在一些实施例中，通孔的形成包含湿式刻蚀工艺。
在一些实施例中，光阻图案的移除包含剥离工艺。
在一些实施例中，场板的厚度大于栅极电极的厚度。
在一些实施例中，栅极电极的厚度对介电层的厚度的比值在1/2至2/3的范围。
在一些实施例中，场板的形成包含在介电层上和通孔内形成场板材料层；以及选择性刻蚀场板材料层，以形成场板。
根据本发明的一些实施例，提供半导体装置。此半导体装置包含迭层，设置于衬底上方，其中迭层包含通道层和阻障层，且阻障层位于通道层上方；源极电极和漏极电极，设置于迭层上方；介电层，设置于迭层上且覆盖源极电极和漏极电极，其中介电层具有倾斜侧壁，且倾斜侧壁位于源极电极和漏极电极之间；栅极电极，设置于迭层上且位于源极电极和漏极电极之间；以及场板，设置于迭层上且覆盖栅极电极，其中场板具有延伸部位于栅极电极和倾斜侧壁之间。
在一些实施例中，栅极电极的厚度对介电层的厚度的比值在1/2至2/3的范围。
在一些实施例中，栅极电极的厚度小于场板的厚度。
在一些实施例中，倾斜侧壁的上部与栅极电极之间的距离大于倾斜侧壁的下部与栅极电极之间的距离。
在一些实施例中，延伸部环绕栅极电极。
在一些实施例中，场板延伸至介电层的顶表面。
附图说明
以下将配合附图详述本发明的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1A～图1H是根据一些实施例绘示在制造半导体装置的各个阶段的剖面示意图。
附图标记：
100～半导体装置
102～衬底
103～迭层
104～缓冲层
106～通道层
108～二维电子气
110～阻障层
112～盖层
114～保护层
116～隔离结构
118～源极电极
120～漏极电极
122～介电层
124、134～光阻图案
125～开口
126～通孔
127～间隙
128～栅极材料
130～栅极电极
132～场板
132L～场板材料层
133～延伸部
S1～侧壁
T1、T2、T3～厚度
W1、W2、W3～宽度
具体实施方式
以下概述一些实施例，以使得本领域技术人员可以更容易理解本发明实施例。然而，这些实施例只是范例，并非用于限制本发明实施例。可以理解的是，本领域技术人员可以根据需求，调整以下描述的实施例，例如改变工艺顺序及/或包含比在此描述的更多或更少步骤，并且这些调整并未超出本发明实施例的范围。
此外，可以在以下叙述的实施例的基础上添加其他元件。举例来说，“在第一元件上形成第二元件”的描述可能包含第一元件与第二元件直接接触的实施例，也可能包含第一元件与第二元件之间具有其他元件，使得第一元件与第二元件不直接接触的实施例，并且第一元件与第二元件的上下关系可能随着装置在不同方位操作或使用而改变。另外，在不同的实施例中可能使用重复的参考数字及/或字母，此重复是为了简化和清楚，而非用以表示所讨论的不同实施例之间的关系。
本发明实施例在半导体装置设置场板，其中场板具有延伸部位于栅极电极和介电层之间，此延伸部增加场板与栅极电极和介电层之间的接触面积，而可避免或减少场板脱落的情形发生。此外，本发明实施例经由同一光阻图案形成栅极电极和刻蚀出设置场板的通孔，因此可以减少工艺步骤并且可以使栅极电极自对准地覆盖通孔露出的元件，减少元件表面可能受到的损伤及污染，避免这些损伤及污染造成例如电流坍塌的问题，提升半导体装置的效能。
图1A～图1H是根据一些实施例绘示在制造半导体装置100的各个阶段的剖面示意图。首先，根据一些实施例，提供衬底102(如图1A所示)。举例来说，衬底102可以是块体(bulk)半导体衬底或是由不同材料形成的复合衬底。在一些实施例中，衬底102可以包含元素半导体衬底、化合物半导体衬底或合金半导体衬底。举例来说，衬底102可以包含硅衬底、锗衬底、硅锗衬底、碳化硅(SiC)衬底、氮化铝(AlN)衬底、氮化镓(GaN)衬底、其他适当的衬底或前述的组合。在一些实施例中，衬底102包含绝缘体上覆半导体(semiconductor-on-insulator，SOI)衬底，其经由在绝缘层上设置半导体材料而形成。
然后，根据一些实施例，在衬底102上方形成迭层103。在一些实施例中，如图1A所示，迭层103包含缓冲层104。在一些实施例中，缓冲层104可避免或减少其下方膜层(例如衬底102)以及其上方膜层(例如后文所述的通道层106)之间的晶格常数差异和热膨胀系数差异所造成的缺陷。缓冲层104可以具有单层或多层结构。在一些实施例中，缓冲层104的材料包含III-V族化合物半导体材料，例如III族氮化物。举例来说，缓冲层104的材料可以包含氮化铝(AlN)、氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铝铟(AlInN)、氮化铝镓铟(AlGaInN)、类似的材料或前述的组合。在一些实施例中，缓冲层104的形成可以包含沉积工艺，例如分子束磊晶(molecular beam epitaxy，MBE)、有机金属化学气相沉积(Metalorganic Chemical Vapor Deposition，MOCVD)类似的工艺或前述的组合。
在一些实施例中，如图1A所示，迭层103包含形成于缓冲层104之上的通道层106。在一些实施例中，通道层106的材料包含一或多种III-V族化合物半导体材料，例如III族氮化物。在一些实施例中，通道层106的材料例如为氮化镓、氮化铟镓、类似的材料或前述的组合。通道层106的形成可以包含沉积工艺，例如分子束磊晶、有机金属化学气相沉积、类似的沉积工艺或前述的组合。此外，通道层106可以是掺杂或不掺杂的。
在一些实施例中，如图1A所示，迭层103包含形成于通道层106之上的阻障层110。阻障层110可以具有二元或多元结构。在一些实施例中，阻障层110的材料包含III-V族化合物半导体材料，例如III族氮化物。举例来说，阻障层110的材料可以包含氮化铝、氮化铝镓、氮化铝铟(AlInN)、氮化铝镓铟(AlGaInN)、类似的材料或前述的组合。在本发明实施例中，使用适当的材料形成阻障层110和通道层106，以在通道层106和阻障层110的界面附近产生二维电子气(two dimensional electron gas，2DEG)108。在一些实施例中，通道层106由氮化镓形成，而阻障层110则由氮化铝镓形成。在一些实施例中，阻障层110的形成包含沉积工艺，例如，分子束磊晶、有机金属化学气相沉积、类似的沉积工艺或前述的组合。此外，阻障层110可以是掺杂或不掺杂的。
在一些实施例中，如图1A所示，迭层103包含形成在阻障层110之上的盖层(capping layer)112。在一些实施例中，盖层112可避免或减少阻障层110发生氧化的情形。在一些实施例中，盖层112的材料包含III-V族化合物半导体材料，例如III族氮化物。举例来说，盖层112的材料可以包含氮化镓、氮化铟(InN)、氮化铟镓、类似的材料或前述的组合。在一些实施例中，盖层112的形成包含沉积工艺，例如分子束磊晶、有机金属化学气相沉积、类似的沉积工艺或前述的组合。
在一些实施例中，如图1A所示，迭层103包含形成在盖层112之上的保护层114。在一些实施例中，保护层114的材料包含介电材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数(low-k)介电材料、类似的材料或前述的组合。在一些实施例中，保护层114的形成可以包含沉积工艺，例如化学气相沉积工艺、原子层沉积工艺、旋转涂布工艺、类似的沉积工艺或前述的组合。
然后，根据一些实施例，在迭层103中设置隔离结构116。如图1A所示，隔离结构116可以穿过保护层114、盖层112、阻障层110和通道层106并延伸进入缓冲层104，使得隔离结构116的底表面位于缓冲层104内，但本发明实施例不限于此，隔离结构116也可以具有其他深度。在一些实施例中，隔离结构116的材料包含绝缘材料，例如氧化硅的氧化物、例如氮化硅的氮化物、类似的材料或前述的组合。
在一些实施例中，隔离结构116的形成包含设置遮罩层(未绘示)覆盖迭层103并露出隔离结构116的预定位置，接着使用上述遮罩层作为刻蚀罩幕进行刻蚀工艺以在迭层103中形成沟槽，然后可以藉由沉积工艺在上述沟槽中沉积隔离结构116的材料，以形成隔离结构116。
举例而言，遮罩层可以包含光阻，例如正型光阻(positive photoresist)或负型光阻(negative photoresist)。在一些实施例中，遮罩层可以包含硬遮罩，且可由氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)、氮碳化硅(SiCN)、类似的材料或前述的组合形成。遮罩层可以是单层或多层结构。遮罩层的形成可以包含沉积工艺、光微影工艺、其他适当的工艺或前述的组合。在一些实施例中，沉积工艺包含旋转涂布(spin-oncoating)、化学气相沉积、原子层沉积、类似的工艺或前述的组合。举例来说，光微影工艺可以包含光阻涂布(例如旋转涂布)、软烘烤(soft baking)、光罩对准(maskaligning)、曝光(exposure)、曝光后烘烤(post-exposure baking，PEB)、显影(developing)、清洗(rinsing)、干燥(例如硬烘烤)、其他合适的工艺或前述的组合。
在一些实施例中，上述刻蚀工艺可以包含干式刻蚀工艺、湿式刻蚀工艺或前述的组合。举例来说，干式刻蚀工艺可以包含反应性离子刻蚀(reactive ion etch，RIE)、感应耦合式电浆(inductively-coupled plasma，ICP)刻蚀、中子束刻蚀(neutral beam etch，NBE)、电子回旋共振式(electron cyclotron resonance，ERC)刻蚀、类似的刻蚀工艺或前述的组合。举例来说，湿式刻蚀工艺可以使用例如氢氟酸(hydrofluoric acid，HF)、氢氧化铵(ammonium hydroxide，NH4OH)或任何合适的刻蚀剂。
可以根据隔离结构116的预定位置调整上述沟槽的深度和宽度，且隔离结构116不限于垂直侧壁，也可以具有倾斜侧壁或其他形貌的侧壁。
然后，根据一些实施例，在迭层103上方形成源极电极118和漏极电极120。在一些实施例中，如图1A所示，源极电极118和漏极电极120可以穿过盖层112和保护层114并延伸进入阻障层110，使得源极电极118的底表面和漏极电极120的底表面位于阻障层110内。在一些实施例中，源极电极118和漏极电极120未延伸进入阻障层110中，且源极电极118的底表面和漏极电极120的底表面直接接触阻障层110的顶表面。在一些实施例中，源极电极118的材料和漏极电极120的材料各自独立地包含导电材料，例如金属、金属硅化物、类似的材料或前述的组合。举例来说，金属可以是金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、类似的材料、前述的合金或前述的组合。
在一些实施例中，源极电极118和漏极电极120的形成包含经由适当的工艺(例如光微影工艺、刻蚀工艺、其他适当的工艺或前述的组合)在迭层103中形成凹槽，其对应源极电极118和漏极电极120的预定位置，然后可以藉由沉积工艺在上述凹槽中沉积源极电极118的材料和漏极电极120的材料，以形成源极电极118和漏极电极120。在一些实施例中，沉积工艺可以包含物理气相沉积、化学气相沉积、原子层沉积、蒸镀(evaporation)、类似的工艺或前述的组合。
然后，根据一些实施例，如图1B所示，在迭层103上方形成介电层122。根据一些实施例，介电层122覆盖源极电极118和漏极电极120。在一些实施例中，介电层122可以包含任何合适的介电材料，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料、类似的材料或前述的组合。在一些实施例中，介电层122的形成包含沉积工艺，例如化学气相沉积工艺、原子层沉积工艺、旋转涂布工艺、类似的沉积工艺或前述的组合。
然后，根据一些实施例，如图1C所示，在介电层122上形成光阻图案124，其中光阻图案124具有开口125。可以藉由光微影工艺形成具有开口125的光阻图案124。在一些实施例中，光阻材料包含正型光阻，例如聚甲基丙烯酸甲酯(Poly(methylmethacrylate)，PMMA)。光微影工艺的范例如前所述，故不再赘述。
然后，根据一些实施例，如图1D所示，经由光阻图案124的开口125刻蚀介电层122，以于介电层122中形成通孔126。在一些实施例中，通孔126穿过介电层122和保护层114并且露出盖层112。在一些实施例中，如图1D所示，通孔126位于源极电极118和漏极电极120之间。可以根据预定设置栅极电极的位置调整通孔126的位置。
在一些实施例中，如图1D所示，通孔126具有倾斜的侧壁S1。由于通孔126形成于介电层122中，因此侧壁S1亦可视为介电层122的侧壁。在一些实施例中，介电层122的倾斜侧壁S1位于源极电极118和漏极电极120之间。在一些实施例中，使用湿式刻蚀工艺刻蚀介电层122以在介电层122中形成具有倾斜侧壁S1的通孔126。在一些实施例中，可以使用湿式刻蚀工艺和干式刻蚀工艺的组合刻蚀介电层122。在一些实施例中，通孔126的形成包含使用刻蚀剂为氢氟酸的湿式刻蚀工艺。
在一些实施例中，如图1D所示，通孔126上宽下窄。在一些实施例中，通孔126的顶部宽度W1大于底部宽度W2的差值在约0.1微米(μm)至约1μm的范围，例如约0.3μm。此外，通孔126的顶部宽度W1可以大于光阻图案124的开口125的宽度W3。
然后，根据一些实施例，如图1E所示，在光阻图案124上形成栅极材料128，其中栅极材料128的一部分经由光阻图案124的开口125和通孔126沉积于迭层103上以在迭层103上形成栅极电极130，且栅极材料128的另一部分沉积于光阻图案124的顶表面上。在一些实施例中，如图1E所示，栅极电极130位于源极电极118和漏极电极120之间。
具体而言，在一些实施例中，光阻图案124的开口125对应栅极电极130的位置，相对于移除光阻图案124再重新形成另一光阻图案来形成栅极电极130，本发明实施例可以减少工艺步骤并且可以自我对准的方式在通孔126内形成栅极电极130。此外，相对于移除光阻图案124再重新形成另一光阻图案来形成栅极电极130，本发明实施例可以避免移除光阻图案124的工艺损伤未受到保护的迭层103。
另外，由于本发明实施例形成的栅极电极130准确地覆盖通孔126露出的迭层103，可以避免栅极电极130的位置偏移而无法保护底下的迭层103，因此可以减少迭层103表面可能受到的损伤及污染，避免这些损伤及污染造成例如电流坍塌的问题，提升半导体装置100的效能。
栅极材料126可以包含一或多种导电材料，且导电材料的范例如前所述，故不再赘述。在一些实施例中，栅极材料126包含镍和金(Ni/Au)。在一些实施例中，栅极材料126的形成可以包含物理气相沉积、化学气相沉积、原子层沉积、蒸镀、类似的工艺或前述的组合。
在一些实施例中，如图1E所示，由于通孔126的顶部宽度W1大于开口125的宽度W3，在形成栅极电极130之后，栅极电极130和介电层122之间形成间隙127。在一些实施例中，如图1E所示，间隙127为V型，并且介电层122的倾斜侧壁S1的上部与栅极电极130之间的距离大于倾斜侧壁S1的下部与栅极电极130之间的距离。在一些实施例中，间隙127为U型或其他适当的形状。
然后，根据一些实施例，如图1F所示，移除光阻图案124并同时移除光阻图案124上的栅极材料126。在一些实施例中，使用剥离(lift-off)工艺移除光阻图案124，其中剥离工艺可以选择性地(selectively)移除光阻图案124。换句话说，相对于使用刻蚀工艺移除栅极材料126，本发明实施例使用剥离工艺可以避免栅极材料126的移除过程损伤周围的元件，提升半导体装置100的效能。此外，剥离工艺可以使用任何合适的溶液，例如N-甲基吡咯烷酮(NMP)。
然后，根据一些实施例，在介电层122上形成场板材料层132L。如图1F所示，场板材料层132L的一部分位于通孔126内且覆盖栅极电极130。场板材料层132L可以包含一或多层导电材料，且导电材料及其形成方式的范例如前所述，故不再赘述。在一些实施例中，场板材料层132L可以包含Ti/Pt/Au迭层结构、Ti/Al/TiN迭层结构、TiN/Al/TiN迭层结构、类似的材料或前述的组合。场板材料层132L可以选用与栅极材料126相同或不同的材料。
在一些实施例中，如图1F所示，介电层122覆盖源极电极118和漏极电极120，因此直接形成于介电层122上的场板材料层132L不会接触源极电极118和漏极电极120。亦即，根据一些实施例，在形成场板材料层132L期间可以不使用额外的遮罩层保护源极电极118和漏极电极120，减少工艺步骤。
在一些实施例中，如图1F所示，场板材料层132L的一部分延伸并填入间隙127内，此部分形成延伸部133，其位于栅极电极130和介电层122的倾斜侧壁S1之间。在一些实施例中，场板材料层132L与栅极电极130和介电层122之间的附着性良好，因此场板材料层132L及其延伸部133环绕栅极电极130可以增加场板材料层132L与栅极电极130和介电层122之间的接触面积，并且降低场板材料层132L脱落的可能性。
然后，根据一些实施例，如图1G所示，在场板材料层132L上形成遮罩层134，然后选择性刻蚀遮罩层134露出的场板材料层132L的一部分，并留下场板材料层132L的另一部分作为场板132。如图1G所示，场板132的一部分延伸至介电层122的顶表面。遮罩层134的材料和形成方式的范例如前所述，故不再赘述。场板材料层132L的刻蚀工艺可以包含干式刻蚀工艺、湿式刻蚀工艺或前述的组合。刻蚀工艺可以采用如前所述的范例，例如感应耦合式电浆刻蚀，但也可以使用其他合适的刻蚀工艺。
然后，根据一些实施例，如图1H所示，移除遮罩层134。可以藉由任何合适的工艺移除遮罩层134，例如灰化(ashing)工艺。
根据一些实施例，如图1H所示，介电层122的厚度T1大于栅极电极130的厚度T2，可以避免栅极电极130阻碍光阻图案124的移除工艺，进而避免或减少光阻图案124残留。此外，在一些实施例中，较厚的场板132可以增加导电性并减少串联电阻，进而可以改善半导体装置100的频率特性并减少杂讯系数。另一方面，在一些实施例中，介电层122的厚度T1太厚可能会降低位于介电层122上的场板132的效果，例如减少电流坍塌的功效。根据一些实施例，栅极电极130的厚度T2对介电层122的厚度T1的比值在约1/2至约2/3的范围，例如约0.55至约0.6。在上述范围内，可以避免或减少光阻图案124残留。
根据一些实施例，如图1H所示，场板132的厚度T3大于栅极电极130的厚度T2。在一些实施例中，栅极电极130的厚度T2较薄，产生的应力较小，因此可以避免应力造成栅极电极130脱落。在一些实施例中，栅极电极130的一部分埋在保护层114内，栅极电极130的厚度T2较小可以使得此部分的占比较多，其进一步降低栅极电极130脱落的可能性。当栅极电极130不易脱落时，可以增加栅极电极130的材料的选择，而不限于与周围元件有密合性的材料。
综上所述，本发明实施例在半导体装置中设置场板，其中场板具有延伸部位于栅极电极和介电层之间，此延伸部可以增加场板与栅极电极和介电层之间的接触面积，以避免场板脱落。此外，本发明实施例提供的半导体装置具有覆盖源极电极和漏极电极的介电层，因此在形成场板时，可以不使用额外的遮罩层覆盖源极电极和漏极电极，减少工艺步骤。
另外，本发明实施例调整介电层的厚度和栅极电极的厚度，其有利于去除介电层上的光阻图案，避免光阻图案残留，并且可以减少介电层的影响。此外，本发明实施例调整场板的厚度和栅极电极的厚度，可以避免栅极电极及/或场板脱落，并提升半导体装置的效能，例如改善频率特性和减少杂讯系数。
另一方面，本发明实施例提供半导体装置的制造方法，其包含使用同一光阻图案形成栅极电极和刻蚀出设置场板的通孔，相对于移除形成通孔的光阻图案再重新形成另一光阻图案来形成栅极电极，本发明实施例可以减少工艺步骤，并且可以使栅极电极自对准地形成于通孔内，还可以避免移除光阻图案的工艺损伤未被覆盖的迭层。
另外，由于形成的栅极电极可以准确地覆盖被通孔露出的迭层，本发明实施例可以避免栅极电极的位置偏移而造成后续工艺损伤露出的迭层。因此，本发明实施例可以减少元件表面可能受到的损伤及污染，避免缺陷造成例如电流坍塌的问题，提升半导体装置的效能。
此外，在一些实施例中，使用剥离工艺选择性地移除光阻图案，并同时移除光阻图案上的栅极材料，相对于使用刻蚀工艺移除栅极材料，剥离工艺对周围的元件的损伤较小，因此本发明实施例可以避免移除栅极材料期间产生缺陷，提升半导体装置的效能。
虽然本发明实施例已以多个实施例描述如上，但这些实施例并非用于限定本发明实施例。本领域技术人员应可理解，他们能以本发明实施例为基础，做各式各样的改变、取代和替换，以达到与在此描述的多个实施例相同的目的及/或优点。本领域技术人员也可理解，此类修改或设计并未悖离本发明实施例的精神和范围。因此，本发明的保护范围当视权利要求所界定者为准。
Claims (11)
1.一种半导体装置的制造方法，其特征在于，包括：
在一衬底上方形成一迭层，其中该迭层包括一通道层和一阻障层，且该阻障层位于该通道层上方；
在该迭层上方形成一源极电极和一漏极电极；
在该迭层上方形成一介电层，且该介电层覆盖该源极电极和该漏极电极；
在该介电层上形成一光阻图案，其中该光阻图案具有一开口；
经由该光阻图案的该开口刻蚀该介电层，以形成一通孔穿过该介电层；
在该光阻图案上形成一栅极材料，其中该栅极材料的一部分经由该光阻图案的该开口和该通孔形成一栅极电极于该迭层上，且该栅极电极位于该源极电极和该漏极电极之间，其中该栅极电极的厚度对该介电层的厚度的比值在1/2至2/3的范围；
移除该光阻图案；以及
在该介电层上形成一场板，其中该场板的一部分位于该通孔内且覆盖该栅极电极且该场板的厚度大于该栅极电极的厚度。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，该通孔上宽下窄。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，在形成该栅极电极之后，该栅极电极和该介电层之间形成一间隙。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，该场板的该部分延伸并填入该间隙内。
5.如权利要求1所述的半导体装置的制造方法，其特征在于，该通孔的形成包括湿式刻蚀工艺。
6.如权利要求1所述的半导体装置的制造方法，其特征在于，该光阻图案的移除包括剥离工艺。
7.如权利要求1所述的半导体装置的制造方法，其特征在于，该场板的形成包括：
在该介电层上和该通孔内形成一场板材料层；以及
选择性刻蚀该场板材料层，以形成该场板。
8.一种半导体装置，其特征在于，包括：
一迭层，设置于一衬底上方，其中该迭层包括一通道层和一阻障层，且该阻障层位于该通道层上方；
一源极电极和一漏极电极，设置于该迭层上方；
一介电层，设置于该迭层上且覆盖该源极电极和该漏极电极，其中该介电层具有一倾斜侧壁，且该倾斜侧壁位于该源极电极和该漏极电极之间；
一栅极电极，设置于该迭层上且位于该源极电极和该漏极电极之间，其中该栅极电极的厚度对该介电层的厚度的比值在1/2至2/3的范围；以及
一场板，设置于该迭层上且覆盖该栅极电极，其中该场板具有一延伸部位于该栅极电极和该倾斜侧壁之间且该场板的厚度大于该栅极电极的厚度。
9.如权利要求8所述的半导体装置，其特征在于，该倾斜侧壁的上部与该栅极电极之间的距离大于该倾斜侧壁的下部与该栅极电极之间的距离。
10.如权利要求8所述的半导体装置，其特征在于，该延伸部环绕该栅极电极。
11.如权利要求8所述的半导体装置，其特征在于，该场板延伸至该介电层的顶表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107144422 | 2018-12-11 | ||
| TW107144422A TWI674631B (zh) | 2018-12-11 | 2018-12-11 | 半導體裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111312808A CN111312808A (zh) | 2020-06-19 |
| CN111312808B true CN111312808B (zh) | 2023-08-08 |
Family
ID=69023827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910752029.8A Active CN111312808B (zh) | 2018-12-11 | 2019-08-15 | 半导体装置及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111312808B (zh) |
| TW (1) | TWI674631B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI725738B (zh) * | 2020-02-18 | 2021-04-21 | 新唐科技股份有限公司 | 阻障層及包括該阻障層的氣體感測器 |
| TWI755277B (zh) * | 2021-02-09 | 2022-02-11 | 世界先進積體電路股份有限公司 | 高電子遷移率電晶體及其製作方法 |
| TWI813489B (zh) * | 2022-11-02 | 2023-08-21 | 財團法人工業技術研究院 | 電晶體結構及其製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101299437A (zh) * | 2007-05-01 | 2008-11-05 | 冲电气工业株式会社 | 场效应晶体管 |
| CN101308796A (zh) * | 2007-05-16 | 2008-11-19 | 冲电气工业株式会社 | 场效应晶体管及其制造方法 |
| CN106298882A (zh) * | 2016-08-04 | 2017-01-04 | 苏州能讯高能半导体有限公司 | 高电子迁移率晶体管器件及其制造方法 |
| CN107507856A (zh) * | 2016-06-14 | 2017-12-22 | 黄知澍 | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024357B2 (en) * | 2011-04-15 | 2015-05-05 | Stmicroelectronics S.R.L. | Method for manufacturing a HEMT transistor and corresponding HEMT transistor |
-
2018
- 2018-12-11 TW TW107144422A patent/TWI674631B/zh active
-
2019
- 2019-08-15 CN CN201910752029.8A patent/CN111312808B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101299437A (zh) * | 2007-05-01 | 2008-11-05 | 冲电气工业株式会社 | 场效应晶体管 |
| CN101308796A (zh) * | 2007-05-16 | 2008-11-19 | 冲电气工业株式会社 | 场效应晶体管及其制造方法 |
| CN107507856A (zh) * | 2016-06-14 | 2017-12-22 | 黄知澍 | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 |
| CN106298882A (zh) * | 2016-08-04 | 2017-01-04 | 苏州能讯高能半导体有限公司 | 高电子迁移率晶体管器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI674631B (zh) | 2019-10-11 |
| CN111312808A (zh) | 2020-06-19 |
| TW202022951A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101716049B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| US11127847B2 (en) | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device | |
| CN111312808B (zh) | 半导体装置及其制造方法 | |
| US11398546B2 (en) | Semiconductor devices and methods for fabricating the same | |
| CN113016074A (zh) | 半导体器件及其制造方法 | |
| CN110071173B (zh) | 半导体装置及其制造方法 | |
| JP2009026838A (ja) | 半導体装置及びその製造方法 | |
| CN110690275B (zh) | 半导体装置及其制造方法 | |
| US20220271153A1 (en) | Hemt and fabricating method of the same | |
| CN114373715A (zh) | 具有蚀刻终止层的装置和其相关方法 | |
| TWI686873B (zh) | 半導體裝置及其製造方法 | |
| CN110875383B (zh) | 半导体装置及其制造方法 | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| TWI726316B (zh) | 高電子遷移率電晶體裝置及其製造方法 | |
| US11127846B2 (en) | High electron mobility transistor devices and methods for forming the same | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| CN111987155A (zh) | 高电子迁移率晶体管装置及其制造方法 | |
| US11211331B2 (en) | Semiconductor structure having a via and methods of manufacturing the same | |
| CN112750701A (zh) | 制造hemt器件的栅极端子的方法和hemt器件 | |
| CN111987141A (zh) | 半导体装置及其制造方法 | |
| US20240047554A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN117832266B (zh) | 半导体器件及其制备方法 | |
| TWI664727B (zh) | 半導體裝置及其製造方法 | |
| CN216213472U (zh) | 半导体装置 | |
| CN114068698A (zh) | 功率半导体元件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |