CN117542882B - 一种氮化镓器件及其制备方法 - Google Patents
一种氮化镓器件及其制备方法 Download PDFInfo
- Publication number
- CN117542882B CN117542882B CN202410033267.4A CN202410033267A CN117542882B CN 117542882 B CN117542882 B CN 117542882B CN 202410033267 A CN202410033267 A CN 202410033267A CN 117542882 B CN117542882 B CN 117542882B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate structure
- passivation layer
- passivation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 41
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000002161 passivation Methods 0.000 claims abstract description 163
- 238000005530 etching Methods 0.000 claims abstract description 70
- 230000004888 barrier function Effects 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 39
- 230000005684 electric field Effects 0.000 description 15
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种氮化镓器件及其制备方法，氮化镓器件包括：依次层叠设置的衬底结构、沟道层和势垒层；多个栅极结构，每一栅极结构覆盖部分势垒层；第一钝化层覆盖栅极结构以及势垒层未覆盖栅极结构的区域；刻蚀停止层位于第一钝化层远离栅极结构的一侧；第二钝化层包括中心区域和边缘区域，中心区域的第二钝化层覆盖栅极结构上的刻蚀停止层，边缘区域的第二钝化层覆盖第一钝化层上的刻蚀停止层，边缘区域包括多个凹槽；多个场板；每一场板位于凹槽内以及第二钝化层远离刻蚀停止层的一侧；场板由凹槽内延伸至中心区域，且覆盖至少部分中心区域。本发明可以提高场板的均匀性和器件性能，同时可以降低工艺时间和工艺成本。
Description
技术领域
本发明涉及氮化镓器件技术领域，尤其涉及一种氮化镓器件及其制备方法。
背景技术
现在氮化镓器件场板设计，在保证与栅极有一定距离前提下，尽可能避免场板搭在栅极结构的侧壁上，现有技术中采用湿法刻蚀制备场板，使得栅极结构的侧壁上存在场板的残留物，器件的性能下降，并且使得场板的均匀性变差；现有技术中需要制备两层场板，成本较高，工艺时间较长。
发明内容
本发明提供了一种氮化镓器件及其制备方法，可以提高场板的均匀性和器件性能，同时可以降低工艺时间和工艺成本。
根据本发明的一方面，提供了一种氮化镓器件，包括：
依次层叠设置的衬底结构、沟道层和势垒层；
多个栅极结构，每一栅极结构位于势垒层远离沟道层的一侧；每一栅极结构覆盖部分势垒层；
第一钝化层；第一钝化层位于栅极结构远离势垒层的一侧，第一钝化层覆盖栅极结构以及势垒层未覆盖栅极结构的区域；
刻蚀停止层；刻蚀停止层位于第一钝化层远离栅极结构的一侧；
第二钝化层；第二钝化层位于刻蚀停止层远离第一钝化层的一侧；第二钝化层包括中心区域和边缘区域，中心区域的第二钝化层覆盖栅极结构上的刻蚀停止层，边缘区域的第二钝化层覆盖第一钝化层上的刻蚀停止层，边缘区域包括多个凹槽；
多个场板；每一场板位于凹槽内以及第二钝化层远离刻蚀停止层的一侧；场板由凹槽内延伸至中心区域，且覆盖至少部分中心区域。
可选的，多个栅极结构包括多个栅极单元，每一栅极单元包括间隔设置的第一栅极结构和第二栅极结构；
栅极结构与凹槽一一对应设置；多个凹槽包括多个第一凹槽和多个第二凹槽；每一第一栅极结构对应一个第一凹槽，第一凹槽位于第一栅极结构远离同一栅极单元内的第二栅极结构的一侧；每一第二栅极结构对应一个第二凹槽，第二凹槽位于第二栅极结构远离同一栅极单元内的第一栅极结构的一侧；
场板与凹槽一一对应设置；多个场板包括多个第一场板和多个第二场板；每一第一场板对应一个第一凹槽，第一场板由第一凹槽内延伸至第一栅极结构的上方；每一第二场板对应一个第二凹槽，第二场板由第二凹槽内延伸至第二栅极结构的上方。
可选的，相邻的栅极单元之间的距离大于同一栅极单元内的第一栅极结构与第二栅极结构之间的距离。
可选的，栅极结构包括掺杂的氮化物半导体层和栅极；
掺杂的氮化物半导体层位于势垒层远离沟道层的一侧；栅极位于掺杂的氮化物半导体层远离势垒层的一侧；栅极结构覆盖部分掺杂的氮化物半导体层；第一钝化层覆盖掺杂的氮化物半导体层未覆盖栅极的区域。
可选的，刻蚀停止层的厚度范围为10-30埃。
可选的，场板的厚度范围为500-600 埃。
可选的，场板的材料包括氮化钛；刻蚀停止层的材料包括氮化铝。
根据本发明的另一方面，提供了一种氮化镓器件的制备方法，包括：
形成依次层叠设置的衬底结构、沟道层和势垒层；
在势垒层远离沟道层的一侧形成多个栅极结构；每一栅极结构覆盖部分势垒层；
在栅极结构远离势垒层的一侧形成第一钝化层；第一钝化层覆盖栅极结构以及势垒层未覆盖栅极结构的区域；
在第一钝化层远离栅极结构的一侧形成刻蚀停止层；
在刻蚀停止层远离第一钝化层的一侧形成第二钝化层；第二钝化层包括中心区域和边缘区域，中心区域的第二钝化层覆盖栅极结构上的刻蚀停止层，边缘区域的第二钝化层覆盖第一钝化层上的刻蚀停止层，边缘区域包括多个凹槽；
在凹槽内以及第二钝化层远离刻蚀停止层的一侧形成多个场板；场板由凹槽内延伸至中心区域，且覆盖至少部分中心区域。
可选的，在刻蚀停止层远离第一钝化层的一侧形成第二钝化层，包括：
在刻蚀停止层远离第一钝化层的一侧形成第二钝化子层；
在第二钝化子层远离刻蚀停止层的一侧形成第一光刻胶；
图案化第一光刻胶；
刻蚀第二钝化子层的部分边缘区域；
去除第一光刻胶，形成第二钝化层。
可选的，在凹槽内以及第二钝化层远离刻蚀停止层的一侧形成多个场板，包括：
在凹槽内以及第二钝化层远离刻蚀停止层的一侧形成场板子层；
在场板子层远离第二钝化层的一侧形成第二光刻胶；
图案化第二光刻胶；
刻蚀场板子层；
去除第二光刻胶，形成多个场板。
本发明实施例技术方案提供的氮化镓器件包括：依次层叠设置的衬底结构、沟道层和势垒层；多个栅极结构，每一栅极结构位于势垒层远离沟道层的一侧；每一栅极结构覆盖部分势垒层；第一钝化层；第一钝化层位于栅极结构远离势垒层的一侧，第一钝化层覆盖栅极结构以及势垒层未覆盖栅极结构的区域；刻蚀停止层；刻蚀停止层位于第一钝化层远离栅极结构的一侧；第二钝化层；第二钝化层位于刻蚀停止层远离第一钝化层的一侧；第二钝化层包括中心区域和边缘区域，中心区域的第二钝化层覆盖栅极结构上的刻蚀停止层，边缘区域的第二钝化层覆盖第一钝化层上的刻蚀停止层，边缘区域包括多个凹槽；多个场板；每一场板位于凹槽内以及第二钝化层远离刻蚀停止层的一侧；场板由凹槽内延伸至中心区域，且覆盖至少部分中心区域，场板为一体结构，可以避免在传统工艺中需要在栅极结构一侧形成两个场板，可以降低工艺成本和工艺时间，场板覆盖栅极结构的侧壁，可以避免在刻蚀场板时在栅极结构的侧壁上存在场板的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性。栅极结构上的场板与栅极结构之间间隔第一钝化层、刻蚀停止层和第二钝化层，栅极结构上的场板与栅极结构距离较远，可以减小电容，提高器件的开关速度；边缘区域的场板与沟道层的距离较近，可以用于调节沟道层中的二维电子气，从而可以调控电场，使得电场更加均匀，提高器件性能。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种氮化镓器件的结构示意图。
图2是本发明实施例一提供的又一种氮化镓器件的结构示意图。
图3是本发明实施例二提供的一种氮化镓器件的制备方法的流程图。
图4是图3中S150的细化流程图。
图5-图9是本发明实施例二提供的一种氮化镓器件的中间结构示意图。
图10是图3中S160的细化流程图。
图11-图14是本发明实施例二提供的又一种氮化镓器件的中间结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
本发明实施例提供了一种氮化镓器件，图1是本发明实施例一提供的一种氮化镓器件的结构示意图，参考图1，氮化镓器件包括：依次层叠设置的衬底结构10、沟道层20和势垒层30；多个栅极结构40，每一栅极结构40位于势垒层30远离沟道层20的一侧；每一栅极结构40覆盖部分势垒层30；第一钝化层50；第一钝化层50位于栅极结构40远离势垒层30的一侧，第一钝化层50覆盖栅极结构40以及势垒层30未覆盖栅极结构40的区域；刻蚀停止层60；刻蚀停止层60位于第一钝化层50远离栅极结构40的一侧。
第二钝化层70；第二钝化层70位于刻蚀停止层60远离第一钝化层50的一侧；第二钝化层70包括中心区域71和边缘区域72，中心区域71的第二钝化层70覆盖栅极结构40上的刻蚀停止层60，边缘区域72的第二钝化层70覆盖第一钝化层50上的刻蚀停止层60，边缘区域72包括多个凹槽73；多个场板80；每一场板80位于凹槽73内以及第二钝化层70远离刻蚀停止层60的一侧；场板80由凹槽73内延伸至中心区域71，且覆盖至少部分中心区域71。
其中，氮化镓器件还包括源极和漏极，源极和漏极分别位于每一栅极结构40的两侧，源极和漏极未在图1中示出，图1仅示例性的展示出一个栅极结构40和一个凹槽73的示意图。衬底结构10可以包括衬底和缓冲层，衬底的材料可以包括硅、碳化硅和蓝宝石中的任意一种，本发明实施例不做具体限定。沟道层20的材料可以为氮化镓，势垒层30的材料可以为AlGaN，在沟道层30和势垒层40的异质界面可以形成二维电子气。第一钝化层50和第二钝化层70的材料均可以为氮化硅，可以用于隔离场板80和栅极结构40，维持器件的电学性能。刻蚀停止层60的材料可以为氮化铝，可以用于保护第一钝化层50免受刻蚀液的侵蚀，可以控制刻蚀的位置和深度，刻蚀停止层60可提高场板的工艺稳定性和可控性。
场板80的材料可以为氮化钛，可以用于调节电场。场板80为一体结构，可以避免在传统工艺中需要在栅极结构40的一侧形成两个场板80，降低工艺成本和工艺时间，场板80由凹槽73内延伸至第二钝化层70的中心区域71，且覆盖至少部分第二钝化层70的中心区域71，场板80覆盖栅极结构40的侧壁，可以避免在形成场板80时在栅极结构40的侧壁上存在场板80的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性。栅极结构40上的场板80与栅极结构40之间间隔第一钝化层50、刻蚀停止层60和第二钝化层70，栅极结构40上的场板80与栅极结构40距离较远，可以减小电容，提高器件的开关速度；在第二钝化层70的边缘区域设置凹槽73，凹槽73内的场板80与沟道层20的距离较近，可以用于调节沟道层20中的二维电子气，从而可以调控电场，使得电场更加均匀，提高器件性能。
本发明实施例技术方案提供的氮化镓器件包括：依次层叠设置的衬底结构10、沟道层20和势垒层30；多个栅极结构40，每一栅极结构40位于势垒层30远离沟道层20的一侧；每一栅极结构40覆盖部分势垒层30；第一钝化层50；第一钝化层50位于栅极结构40远离势垒层30的一侧，第一钝化层50覆盖栅极结构40以及势垒层30未覆盖栅极结构40的区域；刻蚀停止层60；刻蚀停止层60位于第一钝化层50远离栅极结构40的一侧；第二钝化层70；第二钝化层70位于刻蚀停止层60远离第一钝化层50的一侧；第二钝化层70包括中心区域71和边缘区域72，中心区域71的第二钝化层70覆盖栅极结构40上的刻蚀停止层60，边缘区域72的第二钝化层70覆盖第一钝化层50上的刻蚀停止层60，边缘区域72包括多个凹槽73；多个场板80；每一场板80位于凹槽73内以及第二钝化层70远离刻蚀停止层60的一侧；场板80由凹槽73内延伸至中心区域71，且覆盖至少部分中心区域71，场板80为一体结构，可以避免在传统工艺中需要在栅极结构40一侧形成两个场板80，可以降低工艺成本和工艺时间，场板80由凹槽73内延伸至第二钝化层70的中心区域71，且覆盖至少部分第二钝化层70的中心区域71，场板80覆盖栅极结构40的侧壁，可以避免在刻蚀场板80时在栅极结构40的侧壁上存在场板80的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性。栅极结构40上的场板80与栅极结构40之间间隔第一钝化层50、刻蚀停止层60和第二钝化层70，栅极结构40上的场板80与栅极结构40距离较远，可以减小电容，提高器件的开关速度；边缘区域的场板80与沟道层20的距离较近，可以用于调节沟道层20中的二维电子气，从而可以调控电场，使得电场更加均匀，提高器件性能。
可选的，图2是本发明实施例一提供的又一种氮化镓器件的结构示意图，参考图1和图2，多个栅极结构40包括多个栅极单元，每一栅极单元包括间隔设置的第一栅极结构401和第二栅极结构402；栅极结构40与凹槽73一一对应设置；多个凹槽73包括多个第一凹槽731和多个第二凹槽732；每一第一栅极结构401对应一个第一凹槽731，第一凹槽731位于第一栅极结构401远离同一栅极单元内的第二栅极结构402的一侧；每一第二栅极结构402对应一个第二凹槽732，第二凹槽732位于第二栅极结构402远离同一栅极单元内的第一栅极结构401的一侧；场板80与凹槽73一一对应设置；多个场板80包括多个第一场板81和多个第二场板82；每一第一场板81对应一个第一凹槽731，第一场板81由第一凹槽731内延伸至第一栅极结构401的上方；每一第二场板82对应一个第二凹槽732，第二场板82由第二凹槽732内延伸至第二栅极结构402的上方。
其中，图2中仅包括一个栅极单元，多个栅极单元可以依次排列。第一场板81和第二场板82均为一体结构，可以降低工艺成本和工艺时间，场板80均由凹槽73内延伸至栅极结构40的上方，第一场板81覆盖第一栅极结构401的侧壁，第二场板82覆盖第二栅极结构402的侧壁，可以避免在刻蚀场板80时在栅极结构40的侧壁上存在场板80的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性。栅极结构40上的场板80与栅极结构40之间间隔第一钝化层50、刻蚀停止层60和第二钝化层70，栅极结构40上的场板80与栅极结构40距离较远，可以减小电容，提高器件的开关速度；边缘区域的场板80与沟道层20的距离较近，可以用于调节沟道层20中的二维电子气，从而可以调控电场，使得电场更加均匀。
可选的，相邻的栅极单元之间的距离大于同一栅极单元内的第一栅极结构与第二栅极结构之间的距离。
其中，相邻的栅极单元之间的电极可以为漏极；第一栅极结构与第二栅极结构之间可以为源极，相邻的栅极单元之间的距离大于同一栅极单元内的第一栅极结构与第二栅极结构之间的距离，可以提高器件的电学性能。
可选的，参考图1和图2，栅极结构40包括掺杂的氮化物半导体层41和栅极42；掺杂的氮化物半导体层41位于势垒层30远离沟道层20的一侧；栅极42位于掺杂的氮化物半导体层41远离势垒层30的一侧；栅极结构40覆盖部分掺杂的氮化物半导体层41；第一钝化层50覆盖掺杂的氮化物半导体层41未覆盖栅极42的区域。
其中，掺杂的氮化物半导体层41可以为P-GaN层，掺杂的氮化物半导体层41中的正电荷可以耗尽二维电子气中的电子，使得器件可以形成增强型的功率器件，寄生较小，开关的性能会更好。
可选的，刻蚀停止层的厚度范围为10-30埃。
其中，若刻蚀停止层的厚度范围小于10 埃，工艺复杂较难实现；若刻蚀停止层的厚度范围大于30 埃，器件尺寸较大，不利于集成化。因此设置刻蚀停止层的厚度范围为10-30埃，可以使得保护第一钝化层免受刻蚀液的侵蚀，可以控制刻蚀的位置和深度，且工艺简单，利于集成化。
可选的，场板的厚度范围为500-600 埃。
其中，场板的厚度范围为500-600 埃，可以用于调节沟道层中的二维电子气，从而可以调控电场，使得电场更加均匀；且可以减小电容，提高器件的开关速度。
可选的，场板的材料包括氮化钛；刻蚀停止层的材料包括氮化铝。
其中，氮化钛和氮化铝的工艺成熟简单。
实施例二
本发明实施例在上述实施例的基础上提供了一种氮化镓器件的制备方法，图3是本发明实施例二提供的一种氮化镓器件的制备方法的流程图，参考图3，制备方法包括：
S110、形成依次层叠设置的衬底结构、沟道层和势垒层。
其中，采用外延生长的方式依次形成衬底结构、沟道层和势垒层。
S120、在势垒层远离沟道层的一侧形成多个栅极结构；每一栅极结构覆盖部分势垒层。
其中，栅极结构包括掺杂的氮化物半导体层和栅极；掺杂的氮化物半导体层位于势垒层远离沟道层的一侧；栅极位于掺杂的氮化物半导体层远离势垒层的一侧；栅极结构覆盖部分掺杂的氮化物半导体层；第一钝化层覆盖掺杂的氮化物半导体层未覆盖栅极的区域。
S130、在栅极结构远离势垒层的一侧形成第一钝化层；第一钝化层覆盖栅极结构以及势垒层未覆盖栅极结构的区域。
其中，第一钝化层的材料可以为氮化硅。第一钝化层可以用于隔离场板和栅极结构，维持器件的电学性能。
S140、在第一钝化层远离栅极结构的一侧形成刻蚀停止层。
其中，刻蚀停止层的材料可以为氮化铝，可以用于保护第一钝化层免受刻蚀液的侵蚀，可以控制刻蚀的位置和深度。
S150、在刻蚀停止层远离第一钝化层的一侧形成第二钝化层；第二钝化层包括中心区域和边缘区域，中心区域的第二钝化层覆盖栅极结构上的刻蚀停止层，边缘区域的第二钝化层覆盖第一钝化层上的刻蚀停止层，边缘区域包括多个凹槽。
其中，在第二钝化层的边缘区域设置凹槽，凹槽内的场板与沟道层的距离较近，可以用于调节沟道层中的二维电子气，从而可以调控电场，使得电场更加均匀。
S160、在凹槽内以及第二钝化层远离刻蚀停止层的一侧形成多个场板；场板由凹槽内延伸至中心区域，且覆盖至少部分中心区域。
其中，场板为一体结构，可以降低工艺成本和工艺时间，场板由凹槽内延伸至第二钝化层的中心区域，且覆盖至少部分第二钝化层的中心区域，场板覆盖栅极结构的侧壁，可以避免在刻蚀场板时在栅极结构的侧壁上存在场板的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性。
本发明实施例提供的氮化镓器件的制备方法，场板为一体结构，可以避免在传统工艺中需要在栅极结构一侧形成两个场板，可以降低工艺成本和工艺时间，场板由凹槽内延伸至第二钝化层的中心区域，且覆盖至少部分第二钝化层的中心区域，场板覆盖栅极结构的侧壁，可以避免在刻蚀场板时在栅极结构的侧壁上存在场板的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性。栅极结构上的场板与栅极结构之间间隔第一钝化层、刻蚀停止层和第二钝化层，栅极结构上的场板与栅极结构距离较远，可以减小电容，提高器件的开关速度；边缘区域的场板与沟道层的距离较近，可以用于调节沟道层中的二维电子气，从而可以调控电场，使得电场更加均匀。
可选的，图4是图3中S150的细化流程图，参考图4，S150、在刻蚀停止层远离第一钝化层的一侧形成第二钝化层，包括：
S151、在刻蚀停止层远离第一钝化层的一侧形成第二钝化子层。
其中，图5-图9是本发明实施例二提供的一种氮化镓器件的中间结构示意图，参考图5，在刻蚀停止层60远离第一钝化层50的一侧形成第二钝化子层701。
S152、在第二钝化子层远离刻蚀停止层的一侧形成第一光刻胶。
其中，参考图6，在第二钝化子层701远离刻蚀停止层60的一侧形成第一光刻胶90。
S153、图案化第一光刻胶。
其中，参考图7，图案化第一光刻胶90，暴露出需要刻蚀凹槽的区域。
S154、刻蚀第二钝化子层的部分边缘区域。
其中，参考图8，采用干法刻蚀工艺刻蚀第二钝化子层701的部分边缘区域。
S155、去除第一光刻胶，形成第二钝化层。
其中，参考图9，图9为形成第二钝化层70的结构。第二钝化层70包括凹槽73。
可选的，图10是图3中S160的细化流程图，参考图10，S160、在凹槽内以及第二钝化层远离刻蚀停止层的一侧形成多个场板，包括：
S161、在凹槽内以及第二钝化层远离刻蚀停止层的一侧形成场板子层。
其中，图11-图14是本发明实施例二提供的又一种氮化镓器件的中间结构示意图，参考图11，在凹槽73内以及第二钝化层70远离刻蚀停止层60的一侧形成场板子层801。
S162、在场板子层远离第二钝化层的一侧形成第二光刻胶。
其中，参考图12，在场板子层801远离第二钝化层70的一侧形成第二光刻胶100。
S163、图案化第二光刻胶。
其中，参考图13，图案化第二光刻胶100。
S164、刻蚀场板子层。
其中，参考图14，采用干法刻蚀工艺刻蚀场板子层。
S165、去除第二光刻胶，形成多个场板。
其中，图1和图2即为去除第二光刻胶，形成多个场板80的结构。
发明人发现由于受到曝光精确度的影响，使得原有的场板距离栅极结构较近，与栅极结构的侧壁相接触，并且采用湿法刻蚀，湿法刻蚀的酸液容易进入栅极结构的侧壁，会使得场板侧面不一致，均匀性较差；并且栅极结构的侧壁上会存在场板的残留物。本发明实施例可以改善由于湿法工艺导致的场板均匀性较差的问题，并且可以仅用一次干法刻蚀就可以形成场板，不需要酸洗等过程，减小了二次制备场板的步骤，降低了工艺时间和成本，并且通过刻蚀停止层可提高场板的工艺稳定性和可控性，且减少了栅极结构侧壁上的残留物，减少了缺陷问题。
本发明实施例技术方案提供的氮化镓器件的制备方法与本发明任意实施例提供的氮化镓器件具有相同的有益效果。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种氮化镓器件，其特征在于，包括：
依次层叠设置的衬底结构、沟道层和势垒层；
多个栅极结构，每一所述栅极结构位于所述势垒层远离所述沟道层的一侧；每一所述栅极结构覆盖部分所述势垒层；
第一钝化层；所述第一钝化层位于所述栅极结构远离所述势垒层的一侧，所述第一钝化层覆盖所述栅极结构以及所述势垒层未覆盖所述栅极结构的区域；
刻蚀停止层；所述刻蚀停止层位于所述第一钝化层远离所述栅极结构的一侧；
第二钝化层；所述第二钝化层位于所述刻蚀停止层远离所述第一钝化层的一侧；所述第二钝化层包括中心区域和边缘区域，所述中心区域的所述第二钝化层覆盖所述栅极结构上的刻蚀停止层，所述边缘区域的所述第二钝化层覆盖所述第一钝化层上的刻蚀停止层，所述边缘区域包括多个凹槽；
多个场板；每一所述场板位于所述凹槽内以及所述第二钝化层远离所述刻蚀停止层的一侧；所述场板由所述凹槽内延伸至所述中心区域，且覆盖至少部分所述中心区域。
2.根据权利要求1所述的氮化镓器件，其特征在于：
所述多个栅极结构包括多个栅极单元，每一栅极单元包括间隔设置的第一栅极结构和第二栅极结构；
所述栅极结构与所述凹槽一一对应设置；所述多个凹槽包括多个第一凹槽和多个第二凹槽；每一所述第一栅极结构对应一个第一凹槽，所述第一凹槽位于所述第一栅极结构远离同一所述栅极单元内的所述第二栅极结构的一侧；每一所述第二栅极结构对应一个第二凹槽，所述第二凹槽位于所述第二栅极结构远离同一所述栅极单元内的所述第一栅极结构的一侧；
所述场板与所述凹槽一一对应设置；所述多个场板包括多个第一场板和多个第二场板；每一所述第一场板对应一个第一凹槽，所述第一场板由所述第一凹槽内延伸至所述第一栅极结构的上方；每一所述第二场板对应一个第二凹槽，所述第二场板由所述第二凹槽内延伸至所述第二栅极结构的上方。
3.根据权利要求2所述的氮化镓器件，其特征在于：
相邻的所述栅极单元之间的距离大于同一所述栅极单元内的所述第一栅极结构与第二栅极结构之间的距离。
4.根据权利要求1所述的氮化镓器件，其特征在于：
所述栅极结构包括掺杂的氮化物半导体层和栅极；
所述掺杂的氮化物半导体层位于所述势垒层远离所述沟道层的一侧；所述栅极位于所述掺杂的氮化物半导体层远离所述势垒层的一侧；所述栅极结构覆盖部分所述掺杂的氮化物半导体层；所述第一钝化层覆盖所述掺杂的氮化物半导体层未覆盖所述栅极的区域。
5.根据权利要求1所述的氮化镓器件，其特征在于：
所述刻蚀停止层的厚度范围为10-30埃。
6.根据权利要求1所述的氮化镓器件，其特征在于：
所述场板的厚度范围为500-600 埃。
7.根据权利要求1所述的氮化镓器件，其特征在于：
所述场板的材料包括氮化钛；所述刻蚀停止层的材料包括氮化铝。
8.一种氮化镓器件的制备方法，其特征在于，包括：
形成依次层叠设置的衬底结构、沟道层和势垒层；
在所述势垒层远离所述沟道层的一侧形成多个栅极结构；每一所述栅极结构覆盖部分所述势垒层；
在所述栅极结构远离所述势垒层的一侧形成第一钝化层；所述第一钝化层覆盖所述栅极结构以及所述势垒层未覆盖所述栅极结构的区域；
在所述第一钝化层远离所述栅极结构的一侧形成刻蚀停止层；
在所述刻蚀停止层远离所述第一钝化层的一侧形成第二钝化层；所述第二钝化层包括中心区域和边缘区域，所述中心区域的所述第二钝化层覆盖所述栅极结构上的刻蚀停止层，所述边缘区域的所述第二钝化层覆盖所述第一钝化层上的刻蚀停止层，所述边缘区域包括多个凹槽；
在所述凹槽内以及所述第二钝化层远离所述刻蚀停止层的一侧形成多个场板；所述场板由所述凹槽内延伸至所述中心区域，且覆盖至少部分所述中心区域。
9.根据权利要求8所述的氮化镓器件的制备方法，其特征在于，在所述刻蚀停止层远离所述第一钝化层的一侧形成第二钝化层，包括：
在所述刻蚀停止层远离所述第一钝化层的一侧形成第二钝化子层；
在所述第二钝化子层远离所述刻蚀停止层的一侧形成第一光刻胶；
图案化所述第一光刻胶；
刻蚀所述第二钝化子层的部分边缘区域；
去除所述第一光刻胶，形成第二钝化层。
10.根据权利要求8所述的氮化镓器件的制备方法，其特征在于，在所述凹槽内以及所述第二钝化层远离所述刻蚀停止层的一侧形成多个场板，包括：
在所述凹槽内以及所述第二钝化层远离所述刻蚀停止层的一侧形成场板子层；
在所述场板子层远离所述第二钝化层的一侧形成第二光刻胶；
图案化所述第二光刻胶；
刻蚀所述场板子层；
去除所述第二光刻胶，形成多个场板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410033267.4A CN117542882B (zh) | 2024-01-10 | 2024-01-10 | 一种氮化镓器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410033267.4A CN117542882B (zh) | 2024-01-10 | 2024-01-10 | 一种氮化镓器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117542882A CN117542882A (zh) | 2024-02-09 |
| CN117542882B true CN117542882B (zh) | 2024-03-26 |
Family
ID=89796234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410033267.4A Active CN117542882B (zh) | 2024-01-10 | 2024-01-10 | 一种氮化镓器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542882B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117912946B (zh) * | 2024-03-19 | 2024-05-17 | 英诺赛科(苏州)半导体有限公司 | 一种功率器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486363A (zh) * | 2015-09-01 | 2017-03-08 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于p型层的III族氮化物增强型HEMT及其制备方法 |
| CN106684140A (zh) * | 2015-11-06 | 2017-05-17 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN113628964A (zh) * | 2021-08-04 | 2021-11-09 | 苏州英嘉通半导体有限公司 | Ⅲ族氮化物增强型hemt器件及其制造方法 |
| CN115274440A (zh) * | 2022-06-24 | 2022-11-01 | 西安电子科技大学 | 一种新型高可靠性GaN HEMT器件及其制备方法 |
| CN117133801A (zh) * | 2022-05-20 | 2023-11-28 | 联华电子股份有限公司 | 具有场板结构的氮化镓元件及其制作方法 |
| CN117352547A (zh) * | 2023-10-10 | 2024-01-05 | 西安电子科技大学 | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015118440A1 (de) * | 2015-10-28 | 2017-05-04 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| US20220376060A1 (en) * | 2021-05-20 | 2022-11-24 | Nxp Usa, Inc. | Semiconductor device with conductive element formed over dielectric layers and method of fabrication therefor |
-
2024
- 2024-01-10 CN CN202410033267.4A patent/CN117542882B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486363A (zh) * | 2015-09-01 | 2017-03-08 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于p型层的III族氮化物增强型HEMT及其制备方法 |
| CN106684140A (zh) * | 2015-11-06 | 2017-05-17 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN113628964A (zh) * | 2021-08-04 | 2021-11-09 | 苏州英嘉通半导体有限公司 | Ⅲ族氮化物增强型hemt器件及其制造方法 |
| CN117133801A (zh) * | 2022-05-20 | 2023-11-28 | 联华电子股份有限公司 | 具有场板结构的氮化镓元件及其制作方法 |
| CN115274440A (zh) * | 2022-06-24 | 2022-11-01 | 西安电子科技大学 | 一种新型高可靠性GaN HEMT器件及其制备方法 |
| CN117352547A (zh) * | 2023-10-10 | 2024-01-05 | 西安电子科技大学 | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117542882A (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5731165B2 (ja) | ｆｉｎＦＥＴ、及びｆｉｎＦＥＴの形成方法 | |
| US7696051B2 (en) | Method of fabricating a MOSFET having doped epitaxially grown source/drain region on recessed substrate | |
| KR102614549B1 (ko) | 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법 | |
| CN117542882B (zh) | 一种氮化镓器件及其制备方法 | |
| US6291310B1 (en) | Method of increasing trench density for semiconductor | |
| US7714396B2 (en) | Metal-oxide semiconductor field effect transistor | |
| CN113013028A (zh) | 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法 | |
| JP5224741B2 (ja) | 半導体装置及びその製造方法 | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| CN108878361B (zh) | 半导体器件及其制造方法 | |
| CN103779224A (zh) | Mosfet的制造方法 | |
| TW202137570A (zh) | 半導體元件及其製造方法 | |
| KR100680429B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111312808A (zh) | 半导体装置及其制造方法 | |
| CN103779223A (zh) | Mosfet的制造方法 | |
| KR20190028260A (ko) | 게이트 올 어라운드 소자 및 이를 제조하는 방법 | |
| CN219832664U (zh) | 一种基于氧处理的高性能p-GaN栅增强型晶体管 | |
| US20220384270A1 (en) | Semiconductor Device and Method | |
| CN117542881B (zh) | 一种氮化镓器件及其制备方法 | |
| CN111987155A (zh) | 高电子迁移率晶体管装置及其制造方法 | |
| KR100756774B1 (ko) | 반도체소자의 제조방법 | |
| CN118099208B (zh) | 一种增强型GaN HEMT器件结构和制造方法 | |
| CN117790538B (zh) | GaN HEMT器件及其制备方法 | |
| CN117878060B (zh) | 一种半导体结构及其制造方法 | |
| CN113540229B (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |