CN117352547A - 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 - Google Patents
具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN117352547A CN117352547A CN202311309518.9A CN202311309518A CN117352547A CN 117352547 A CN117352547 A CN 117352547A CN 202311309518 A CN202311309518 A CN 202311309518A CN 117352547 A CN117352547 A CN 117352547A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- algan
- stop layer
- graded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 106
- 238000002161 passivation Methods 0.000 title claims abstract description 94
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 86
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 229910002601 GaN Inorganic materials 0.000 description 132
- 238000010586 diagram Methods 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000009987 spinning Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种具有刻蚀停止层的p‑GaN有源钝化GaN HEMT器件及其制备方法。其中，GaN HEMT器件，包括：自下而上依次设置的衬底层、GaN缓冲层、GaN沟道层和AlGaN势垒层；沿AlGaN势垒层的上表面设置有源极和漏极；源极和漏极位于AlGaN势垒层的两端；在源极和漏极之间的目标区域自下而上设置有宽度相同的p‑GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层；在渐变Al组分AlGaN刻蚀停止层上的部分区域设置有p‑GaN层，在p‑GaN层上的部分区域设置有栅极；沿漏极内侧壁至源极内侧壁所经过表面覆盖有预设厚度的SiN钝化层，且SiN钝化层未覆盖栅极。通过在p‑GaN有源钝化层和p‑GaN层之间插入渐变Al组分AIGaN刻蚀停止层，利用AIGaN和p‑GaN的不同刻蚀选择比使得p‑GaN层在刻蚀过程中能够实现自停止刻蚀，提高了器件的一致性。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种具有刻蚀停止层的p-GaN有源钝化GaNHEMT器件及其制备方法。
背景技术
随着新能源技术的发展，电力电子系统不断向着高效、大功率的方向发展，这也对功率器件提出了更高的要求，为了满足功率电子小型化、高效化的需求，有必要对其性能进行进一步提升。氮化镓器件由于其优异的材料特性成为新一代功率器件的主角，如何进一步提高氮化镓高电子迁移率晶体管的功率性能，提升其稳定性成为研究重点。
目前主流的氮化镓功率器件主要有两种，级联型和P型栅增强型，级联型通过耗尽型氮化镓器件与增强型硅功率管连接实现增强型，虽然避免了刻蚀引入的诸多问题，但由于级联会产生引线电感，一定程度上限制了GaN器件的高频应用；P型栅增强型通过势垒层上方、栅极下方P型氮化镓帽层耗尽沟道中的电子，这一方案需要刻蚀掉非栅区域的P型氮化镓帽层，由于无法实现精准刻蚀，因此会不可避免地引入刻蚀损伤，影响器件表现。如何实现精准刻蚀，减少刻蚀损伤，提升增强型器件的性能成为问题的关键。
目前存在通过界面酸碱处理和保留一定厚度的p-GaN层来减少刻蚀损伤、保护势垒层的方案，即通过p-GaN的不完全刻蚀避免对AlGaN势垒层的破坏，随后对刻蚀后的器件表面进行酸碱处理提高界面特性，从而获得刻蚀损伤小，性能稳定的p-GaN增强型器件。但现实场景下，刻蚀工艺并不是完全可控的，刻蚀过程中很难保证保留的p-GaN层的厚度。因此，现有方式并无法有效减小刻蚀损伤，进而对势垒层形成有效保护。
发明内容
为了解决现有技术中所存在的上述问题，本发明提供了一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法。
本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供了一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，包括：
自下而上依次设置的衬底层、GaN缓冲层、GaN沟道层和AlGaN势垒层；
沿所述AlGaN势垒层的上表面设置有源极和漏极；所述源极和所述漏极位于所述AlGaN势垒层的两端；
在所述源极和所述漏极之间的目标区域自下而上设置有宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层；在所述渐变Al组分AlGaN刻蚀停止层上的部分区域设置有p-GaN层，在所述p-GaN层上的部分区域设置有栅极；沿所述漏极内侧壁至所述源极内侧壁所经过表面覆盖有预设厚度的SiN钝化层，且所述SiN钝化层未覆盖所述栅极。
可选地，所述p-GaN有源钝化层、所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN层的左侧壁对齐设置，所述p-GaN有源钝化层和所述渐变Al组分AlGaN刻蚀停止层的宽度小于所述目标区域的宽度，所述p-GaN层的宽度小于所述渐变Al组分AlGaN刻蚀停止层的宽度，所述栅极的宽度小于所述p-GaN层的宽度。
可选地，所述渐变Al组分AlGaN刻蚀停止层的厚度在3～5nm之间；其中，Al的摩尔分数沿着所述渐变Al组分AlGaN刻蚀停止层的下表面到上表面，从25％到13％或从28％到15％依次减小。
可选地，所述渐变Al组分AlGaN刻蚀停止层为p型AlGaN。
可选地，所述p-GaN有源钝化层的厚度在3～9nm之间，所述p-GaN层的厚度在50～80nm之间，所述GaN缓冲层厚度在1～4μm之间。
可选地，所述渐变Al组分AlGaN刻蚀停止层分为左右两个区域，左侧区域的厚度大于右侧区域的厚度，所述p-GaN层设置在左侧区域之上，且底面完全占据所述左侧区域。
可选地，所述衬底层材料为蓝宝石、Si以及SiC中任意一种。
可选地，所述AlGaN势垒层厚度在13～20nm之间，Al摩尔组分为18％。
可选地，所述SiN钝化层的厚度为100nm。
第二方面，本发明提供了一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的制备方法，包括：
在衬底层上依次向上生长GaN缓冲层、GaN沟道层、AlGaN势垒层、p-GaN有源钝化层、渐变Al组分AlGaN刻蚀停止层以及p-GaN层；
对所述p-GaN层、所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN有源钝化层进行刻蚀，使所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN有源钝化层宽度相等，并且使所述p-GaN层宽度小于所述渐变Al组分AlGaN刻蚀停止层的宽度，形成第一当前样品；
在所述第一当前样品的所述AlGaN势垒层的两端分别向上生长源极和漏极，形成第二当前样品；
在所述第二当前样品的所述p-GaN层部分区域向上淀积栅金属层，形成栅极；
沿所述漏极内侧壁至所述源极内侧壁所经过表面沉淀预设厚度的SiN钝化层，其中，所述SiN钝化层未覆盖所述栅极。
本发明提供了一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法。其中，具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，包括：自下而上依次设置的衬底层、GaN缓冲层、GaN沟道层和AlGaN势垒层；沿所述AlGaN势垒层的上表面设置有源极和漏极；所述源极和所述漏极位于所述AlGaN势垒层的两端；在所述源极和所述漏极之间的目标区域自下而上设置有宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层；在所述渐变Al组分AlGaN刻蚀停止层上的部分区域设置有p-GaN层，在所述p-GaN层上的部分区域设置有栅极；沿所述漏极内侧壁至所述源极内侧壁所经过表面覆盖有预设厚度的SiN钝化层，且所述SiN钝化层未覆盖所述栅极。通过在p-GaN有源钝化层和p-GaN层之间插入渐变Al组分AIGaN刻蚀停止层，利用AIGaN和p-GaN的不同刻蚀选择比使得p-GaN层在刻蚀过程中能够实现自停止刻蚀；此外，设置宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层，使得栅极和漏极之间保留的p-GaN有源钝化层，可以避免刻蚀在AlGaN势垒层上产生刻蚀损伤，提高了器件的一致性。
以下将结合附图及对本发明做进一步详细说明。
附图说明
图1为本发明实施例提供的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的结构示意图；
图2为本发明实施例提供的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的制备流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
为了避免刻蚀损伤，提高器件的一致性，本发明实施例提供了一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件。图1为本发明实施例提供的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的结构示意图，如图1所示，具有刻蚀停止层的p-GaN有源钝化GaNHEMT器件包括：
自下而上依次设置的衬底层、GaN缓冲层、GaN沟道层和AlGaN势垒层；
沿所述AlGaN势垒层的上表面设置有源极和漏极；所述源极和所述漏极位于所述AlGaN势垒层的两端；
在所述源极和所述漏极之间的目标区域自下而上设置有宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层；在所述渐变Al组分AlGaN刻蚀停止层上的部分区域设置有p-GaN层，在所述p-GaN层上的部分区域设置有栅极；沿所述漏极内侧壁至所述源极内侧壁所经过表面覆盖有预设厚度的SiN钝化层，且所述SiN钝化层未覆盖所述栅极。
从图1可以看出，设置宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层，使得栅极和漏极之间保留的p-GaN有源钝化层，可以避免刻蚀在AlGaN势垒层上产生刻蚀损伤界面态，即避免了界面态俘获电子形成虚栅，同时p-GaN有源钝化层中的空穴可以屏蔽虚栅，保证2DEG浓度不受影响，使器件中存在的动态导通电阻现象得到较好的解决。
本发明实施例提供了一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，包括：自下而上依次设置的衬底层、GaN缓冲层、GaN沟道层和AlGaN势垒层；沿所述AlGaN势垒层的上表面设置有源极和漏极；所述源极和所述漏极位于所述AlGaN势垒层的两端；在所述源极和所述漏极之间的目标区域自下而上设置有宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层；在所述渐变Al组分AlGaN刻蚀停止层上的部分区域设置有p-GaN层，在所述p-GaN层上的部分区域设置有栅极；沿所述漏极内侧壁至所述源极内侧壁所经过表面覆盖有预设厚度的SiN钝化层，且所述SiN钝化层未覆盖所述栅极。通过在p-GaN有源钝化层和p-GaN层之间插入渐变Al组分AIGaN刻蚀停止层，利用AIGaN和p-GaN的不同刻蚀选择比使得p-GaN层在刻蚀过程中能够实现自停止刻蚀；此外，设置宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层，使得栅极和漏极之间保留的p-GaN有源钝化层，可以避免刻蚀在AlGaN势垒层上产生刻蚀损伤，提高了器件的一致性。
可选地，所述p-GaN有源钝化层、所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN层的左侧壁对齐设置，所述p-GaN有源钝化层和所述渐变Al组分AlGaN刻蚀停止层的宽度小于所述目标区域的宽度，所述p-GaN层的宽度小于所述渐变Al组分AlGaN刻蚀停止层的宽度，所述栅极的宽度小于所述p-GaN层的宽度。
可以理解的是，本发明实施例中的p-GaN有源钝化层的耗尽能力可以分散高压关态下栅漏之间的电场，降低靠近栅极的峰值电场，提高器件击穿电压。
可选地，所述渐变Al组分AlGaN刻蚀停止层的厚度在3～5nm之间；其中，Al的摩尔分数沿着所述渐变Al组分AlGaN刻蚀停止层的下表面到上表面，从25％到13％或从28％到15％依次减小。
需要说明的是，Al组分的摩尔分数越大，刻蚀难度越大。通过设置上表面到下表面Al的摩尔分数增加，可以适当提高刻蚀的难度，一定程度上避免了p-GaN层的过刻蚀问题。
可选地，所述渐变Al组分AlGaN刻蚀停止层为p型AlGaN。
可以理解的是，本发明实施例中设置的p型AlGaN可以增加栅极内建电场，增大栅极击穿电压，提高栅压摆幅，有利于高压场景下的应用。
可选地，所述p-GaN有源钝化层的厚度在3～9nm之间，所述p-GaN层的厚度在50～80nm之间，所述GaN缓冲层厚度在1～4μm之间。
可选地，所述渐变Al组分AlGaN刻蚀停止层分为左右两个区域，左侧区域的厚度大于右侧区域的厚度，所述p-GaN层设置在左侧区域之上，且底面完全占据所述左侧区域。
需要说明的是，在本发明实施例中，与渐变Al组分AlGaN刻蚀停止层的划分方式相同，p-GaN有源钝化层也被划分为两个区域，右侧区域的p-GaN有源钝化层的耗尽能力可以分散高压关态下栅漏之间的电场，降低靠近栅极的峰值电场，提高器件击穿电压。
可选地，所述衬底层材料为蓝宝石、Si以及SiC中任意一种。
可选地，所述AlGaN势垒层厚度在13～20nm之间，Al摩尔组分为18％。
可选地，所述SiN钝化层的厚度为100nm。
对应于一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，本发明实施例提供了一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的制备方法，包括：
在衬底层上依次向上生长GaN缓冲层、GaN沟道层、AlGaN势垒层、p-GaN有源钝化层、渐变Al组分AlGaN刻蚀停止层以及p-GaN层；
对所述p-GaN层、所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN有源钝化层进行刻蚀，使所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN有源钝化层宽度相等，并且使所述p-GaN层宽度小于所述渐变Al组分AlGaN刻蚀停止层的宽度，形成第一当前样品；
在所述第一当前样品的所述AlGaN势垒层的两端分别向上生长源极和漏极，形成第二当前样品；
在所述第二当前样品的所述p-GaN层部分区域向上淀积栅金属层，形成栅极；
沿所述漏极内侧壁至所述源极内侧壁所经过表面沉淀预设厚度的SiN钝化层，其中，所述SiN钝化层未覆盖所述栅极。
需要说明的是，在本发明实施例中，衬底层材料可以选用蓝宝石、Si以及SiC中任意一种。
可选地，在本发明实施例中可以采用MOCVD工艺，生长GaN缓冲层。
为了清楚示意本发明实施例提供的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的制备过程，图2提供了具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的制备流程示意图。
在本发明实施例中，第一当前样品的生长过程可以包括：采用甩胶机在3000转/min的转速下对图2中的(f)图中的p-GaN层进行甩胶，再采用NSR1755I7A光刻机进行曝光，形成p-GaN区域掩模图形；然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机进行刻蚀，通过调节刻蚀气体和电极功率，并利用GaN和AlGaN不同的刻蚀比实现自停止刻蚀，得到图2中的(g)图的器件。继而，再采用甩胶机在3000转/min的转速下对自停止刻蚀得到的基片进行甩胶，并采用NSR1755I7A光刻机进行曝光，形成p-GaN有源钝化层区域掩模图形；然后将做好p-GaN有源钝化层区域掩模图形的基片，采用ICP98c型感应耦合等离子体刻蚀机进行刻蚀，刻蚀去除非有源钝化区的渐变Al组分AlGaN刻蚀停止层和p-GaN有源钝化层，得到图2中的(h)图的器件。
源极和漏极的生长过程可以包括：采用甩胶机在5000转/min的转速下对图2中的(h)图的器件甩光刻胶，得到光刻胶掩模厚度0.8μm；接着，在温度为80℃的高温烘箱中烘10min，并采用NSR1755I7A光刻机对其进行曝光，形成源极和漏极区域掩模图形；继而，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行欧姆电极制作，欧姆电极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm，源极和漏极欧姆电极金属蒸发完成后进行金属剥离，得到完整的源极和漏极；最后，用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆电极金属进行合金，完成源极和漏极的制作，形成图2中的(i)图的器件。
台面刻蚀的具体过程可以包括：先采用甩胶机在3000转/min的转速下对图2中的(i)图的器件进行甩胶，再采用NSR1755I7A光刻机进行曝光，形成源极和漏极台面区域掩模图形；然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机进行台面刻蚀，刻蚀深度为200nm，刻蚀完成得到图2中的(j)图的器件。
栅极制备过程具体可以包括：采用甩胶机在5000转/min的转速下对图2中的(j)图的器件进行甩胶，得到光刻胶掩模厚度为0.8μm；接着，在温度为80℃的高温烘箱中烘10min，再采用NSR1755I7A光刻机进行曝光，形成栅极区域掩模图形；最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅极金属的蒸发，栅极金属依次选用Ni/Au，其中Ni厚度为45nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅极，形成图2中的(k)图的器件。
SiN钝化层的沉淀过程可以包括：采用CVD淀积设备沿所述漏极内侧壁至所述源极内侧壁所经过表面沉淀预设厚度的SiN钝化层，其中，所述SiN钝化层未覆盖所述栅极，最终得到图2中的(l)图的器件。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图以及公开内容，可理解并实现所述公开实施例的其他变化。在本发明的描述中，“包括”一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况，“多个”的含义是两个或两个以上，除非另有明确具体的限定。此外,相互不同的实施例中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，包括：
自下而上依次设置的衬底层、GaN缓冲层、GaN沟道层和AlGaN势垒层；
沿所述AlGaN势垒层的上表面设置有源极和漏极；所述源极和所述漏极位于所述AlGaN势垒层的两端；
在所述源极和所述漏极之间的目标区域自下而上设置有宽度相同的p-GaN有源钝化层和渐变Al组分AlGaN刻蚀停止层；在所述渐变Al组分AlGaN刻蚀停止层上的部分区域设置有p-GaN层，在所述p-GaN层上的部分区域设置有栅极；沿所述漏极内侧壁至所述源极内侧壁所经过表面覆盖有预设厚度的SiN钝化层，且所述SiN钝化层未覆盖所述栅极。
2.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，所述p-GaN有源钝化层、所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN层的左侧壁对齐设置，所述p-GaN有源钝化层和所述渐变Al组分AlGaN刻蚀停止层的宽度小于所述目标区域的宽度，所述p-GaN层的宽度小于所述渐变Al组分AlGaN刻蚀停止层的宽度，所述栅极的宽度小于所述p-GaN层的宽度。
3.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，所述渐变Al组分AlGaN刻蚀停止层的厚度在3～5nm之间；其中，Al的摩尔分数沿着所述渐变Al组分AlGaN刻蚀停止层的下表面到上表面，从25％到13％或从28％到15％依次减小。
4.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，所述渐变Al组分AlGaN刻蚀停止层为p型AlGaN。
5.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，所述p-GaN有源钝化层的厚度在3～9nm之间，所述p-GaN层的厚度在50～80nm之间，所述GaN缓冲层厚度在1～4μm之间。
6.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，所述渐变Al组分AlGaN刻蚀停止层分为左右两个区域，左侧区域的厚度大于右侧区域的厚度，所述p-GaN层设置在左侧区域之上，且底面完全占据所述左侧区域。
7.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，所述衬底层材料为蓝宝石、Si以及SiC中任意一种。
8.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，所述AlGaN势垒层厚度在13～20nm之间，Al摩尔组分为18％。
9.根据权利要求1所述的具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件，其特征在于，
所述SiN钝化层的厚度为100nm。
10.一种具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件的制备方法，其特征在于，包括：
在衬底层上依次向上生长GaN缓冲层、GaN沟道层、AlGaN势垒层、p-GaN有源钝化层、渐变Al组分AlGaN刻蚀停止层以及p-GaN层；
对所述p-GaN层、所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN有源钝化层进行刻蚀，使所述渐变Al组分AlGaN刻蚀停止层和所述p-GaN有源钝化层宽度相等，并且使所述p-GaN层宽度小于所述渐变Al组分AlGaN刻蚀停止层的宽度，形成第一当前样品；
在所述第一当前样品的所述AlGaN势垒层的两端分别向上生长源极和漏极，形成第二当前样品；
在所述第二当前样品的所述p-GaN层部分区域向上淀积栅金属层，形成栅极；
沿所述漏极内侧壁至所述源极内侧壁所经过表面沉淀预设厚度的SiN钝化层，其中，所述SiN钝化层未覆盖所述栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311309518.9A CN117352547A (zh) | 2023-10-10 | 2023-10-10 | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311309518.9A CN117352547A (zh) | 2023-10-10 | 2023-10-10 | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117352547A true CN117352547A (zh) | 2024-01-05 |
Family
ID=89367542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311309518.9A Pending CN117352547A (zh) | 2023-10-10 | 2023-10-10 | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117352547A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117542882A (zh) * | 2024-01-10 | 2024-02-09 | 英诺赛科(苏州)半导体有限公司 | 一种氮化镓器件及其制备方法 |
| CN118472025A (zh) * | 2024-07-11 | 2024-08-09 | 山东大学 | 基于陷阱态调控提高击穿电压的氮化镓器件及其制备方法 |
-
2023
- 2023-10-10 CN CN202311309518.9A patent/CN117352547A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117542882A (zh) * | 2024-01-10 | 2024-02-09 | 英诺赛科(苏州)半导体有限公司 | 一种氮化镓器件及其制备方法 |
| CN117542882B (zh) * | 2024-01-10 | 2024-03-26 | 英诺赛科(苏州)半导体有限公司 | 一种氮化镓器件及其制备方法 |
| CN118472025A (zh) * | 2024-07-11 | 2024-08-09 | 山东大学 | 基于陷阱态调控提高击穿电压的氮化镓器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117352547A (zh) | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 | |
| KR101439805B1 (ko) | 반도체 장치의 제조 방법 | |
| US9997601B2 (en) | Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer | |
| CN106298887B (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| JP2011171374A (ja) | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 | |
| JP6189045B2 (ja) | 半導体素子の製造方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN106952957B (zh) | 一种纵向型氮化镓基半导体器件及制造方法 | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 | |
| CN110364574B (zh) | 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 | |
| CN116230750A (zh) | 一种垂直阶梯场板高压GaN基二极管及其制作方法 | |
| JP5367332B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 | |
| CN116387361A (zh) | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 | |
| CN115939183A (zh) | 一种氧化镓基mosfet器件及其制备方法 | |
| CN113257896B (zh) | 多场板射频hemt器件及其制备方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN114883396B (zh) | 一种凹陷式Fin-JFET栅结构HEMT及制作方法 | |
| CN114220869B (zh) | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| CN118198122A (zh) | 具有阶梯型帽层和MIS结构的p-GaN HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |