CN114883407B - 基于Fin-FET栅结构HEMT及其制作方法 - Google Patents
基于Fin-FET栅结构HEMT及其制作方法 Download PDFInfo
- Publication number
- CN114883407B CN114883407B CN202210807624.9A CN202210807624A CN114883407B CN 114883407 B CN114883407 B CN 114883407B CN 202210807624 A CN202210807624 A CN 202210807624A CN 114883407 B CN114883407 B CN 114883407B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- fin
- gan
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 82
- 230000004888 barrier function Effects 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000008021 deposition Effects 0.000 claims abstract description 18
- 230000036961 partial effect Effects 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 123
- 239000002184 metal Substances 0.000 claims description 123
- 238000002161 passivation Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 22
- 238000001883 metal evaporation Methods 0.000 claims description 13
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 5
- 230000001105 regulatory effect Effects 0.000 abstract description 4
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 38
- 238000001704 evaporation Methods 0.000 description 36
- 230000008020 evaporation Effects 0.000 description 33
- 229920002120 photoresistant polymer Polymers 0.000 description 31
- 238000001259 photo etching Methods 0.000 description 27
- 230000005533 two-dimensional electron gas Effects 0.000 description 25
- 239000000463 material Substances 0.000 description 13
- 238000005566 electron beam evaporation Methods 0.000 description 12
- 238000004151 rapid thermal annealing Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 11
- 238000004528 spin coating Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 238000009616 inductively coupled plasma Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000005275 alloying Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- -1 siC Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了基于Fin‑FET栅结构HEMT及其制作方法，属于微电子与固体电子学技术领域，包括由下至上生长的衬底、缓冲层、沟道层、势垒层、P‑GaN层和栅电极，沟道层两侧生长有源电极和漏电极；通过p‑GaN层部分刻蚀与栅介质淀积，在由栅电极与P‑GaN层构成的肖特基二极管两端并联一由栅电极电压控制的常开型Fin‑FET，并且器件一端通过欧姆接触与源电极连接。通过在p‑GaN栅结构中引入Fin‑FET，栅电极利用Fin‑FET开关进而调控p‑GaN层的电位进而改变沟道电位，使得器件的阈值电压不依赖外延层结构，改善了传统P‑GaN HEMT阈值电压低的问题。
Description
技术领域
本发明涉及微电子与固体电子学技术领域，尤其涉及一种基于Fin-FET栅结构HEMT及其制作方法。
背景技术
III族氮化物属于第三代半导体材料，具有禁带宽度大、电子饱和速度高、且耐高温、耐高压、抗辐射等优良特性，是制备电力电子器件的理想材料。GaN基高电子迁移率晶体管(HEMT)相较于基于Si、GaAs材料的电力电子器件在高温、高频、大功率领域具有更广阔的应用前景。异质结是GaN基HEMT器件的基本结构，由于GaN材料独特的自发极化和压电极化效应，GaN基HEMT器件沟道处天然存在高浓度的二维电子气。P型栅技术是通过在势垒层上生长一层p-GaN来耗尽沟道处的二维电子气，此种方法工艺可控性强，能够大规模重复生产，是极有发展前景的一种增强型制作方法。
商用p-GaN HEMT器件最常见栅极结构如图1所示，由上至下依次为栅金属/p-GaN/AlGaN/GaN的叠层结构，栅金属与p-GaN之间通常采用肖特基接触，等效电学模型如图1所示，为一个由栅金属和p-GaN构成的肖特基二极管DSJ和一个由p-GaN/AlGaN/GaN构成的p-i-n二极管Dpin背向串联，存在阈值电压低（<2V），栅压摆幅小，阈值电压易发生漂移等问题。
发明内容
本发明的目的在于克服现有技术的问题，提供基于Fin-FET栅结构HEMT及其制作方法。
本发明的目的是通过以下技术方案来实现的：一种基于Fin-FET栅结构HEMT，包括沿器件垂直方向由下至上层叠生长的衬底、缓冲层、沟道层、势垒层、P-GaN层和栅电极，沟道层与势垒层形成异质结，势垒层具有宽于沟道层的带隙，且异质结界面存在大量二维电子气（2DEG）。沟道层两侧相对生长有源电极和漏电极，源电极、漏电极在垂直方向到达势垒层并贯穿P-GaN层，且源电极、漏电极均为欧姆接触电极，栅电极为P-GaN肖特基接触电极。其中，衬底的材质为Si、金刚石、SiC、蓝宝石、GaN中的任意一种；缓冲层为含AlN、AlGaN、GaN、SiN的任意一种或组合；异质结为III族-氮化物系材料，如GaN、 AlGaN、InN、AlN、InGaN、InAlGaN中的两种或者多种的组合，如AlGaN/GaN、AlInN/GaN、AlGaN/InGaN/GaN或AlGaN/AlN/GaN。
进一步地，通过p-GaN层部分刻蚀与栅介质淀积，在由栅电极与P-GaN层构成的肖特基二极管DSJ两端并联一由栅电极电压控制的常开型Fin-FET（鳍式场效应晶体管）器件，即在p-GaN栅结构中引入Fin-FET，Fin-FET一端通过欧姆接触与源电极连接。具体地，p-GaN层部分刻蚀表示对P-GaN层进行鳍刻蚀，形成鳍式结构P-GaN层；栅介质淀积表示在栅电极下方淀积隔离用的绝缘介质层。
在一示例中，Fin-FET具体为Fin-MOSFET，得到一种基于Fin-MOSFET栅结构的高可靠增强型p-GaN高电子迁移率晶体管。
在一示例中，所述P-GaN层为鳍式结构P-GaN层，且仅存于栅电极下方。P-GaN层上由下至上分别生长有欧姆接触金属电极、介质层和栅电极。其中，欧姆接触金属电极生长于P-GaN层鳍表面；介质层覆盖欧姆接触金属电极以及P-GaN层鳍的侧壁；栅电极覆盖介质层以及P-GaN层表面。综上，P-GaN刻蚀后的鳍顶部有与P-GaN形成欧姆接触的金属电极（欧姆接触金属电极），该欧姆接触金属电极与源电极相连，同时该欧姆接触金属电极通过介质层与栅电极隔离。
在一示例中，源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面均淀积有钝化层。
在一示例中，鳍式结构的长度为30nm-200nm ，高度为60nm-400nm。
在一示例中，所述欧姆接触金属电极为由第一导电材料、第二导电材料制备的合金层，第一导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合；第二导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合。需要说明的是，欧姆接触金属电极为合金电极，因此第一导电材料与第二导电材料的材质不同。
在一示例中，所述介质层为Al2O3、SiO2、SiNx中任意一种。
需要进一步说明的是，上述基于Fin-FET栅结构HEMT中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种基于Fin-FET栅结构HEMT的制作方法，包括以下步骤：
S1：在衬底上依次生长缓冲层、沟道层、势垒层；其中，缓冲层为1μm-3μm；沟道层厚300nm；势垒层为10nm-15nm。
S2：在势垒层上生长P-GaN层；具体地，在势垒层上生长一层掺杂Mg的GaN层，并对掺杂Mg的GaN帽层进行退火处理，进而实现P-GaN层制作。
S3：在P-GaN层表面制作欧姆接触金属电极；具体地，先在P-GaN层表面形成P-GaN欧姆接触区域掩模图形，并通过蒸发方式进行P-GaN欧姆接触电极制作，蒸发完成后进行金属剥离，再进行退火处理，完成欧姆接触金属电极制作。
S4：对P-GaN层进行鳍刻蚀，形成鳍式结构P-GaN层；具体地，以欧姆接触金属电极作为硬掩模，对P-GaN层进行刻蚀，得到鳍式结构P-GaN层。
S5：在欧姆接触金属电极、P-GaN层鳍侧壁上制作介质层；具体地，在HEMT器件表面上淀积介质层，再制备介质层的掩模图形，并去除鳍侧壁及顶部以外区域的介质层，最后去除光刻胶。
S6：在介质层上制作栅电极；具体地，先制备覆盖整个栅电极区域的掩模图形，再进行栅金属蒸发，使栅金属覆盖整个介质层以及P-GaN层表面，蒸发完成后进行金属剥离，得到完整的栅电极。
S7：去除栅电极区域外的P-GaN层；具体地，以栅电极作为硬掩模，刻蚀去除栅电极区域外的P-GaN层。
S8：在势垒层上制作源电极和漏电极。具体地，先形成源电极区域掩模图形以及漏电极区域掩模图形，蒸发金属进行源电极、漏电极制作，蒸发完成后进行金属剥离，并进行退火处理，完成源电极、漏电极的制作。
在一示例中，所述方法还包括钝化保护步骤：
在势垒层上淀积钝化层，钝化层覆盖在源电极和栅电极之间、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面。
在一示例中，所述方法还包括电极引线制作步骤：
制作电极图形；
去除电极区域的钝化层，形成互联开孔；
制作电极引线掩模图形；
对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
需要进一步说明的是，上述基于Fin-FET栅结构HEMT的制作方法中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种基于Fin-MESFET栅结构的HEMT，包括沿器件垂直方向由下至上层叠生长的衬底、缓冲层、沟道层、势垒层、P-GaN层和栅电极，沟道层与势垒层形成异质结，势垒层具有宽于沟道层的带隙，且异质结界面存在大量二维电子气（2DEG）。沟道层两侧相对生长有源电极和漏电极，源电极、漏电极在垂直方向到达势垒层并贯穿P-GaN层，且源电极、漏电极均为欧姆接触电极，栅电极为P-GaN肖特基接触电极。其中，衬底的材质为Si、金刚石、SiC、蓝宝石、GaN中的任意一种；缓冲层为含AlN、AlGaN、GaN、SiN的任意一种或组合；异质结为III族-氮化物系材料，如GaN、 AlGaN、InN、AlN、InGaN、InAlGaN中的两种或者多种的组合，如AlGaN/GaN、AlInN/GaN、AlGaN/InGaN/GaN或AlGaN/AlN/GaN。
进一步地，通过p-GaN层部分刻蚀与栅介质淀积，在由栅电极与P-GaN层构成的肖特基二极管DSJ两端并联一由栅电极电压控制的常开型Fin-MESFET（鳍式场效应晶体管）器件，即在p-GaN栅结构中引入Fin-MESFET，Fin-MESFET一端通过欧姆接触与源电极连接。具体地，p-GaN层部分刻蚀表示对P-GaN层进行鳍刻蚀，形成鳍式结构P-GaN层；栅介质淀积表示在栅电极下方淀积隔离用的绝缘介质层。
在一示例中，所述P-GaN层为鳍式结构P-GaN层，且仅存于栅电极下方。P-GaN层上由下至上分别生长有欧姆接触金属电极、介质层和栅电极。其中，欧姆接触金属电极生长于P-GaN层鳍表面，欧姆接触金属电极表面优选小于P-GaN层鳍表面；介质层覆盖欧姆接触金属电极，并完全覆盖P-GaN层鳍表面；栅电极覆盖介质层以及P-GaN层表面。综上，P-GaN刻蚀后的鳍顶部有与P-GaN形成欧姆接触的金属电极（欧姆接触金属电极），该欧姆接触金属电极与源电极相连，同时该欧姆接触金属电极通过介质层与栅电极隔离。
在一示例中，源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面均淀积有钝化层。
在一示例中，鳍式结构的长度为30nm-200nm，高度为600nm-400nm。
在一示例中，所述欧姆接触金属电极为由第一导电材料、第二导电材料制备的合金层，第一导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合；第二导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合。需要说明的是，欧姆接触金属电极为合金层，因此第一导电材料与第二导电材料的材质不同。
在一示例中，所述介质层为SiO2、SiNx中任意一种。
需要进一步说明的是，上述基于Fin-MESFET栅结构的HEMT中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种基于Fin-MESFET栅结构的HEMT的制作方法，包括以下步骤：
S1’：在衬底上依次生长缓冲层、沟道层、势垒层；其中，缓冲层为1μm-3μm；沟道层厚300nm；势垒层为10nm-15nm。
S2’：在势垒层上生长P-GaN层；具体地，在势垒层上生长一层掺杂Mg的GaN层，并对掺杂Mg的GaN帽层进行退火处理，进而实现P-GaN层制作。
S3’：在P-GaN层表面制作欧姆接触金属电极；具体地，先在P-GaN层表面形成P-GaN欧姆接触区域掩模图形，并通过蒸发方式进行P-GaN欧姆接触电极制作，蒸发完成后进行金属剥离，再进行退火处理，完成欧姆接触金属电极制作。
S4’：对P-GaN层进行鳍刻蚀，形成鳍式结构P-GaN层；具体地，在HEMT器件表面淀积介质层，再制备宽栅鳍的掩模图形，去除鳍以外区域的介质层，并去除光刻胶形成介质层硬掩模，对P-GaN层进行刻蚀，得到鳍式结构P-GaN层。
S5’：制作栅电极；具体地，先制备覆盖整个栅电极区域的掩模图形，再进行栅金属蒸发，使栅金属覆盖整个介质层以及P-GaN层表面，蒸发完成后进行金属剥离，得到完整的栅电极。
S6’：去除栅电极区域外的P-GaN层；具体地，以栅电极作为硬掩模，刻蚀去除栅电极区域外的P-GaN层。
S7’：在势垒层上制作源电极和漏电极。具体地，先形成源电极区域掩模图形以及漏电极区域掩模图形，蒸发金属进行源电极、漏电极制作，蒸发完成后进行金属剥离，并进行退火处理，完成源电极、漏电极的制作。
在一示例中，所述方法还包括钝化保护步骤：
在势垒层上淀积钝化层，钝化层覆盖在源电极和栅电极之间、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面。
在一示例中，所述方法还包括电极引线制作步骤：
制作电极图形；
去除电极区域的钝化层，形成互联开孔；
制作电极引线掩模图形；
对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
需要进一步说明的是，上述基于Fin-MESFET栅结构的HEMT的制作方法中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种基于Fin-JFET栅结构的HEMT，包括沿器件垂直方向由下至上层叠生长的衬底、缓冲层、沟道层、势垒层、P-GaN层和栅电极，沟道层与势垒层形成异质结，势垒层具有宽于沟道层的带隙，且异质结界面存在大量二维电子气（2DEG）。沟道层两侧相对生长有源电极和漏电极，源电极、漏电极在垂直方向到达势垒层并贯穿P-GaN层，且源电极、漏电极均为欧姆接触电极。其中，衬底的材质为Si、金刚石、SiC、蓝宝石、GaN中的任意一种；缓冲层为含AlN、AlGaN、GaN、SiN的任意一种或组合；异质结为III族-氮化物系材料，如GaN、AlGaN、InN、AlN、InGaN、InAlGa中的两种或者多种的组合，如AlGaN/GaN、AlInN/GaN、AlGaN/InGaN/GaN或AlGaN/AlN/GaN。
进一步地，在p-GaN层中通过离子注入形成n-GaN区域，将由栅电极与P-GaN层构成的肖特基二极管等效为pn二极管Dpn，得到在二极管Dpn两端并联一由栅极电压控制的常开型Fin-JFET，Fin-JFET一端通过欧姆接触与源电极连接。需要进一步说明的是，本申请在p-GaN层引入了常开型Fin-JFET，即P-GaN层为鳍式结构P-GaN层。
在一示例中，所述P-GaN层为鳍式结构P-GaN层；在P-GaN层中通过离子注入形成n-GaN区域，n-GaN区域上生长有栅电极，栅电极为n-GaN欧姆接触电极；P-GaN层表面生长有欧姆接触金属电极，该欧姆接触金属电极与源电极相连。本示例中在P-GaN层两侧通过离子注入形成n-GaN区域，两个n-GaN区域上均生长有栅电极。优选地，n-GaN区域深度为60nm-400nm。
在一示例中，源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面均淀积有钝化层。
在一示例中，鳍式结构的长度为60nm-1500nm，高度为60nm-400nm。
在一示例中，所述欧姆接触金属电极为由第一导电材料、第二导电材料制备的合金层，第一导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合；第二导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合。需要说明的是，欧姆接触金属电极为合金层，因此第一导电材料与第二导电材料的材质不同。
需要进一步说明的是，上述基于Fin-JFET栅结构的HEMT中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种基于Fin-JFET栅结构的HEMT的制作方法，包括以下步骤：
S1’’：在衬底上依次生长缓冲层、沟道层、势垒层；其中，缓冲层为1μm-3μm；沟道层厚300nm；势垒层为10nm-15nm。
S2’’：在势垒层上生长P-GaN层；具体地，在势垒层上生长一层掺杂Mg的GaN层，并对掺杂Mg的GaN帽层进行退火处理，进而实现P-GaN层制作。
S3’’：在P-GaN层表面制作欧姆接触金属电极；具体地，先在P-GaN层表面形成P-GaN欧姆接触区域掩模图形，并通过蒸发方式进行P-GaN欧姆接触电极制作，蒸发完成后进行金属剥离，再进行退火处理，完成欧姆接触金属电极制作。
S4’’：在P-GaN层通过离子注入形成n-GaN区域；先形成n-GaN离子注入区域掩模图形，再经过离子注入处理得到60nm-400nm的n-GaN区域。
S5’’：对P-GaN层进行鳍刻蚀，形成鳍式结构P-GaN层；具体地，先制备宽栅鳍的掩模图形，并对P-GaN层进行台面隔离以及栅鳍刻蚀，得到鳍式结构P-GaN层。
S6’’：制作栅电极；具体地，在鳍式结构P-GaN层上（非n-GaN区域）制作栅电极，先制备覆盖整个栅电极区域的掩模图形，再进行栅金属蒸发，蒸发完成后进行金属剥离，得到完整的栅电极。
S7’’：在势垒层上制作源电极和漏电极。具体地，先形成源电极区域掩模图形以及漏电极区域掩模图形，蒸发金属进行源电极、漏电极制作，蒸发完成后进行金属剥离，并进行退火处理，完成源电极、漏电极的制作。
在一示例中，所述方法还包括钝化保护步骤：
在势垒层上淀积钝化层，钝化层覆盖在源电极和栅电极之间、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面。
在一示例中，所述方法还包括电极引线制作步骤：
制作电极图形；
去除电极区域的钝化层，形成互联开孔；
制作电极引线掩模图形；
对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
需要进一步说明的是，上述基于Fin-JFET栅结构的HEMT的制作方法中各示例对应的技术特征可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
1.在一示例中，通过在p-GaN栅结构中引入Fin-FET，栅电极通过控制Fin-FET开关调控p-GaN层的电位、改变沟道二维电子气的浓度，使得器件的阈值电压不单独依赖外延层结构（缓冲层、沟道层、势垒层、P-GaN层），能够通过鳍式结构横向尺寸设计以及掺杂浓度进行调节，进而改善传统P-GaN HEMT阈值电压小的问题。同时， FET区域下方存在二维电子气，能够作为导电沟道，不影响开态时栅电极下方二维电子气浓度，即对开态电阻无影响，栅极级联FET结构的引入不以牺牲芯片面积为代价，不额外增加量产成本。进一步地，本申请中Fin-FET栅结构中p-GaN通过欧姆接触与源极相连，p-GaN层中因栅压应力或关态应力积累的电荷能够在应力撤去后通过欧姆接触得到快速补充，因此能够抑制阈值电压漂移现象，提高器件工作的稳定性。
2.在一示例中，Fin-FET的欧姆接触分布于鳍的整个上表面，即P-GaN层与与源极相连的欧姆接触金属电极接触面积足够大，对阈值电压漂移的抑制效果更加显著。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为传统p-GaN栅结构HEMT结构及其等效电路模型示意图；
图2为本发明基于Fin-MOSFET栅结构的p-GaN HEMT器件结构示意图；
图3为本发明Fin-MOSFET结构及其等效电路模型示意图；
图4为本发明基于Fin-MESFET栅结构的p-GaN HEMT器件结构示意图；
图5为本发明Fin-MESFET结构及其等效电路模型示意图；
图6为本发明基于Fin-JFET栅结构的p-GaN HEMT器件结构示意图；
图7为本发明Fin-JFET结构及其等效电路模型示意图。
图中：衬底-1、缓冲层-2、沟道层-3、势垒层-4、欧姆接触金属电极-5、P-GaN层-6、介质层-7、栅电极-8、源电极-9、漏电极-10、二维电子气-11、n-GaN区域-12。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，使用序数词 (例如，“第一和第二”、“第一至第四”等 )是为了对物体进行区分，并不限于该顺序，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中，如图2-图3所示，一种基于Fin-MOSFET栅结构的HEMT，包括沿器件垂直方向由下至上层叠生长的Si衬底1、AlN缓冲层2、i-GaN沟道层3、AlGaN势垒层4，沟道层3两侧相对生长有源电极9和漏电极10，源电极9、漏电极10均为欧姆接触电极，其中欧姆接触金属包括Ti、Al、Ni、Au一种或多种，本示例中源电极9、漏电极10均依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm。更为具体地，缓冲层2为2μm；GaN沟道层3为300nm；AlGaN势垒层4为12nm，Al组份占比为25%。在GaN层与AlGaN势垒层4的接触位置形成二维电子气11，得到AlGaN/GaN异质结，异质结上生长有P型掺杂浓度为1×1018cm-3的鳍式结构P-GaN层6，鳍高度为100nm，长度为80nm。
进一步地，P-GaN层6鳍顶部生长有与P-GaN层6欧姆接触的Ni/Au欧姆接触金属电极5，欧姆接触金属电极5与源极连接；欧姆接触金属电极5以及P-GaN层6鳍侧壁上生长有SiO2介质层7，欧姆接触金属电极5通过介质层7与栅电极8隔离；介质层7以及P-GaN层6表面制备有厚度为200nm的Ni/Au栅电极8，且栅电极8为P-GaN肖特基接触电极，以此在p-GaN栅结构中引入Fin-MOSFET， Fin-MOSFET与HEMT共用一个栅极，且Fin-MOSFET一端连接至等效肖特基二极管DSJ、pin二极管Dpin之间，另一端通过欧姆接触电极与源电极9连接。其中，欧姆接触金属电极5材质为Ni/Au，其中Ni厚度为20nm，Au厚度为20nm。更为具体地，源电极9和栅电极8之间、栅电极8和漏电极10之间的区域，以及栅电极8、源电极9、漏电极10表面还淀积厚度为50nm的SiN钝化层。
本申请通过在p-GaN栅结构中引入常开型Fin-MOSFET，一方面能够加强栅极对级联晶体管的控制能力，在相同栅压下，鳍式场效应晶体管更容易夹断，从而更易对器件沟道产生控制，提高器件整体的栅控能力；另一方面，栅电极8通过控制Fin-MOSFET开关调控P-GaN层6的电位、改变沟道二维电子气11的浓度，从而达到控制HEMT器件开关的目的。因此，HEMT器件的阈值电压可以通过改变MOSFET器件性能调控，通过合理的尺寸设计（P-GaN层6鳍的宽度等）以及掺杂浓度设计，得到较高的HEMT阈值电压，同时沟道区的电子仍保持较高迁移率，非沟道区的二维电子气11浓度不受影响，保证器件的开态特性。
同时，本申请引入的Fin-MOSFET区域下方存在二维电子气11，能够作为导电沟通，不影响开态时栅电极8下方二维电子气11浓度，即对开态电阻无影响，栅极级联FET结构的引入不以牺牲芯片面积为代价，不额外增加量产成本。
进一步地，本申请中Fin-MOSFET栅结构中p-GaN通过欧姆接触与源极相连，P-GaN层6中因栅压应力或关态应力积累的电荷能够在应力撤去后通过欧姆接触得到快速补充，因此能够抑制阈值电压漂移现象。
进一步地，本申请引入常开型Fin-MOSFET，在不加栅压时，FET处于开态，整个p-GaN层与欧姆接触电极同一电位，即与源极相连，电压为0V，因此器件反向导通开启电压VDS与该器件正向导通阈值电压无关联。综上，本申请HEMT处于关态时，常开型Fin-MOSFET将p-GaN电位钳制在0V，HEMT器件的反向导通压降与正向导通阈值电压无关，不因正向导通阈值电压的增大而增大，因此该器件在获得高的阈值电压的同时也能实现小的反向导通损耗。
基于与上述基于Fin-MOSFET栅结构的HEMT示例相同的发明构思，本发明还包括一种基于Fin-MOSFET栅结构的HEMT的制作方法，包括以下步骤：
S1：在衬底1上依次生长缓冲层2、GaN沟道层3、AlGaN势垒层4，形成AlGaN/GaN异质结；具体地，在蓝宝石衬底1基片上生长厚度为2μm的缓冲层2；在缓冲层2上生长300nm厚的GaN层；在GaN层上生长12nmAlGaN势垒层4，其中Al组份占比为25%。
S2：在AlGaN/GaN异质结上生长P-GaN层6；具体地，利用MOCVD工艺，在AlGaN势垒层4上生长一层掺Mg的200nm的GaN层；在900℃的N2气氛中进行20分钟的热退火以激活掺杂的Mg，得到P型掺杂浓度为1×1018cm-3的P-GaN层6。
S3：在P-GaN层6表面制作欧姆接触金属电极5； 具体地，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成P-GaN欧姆接触区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行P-GaN欧姆接触电极制作，欧姆接触金属电极5选用Ni/Au，其中Ni厚度为20nm，Au厚度为20nm；蒸发完成后进行金属剥离；再用RTP500快速热退火炉，在550℃的O2气氛中进行5min的快速热退火，对欧姆接触金属进行合金，完成欧姆接触金属电极5的制作。
S4：对P-GaN层6进行鳍刻蚀，形成鳍式结构P-GaN层6； 具体地，以p-GaN欧姆接触电极为硬掩模，采用NETWON型感应耦合等离子体刻蚀机在Cl2等离子体中以1nm/s的刻蚀速率进行鳍刻蚀，刻蚀深度为100nm。
S5：在欧姆接触金属电极5、鳍侧壁上制作介质层7； 具体地，采用PECVD790淀积设备以O2为O源，SiH4为Si源，淀积温度为250℃，在最上层淀积20nm厚的SiO2，以此作为p-GaN欧姆接触和栅电极8的隔离，同时作为鳍侧壁与栅电极8的隔离即寄生MOSFET的栅介质。采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成隔离介质的掩模图形；采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除鳍侧壁及顶部以外区域20nm厚的SiO2层，最后去除光刻胶；
S6：在介质层7上制作栅电极8；具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，光刻对准形成覆盖整个栅极的栅区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，使栅金属覆盖整个介质层7以及P-GaN层6表面，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极8。
S7：去除栅电极8区域外的P-GaN层6； 具体地，以栅电极8作为硬掩模，采用NETWON型感应耦合等离子体刻蚀机在Cl2等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅区域外的P-GaN层6；
S8：在AlGaN/GaN异质结上制作源电极9和漏电极10。具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极9、漏电极10制作，源、漏金属均依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源、漏金属蒸发完成后进行金属剥离；再采用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源电极9、漏电极10的制作。
S9：钝化保护；具体地，采用PECVD790淀积设备以NH3为N源，SiH4为Si源，淀积温度为250℃，在最上层AlGaN势垒层4上淀积厚度为50nm的SiN层，以此在源电极9、栅电极8之间和漏电极10、栅电极8之间进行SiN层淀积形成钝化，同时SiN层淀积在源电极9、漏电极10、栅电极8表面形成钝化层，完成钝化处理。
S10：制作电极引线，包括互联开孔和互联引线制作步骤。具体地，互联开孔包括：以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得电极图形；采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除电极区域50nm厚的SiN层，形成互联开孔。互联引线制作包括：采用甩胶机在5000转/min的转速下甩正胶；采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
本发明还包括一种基于Fin-MESFET栅结构的HEMT，如图4-图5所示，包括沿器件垂直方向由下至上层叠生长的Si衬底1、AlN缓冲层2、i-GaN沟道层3、AlGaN势垒层4，沟道层3两侧相对生长有源电极9和漏电极10，源电极9、漏电极10均为欧姆接触电极，其中欧姆接触金属包括Ti、Al、Ni、Au一种或多种，本示例中源电极9、漏电极10均依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm。更为具体地，缓冲层2为2μm；GaN沟道层3为300nm；AlGaN势垒层4为12nm，Al组份占比为25%。在GaN层与AlGaN势垒层4的接触位置形成二维电子气11，得到AlGaN/GaN异质结，异质结上生长有P型掺杂浓度为1×1018cm-3的鳍式结构P-GaN层6，鳍高度为100nm，长度为80nm。
进一步地，P-GaN层6鳍顶部生长有与P-GaN层6欧姆接触的Ni/Au欧姆接触金属电极5，欧姆接触金属电极5与源极连接；欧姆接触金属电极5相较于P-GaN层6鳍表面收敛生长，即欧姆接触金属电极5未完全覆盖P-GaN层6鳍表面；欧姆接触金属电极5上生长有SiO2介质层7，SiO2介质层7完全覆盖欧姆接触金属电极5以及P-GaN层6鳍顶部；欧姆接触金属电极5通过介质层7与栅电极8隔离；介质层7以及P-GaN层6表面制备有厚度为200nm的Ni/Au栅电极8，且栅电极8为P-GaN肖特基接触电极，以此在p-GaN栅结构中引入Fin-MESFET， Fin-MESFET与HEMT共用一个栅极，且Fin-MESFET一端连接至等效肖特基二极管DSJ、pin二极管Dpin之间，另一端通过欧姆接触电极与源电极9连接。其中，欧姆接触金属电极5材质为Ni/Au，其中Ni厚度为20nm，Au厚度为20nm。更为具体地，源电极9和栅电极8之间、栅电极8和漏电极10之间的区域，以及栅电极8、源电极9、漏电极10表面还淀积厚度为50nm的SiN钝化层。
本申请通过在p-GaN栅结构中引入常开型Fin-MESFET，一方面能够加强栅极对级联晶体管的控制能力，在相同栅压下，鳍式场效应晶体管更容易夹断，从而更易对器件沟道产生控制，提高器件整体的栅控能力；另一方面，栅电极8通过控制Fin-MESFET开关调控P-GaN层6的电位、改变沟道二维电子气11的浓度，从而达到控制HEMT器件开关的目的。因此，HEMT器件的阈值电压可以通过改变MESFET器件性能调控，通过合理的尺寸设计（P-GaN层6鳍的宽度等）以及掺杂浓度设计，得到较高的HEMT阈值电压，同时沟道区的电子仍保持较高迁移率，非沟道区的二维电子气11浓度不受影响，保证器件的开态特性。
同时，本申请引入的Fin-MESFET区域下方存在二维电子气11，能够作为导电沟通，不影响开态时栅电极8下方二维电子气11浓度，即对开态电阻无影响，栅极级联FET结构的引入不以牺牲芯片面积为代价，不增加额外量产成本。
进一步地，本申请中Fin-MESFET栅结构中p-GaN通过欧姆接触与源极相连，P-GaN层6中因栅压应力或关态应力积累的电荷能够在应力撤去后通过欧姆接触得到快速补充，因此能够抑制阈值电压漂移现象。
进一步地，本申请引入常开型Fin-MESFET，在不加栅压时，FET处于开态，整个p-GaN层与欧姆接触电极同一电位，即与源极相连，电压为0V，因此器件反向导通开启电压VDS与该器件正向导通阈值电压无关联。综上，本申请HEMT处于关态时，常开型Fin-MESFET将p-GaN电位钳制在0V，HEMT器件的反向导通压降与正向导通阈值电压无关，不因正向导通阈值电压的增大而增大，因此该器件在获得高的阈值电压的同时也能实现小的反向导通损耗。
基于与上述基于Fin-MESFET栅结构的HEMT示例相同的发明构思，本发明还包括一种基于Fin-MESFET栅结构的HEMT的制作方法，包括以下步骤：
S1’：在衬底1上依次生长缓冲层2、GaN沟道层3、AlGaN势垒层4，形成AlGaN/GaN异质结；具体地，在蓝宝石衬底1基片上生长厚度为2μm的缓冲层2；在缓冲层2上生长300nm厚的GaN层；在GaN层上生长12nmAlGaN势垒层4，其中Al组份占比为25%。
S2’：在AlGaN/GaN异质结上生长P-GaN层6；具体地，利用MOCVD工艺，在AlGaN势垒层4上生长一层掺Mg的200nm的GaN层；在900℃的N2气氛中进行20分钟的热退火以激活掺杂的Mg，得到P型掺杂浓度为1×1018cm-3的P-GaN层6。
S3’：在P-GaN层6表面制作欧姆接触金属电极5； 具体地，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成P-GaN欧姆接触区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行P-GaN欧姆接触电极制作，欧姆接触金属电极5选用Ni/Au，其中Ni厚度为20nm，Au厚度为20nm；蒸发完成后进行金属剥离；再用RTP500快速热退火炉，在550℃的O2气氛中进行5min的快速热退火，对欧姆接触金属进行合金，完成欧姆接触金属电极5的制作。
S4’：对P-GaN层6进行鳍刻蚀，形成鳍式结构P-GaN层6； 具体地，采用PECVD790淀积设备以NH3为N源，SiH4为Si源，淀积温度为250℃，在HEMT器件最上层淀积厚度为50nm厚的SiN，以此作为p-GaN欧姆接触和栅电极8的隔离，同时作为鳍刻蚀的硬掩模；再采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成p-GaN有源区，采用电子束E-beam光刻机形成30-100nm宽栅鳍的掩模图形；采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除鳍以外区域50nm厚的SiN层，去除光刻胶形成SiN硬掩模；将做好硬掩模的基片采用NETWON型感应耦合等离子体刻蚀机在Cl2等离子体中以1nm/s的刻蚀速率进行鳍刻蚀，刻蚀深度为100nm。
S5’：制作栅电极8；具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，光刻对准形成覆盖整个栅极的栅区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，使栅金属覆盖整个介质层7以及P-GaN层6表面，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极8。
S6’：去除栅电极8区域外的P-GaN层6； 具体地，将栅电极8作为硬掩模，采用NETWON型感应耦合等离子体刻蚀机在Cl2等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅区域外的P-GaN层6；
S7’：在AlGaN/GaN异质结上制作源电极9和漏电极10。具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极9、漏电极10制作，源、漏金属均依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源、漏金属蒸发完成后进行金属剥离；再采用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源电极9、漏电极10的制作。
S8’：钝化保护；具体地，采用PECVD790淀积设备以NH3为N源，SiH4为Si源，淀积温度为250℃，在最上层AlGaN势垒层4上淀积厚度为50nm的SiN层，以此在源电极9、栅电极8之间和漏电极10、栅电极8之间进行SiN层淀积形成钝化，同时SiN层淀积在源电极9、漏电极10、栅电极8表面形成钝化层，完成钝化处理。
S9’：制作电极引线，包括互联开孔和互联引线制作步骤。具体地，互联开孔包括：以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得电极图形；采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除电极区域50nm厚的SiN层，形成互联开孔。互联引线制作包括：采用甩胶机在5000转/min的转速下甩正胶；采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
本发明还包括一种基于Fin-JFET栅结构的HEMT，如图6-图7所示，包括沿器件垂直方向由下至上层叠生长的Si衬底1、AlN缓冲层2、i-GaN沟道层3、AlGaN势垒层4，沟道层3两侧相对生长有源电极9和漏电极10，源电极9、漏电极10均为欧姆接触电极，其中欧姆接触金属包括Ti、Al、Ni、Au一种或多种，本示例中源电极9、漏电极10均依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm。更为具体地，缓冲层2为2μm；GaN沟道层3为300nm；AlGaN势垒层4为12nm，Al组份占比为25%。在GaN层与AlGaN势垒层4的接触位置形成二维电子气11，得到AlGaN/GaN异质结，异质结上生长有P型掺杂浓度为1×1018cm-3的鳍式结构P-GaN层6，鳍高度为200nm，长度为1μm。
进一步地，在P-GaN层6两侧通过离子注入形成100nm的n-GaN区域12，两个n-GaN区域12上均生长有200nm的Ni/Au栅电极8，栅电极为n-GaN欧姆接触电极；P-GaN层6表面生长有欧姆接触金属电极5，该欧姆接触金属电极5与源电极9相连，以此在p-GaN栅结构中引入Fin-JFET，Fin-JFET与HEMT共用一个栅极，且Fin-JFET一端连接至等效pn二极管DPN、pin二极管Dpin之间，另一端通过欧姆接触电极与源电极9连接。其中，欧姆接触金属电极5材质为Ni/Au，其中Ni厚度为20nm，Au厚度为20nm。更为具体地，源电极9和栅电极8之间、栅电极8和漏电极10之间的区域，以及栅电极8、源电极9、漏电极10表面还淀积厚度为50nm的SiN钝化层。
本申请通过在p-GaN栅结构中引入常开型Fin-JFET，一方面能够加强栅极对级联晶体管的控制能力，在相同栅压下，鳍式场效应晶体管更容易夹断，从而更易对器件沟道产生控制，提高器件整体的栅控能力；另一方面，栅电极8通过控制Fin-JFET开关调控P-GaN层6的电位、改变沟道二维电子气11的浓度，从而达到控制HEMT器件开关的目的。因此，HEMT器件的阈值电压可以通过改变JFET器件性能调控，通过合理的尺寸设计（P-GaN层6鳍的宽度等）以及掺杂浓度设计，得到较高的HEMT阈值电压，同时沟道区的电子仍保持较高迁移率，非沟道区的二维电子气11浓度不受影响，保证器件的开态特性。
同时，本申请引入的Fin-JFET区域下方存在二维电子气11，能够作为导电沟通，不影响开态时栅电极8下方二维电子气11浓度，即对开态电阻无影响，栅极级联FET结构的引入不以牺牲芯片面积为代价，不增加额外量产成本。
进一步地，本申请中Fin-JFET栅结构中p-GaN通过欧姆接触与源极相连，P-GaN层6中因栅压应力或关态应力积累的电荷能够在应力撤去后通过欧姆接触得到快速补充，因此能够抑制阈值电压漂移现象。
进一步地，本申请引入常开型Fin-JFET，在不加栅压时，FET处于开态，整个p-GaN层与欧姆接触电极同一电位，即与源极相连，电压为0V，因此器件反向导通开启电压VDS与该器件正向导通阈值电压无关联。综上，本申请HEMT处于关态时，常开型Fin-JFET将p-GaN电位钳制在0V，HEMT器件的反向导通压降与正向导通阈值电压无关，不因正向导通阈值电压的增大而增大，因此该器件在获得高的阈值电压的同时也能实现小的反向导通损耗。
基于与上述基于Fin-JFET栅结构的HEMT示例相同的发明构思，本发明还包括一种基于Fin-JFET栅结构的HEMT的制作方法，包括以下步骤：
S1’’：在衬底1上依次生长缓冲层2、GaN沟道层3、AlGaN势垒层4，形成AlGaN/GaN异质结；具体地，在蓝宝石衬底1基片上生长厚度为2μm的缓冲层2；在缓冲层2上生长300nm厚的GaN层；在GaN层上生长12nmAlGaN势垒层4，其中Al组份占比为25%。
S2’’：在AlGaN/GaN异质结上生长P-GaN层6；具体地，利用MOCVD工艺，在AlGaN势垒层4上生长一层掺Mg的200nm的GaN层；在900℃的N2气氛中进行20分钟的热退火以激活掺杂的Mg，得到P型掺杂浓度为1×1018cm-3的P-GaN层6。
S3’’：在P-GaN层6表面制作欧姆接触金属电极5；具体地，先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成P-GaN欧姆接触区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行P-GaN欧姆接触电极制作，欧姆接触金属电极5选用Ni/Au，其中Ni厚度为20nm，Au厚度为20nm；蒸发完成后进行金属剥离；再用RTP500快速热退火炉，在550℃的O2气氛中进行5min的快速热退火，对欧姆接触金属进行合金，完成欧姆接触金属电极5的制作。
S4’’：在P-GaN层6通过离子注入形成n-GaN区域12；具体地，先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成n-GaN离子注入区域掩模图形；再采用高能离子注入设备，进行Si离子注入，在900℃的N2气氛中进行20分钟的热退火以激活掺杂的Si，得到N型掺杂浓度为1×1018cm-3，深度约为100nm的n-GaN区域12。
S5’’：对P-GaN层6进行鳍刻蚀，形成鳍式结构P-GaN层6； 具体地，先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成p-GaN有源区，采用电子束E-beam光刻机形成1μm宽栅鳍的掩模图形；将做好掩模的基片采用NETWON型感应耦合等离子体刻蚀机在Cl2等离子体中以1nm/s的刻蚀速率进行台面隔离和栅鳍刻蚀，刻蚀深度为200nm。
S6’’：制作栅电极8；具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，光刻对准形成覆盖整个栅极的栅区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，使栅金属覆盖整个介质层7以及P-GaN层6表面，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极8。
S7’’：在AlGaN/GaN异质结上制作源电极9和漏电极10。具体地，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极9、漏电极10制作，源、漏金属均依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源、漏金属蒸发完成后进行金属剥离；再采用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源电极9、漏电极10的制作。
S8’’：钝化保护；具体地，采用PECVD790淀积设备以NH3为N源，SiH4为Si源，淀积温度为250℃，在最上层AlGaN势垒层4上淀积厚度为50nm的SiN层，以此在源电极9、栅电极8之间和漏电极10、栅电极8之间进行SiN层淀积形成钝化，同时SiN层淀积在源电极9、漏电极10、栅电极8表面形成钝化层，完成钝化处理。
S9’’：制作电极引线，包括互联开孔和互联引线制作步骤。具体地，互联开孔包括：以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得电极图形；采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除电极区域50nm厚的SiN层，形成互联开孔。互联引线制作包括：采用甩胶机在5000转/min的转速下甩正胶；采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。
Claims (9)
1.基于Fin-FET栅结构HEMT，包括沿器件垂直方向由下至上层叠生长的衬底、缓冲层、沟道层、势垒层、P-GaN层和栅电极，沟道层两侧相对生长有源电极和漏电极，源电极、漏电极均为欧姆接触电极，栅电极为P-GaN肖特基接触电极，其特征在于：通过P-GaN层部分刻蚀与栅介质淀积，P-GaN层部分刻蚀表示对P-GaN层进行鳍刻蚀，形成鳍式结构P-GaN层；在由栅电极与P-GaN层构成的肖特基二极管DSJ两端并联一由栅电极电压控制的常开型Fin-FET；
Fin-FET具体为Fin-MOSFET，Fin-MOSFET与HEMT共用一个栅极，且Fin-MOSFET一端连接至等效肖特基二极管DSJ、pin二极管Dpin之间，另一端通过欧姆接触电极与源电极连接；
所述pin二极管Dpin由P-GaN层、势垒层、沟道层构成。
2.根据权利要求1所述的基于Fin-FET栅结构HEMT，其特征在于：所述鳍式结构P-GaN层仅存于栅电极下方；P-GaN层上由下至上分别生长有欧姆接触金属电极、介质层和栅电极，所述欧姆接触金属电极生长于P-GaN层鳍表面；介质层覆盖欧姆接触金属电极以及P-GaN层鳍的侧壁；栅电极覆盖介质层以及P-GaN层表面。
3.根据权利要求2所述的基于Fin-FET栅结构HEMT，其特征在于：所述源电极和栅电极之间的区域、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面均淀积有钝化层。
4.根据权利要求2所述的基于Fin-FET栅结构HEMT，其特征在于：鳍式结构的长度为30nm-200nm，高度为60nm-400nm。
5.根据权利要求2所述的基于Fin-FET栅结构HEMT，其特征在于：所述欧姆接触金属电极为由第一导电材料、第二导电材料制备的合金层，第一导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合；第二导电材料为Ti、Al、Ni、Au、Pd中的一种或多种的组合。
6.根据权利要求2所述的基于Fin-FET栅结构HEMT，其特征在于：所述介质层为Al2O3、SiO2、SiNx中任意一种。
7.根据权利要求1-6任一项所述的基于Fin-FET栅结构HEMT的制作方法，其特征在于：包括以下步骤：
在衬底上依次生长缓冲层、沟道层、势垒层；
在势垒层上生长P-GaN层；
在P-GaN层表面制作欧姆接触金属电极；
对P-GaN层进行鳍刻蚀，形成鳍式结构P-GaN层；
在欧姆接触金属电极、鳍侧壁上制作介质层；
在介质层上制作栅电极；
去除栅电极区域外的P-GaN层；
在势垒层上制作源电极和漏电极。
8.根据权利要求7所述的基于Fin-FET栅结构HEMT的制作方法，其特征在于：所述方法还包括钝化保护步骤：
在势垒层上淀积钝化层，钝化层覆盖在源电极和栅电极之间、栅电极和漏电极之间的区域、以及栅电极、源电极、漏电极表面。
9.根据权利要求8所述的基于Fin-FET栅结构HEMT的制作方法，其特征在于：所述方法还包括电极引线制作步骤：
制作电极图形；
去除电极区域的钝化层，形成互联开孔；
制作电极引线掩模图形；
对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211242588.2A CN115458596A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-JFET栅结构HEMT及其制作方法 |
| CN202210807624.9A CN114883407B (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-FET栅结构HEMT及其制作方法 |
| CN202211241573.4A CN115642177A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-MESFET栅结构HEMT及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210807624.9A CN114883407B (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-FET栅结构HEMT及其制作方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211241573.4A Division CN115642177A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-MESFET栅结构HEMT及其制作方法 |
| CN202211242588.2A Division CN115458596A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-JFET栅结构HEMT及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114883407A CN114883407A (zh) | 2022-08-09 |
| CN114883407B true CN114883407B (zh) | 2022-11-01 |
Family
ID=82682904
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211242588.2A Withdrawn CN115458596A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-JFET栅结构HEMT及其制作方法 |
| CN202211241573.4A Withdrawn CN115642177A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-MESFET栅结构HEMT及其制作方法 |
| CN202210807624.9A Active CN114883407B (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-FET栅结构HEMT及其制作方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211242588.2A Withdrawn CN115458596A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-JFET栅结构HEMT及其制作方法 |
| CN202211241573.4A Withdrawn CN115642177A (zh) | 2022-07-11 | 2022-07-11 | 基于Fin-MESFET栅结构HEMT及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (3) | CN115458596A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314274A (zh) * | 2023-02-24 | 2023-06-23 | 成都功成半导体有限公司 | 一种具有p沟道的GaN基HEMT器件的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008022029A (ja) * | 2002-04-30 | 2008-01-31 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置及びＩＩＩ−Ｖ族窒化物半導体装置 |
| CN101405868A (zh) * | 2005-11-29 | 2009-04-08 | 香港科技大学 | 增强型和耗尽型AlGaN/GaN HFET的单片集成 |
| CN104409493A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 基于t形栅-漏复合场板的异质结器件及其制作方法 |
| CN205680686U (zh) * | 2016-06-22 | 2016-11-09 | 成都海威华芯科技有限公司 | 一种GaN增强耗尽型MOS‑HEMT器件 |
| CN109560118A (zh) * | 2017-09-26 | 2019-04-02 | 南京誉凯电子科技有限公司 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| CN209592046U (zh) * | 2019-01-15 | 2019-11-05 | 中山大学 | 一种增强型半导体晶体管 |
| CN111029404A (zh) * | 2018-10-09 | 2020-04-17 | 西安电子科技大学 | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11239348B2 (en) * | 2014-03-17 | 2022-02-01 | Matthew H. Kim | Wafer bonded GaN monolithic integrated circuits and methods of manufacture of wafer bonded GaN monolithic integrated circuits |
| US10672899B2 (en) * | 2018-06-29 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tunnel field-effect transistor with reduced trap-assisted tunneling leakage |
| US20200251582A1 (en) * | 2019-02-04 | 2020-08-06 | Qualcomm Incorporated | High electron mobility transistor (hemt) fin field-effect transistor (finfet) |
| US11152471B1 (en) * | 2020-03-26 | 2021-10-19 | Mitsubishi Electric Research Laboratories, Inc. | 2-dimensional electron gas and 2-dimensional hole gas junction based semiconductor device |
| CN114447113A (zh) * | 2021-12-20 | 2022-05-06 | 西安电子科技大学 | 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法 |
-
2022
- 2022-07-11 CN CN202211242588.2A patent/CN115458596A/zh not_active Withdrawn
- 2022-07-11 CN CN202211241573.4A patent/CN115642177A/zh not_active Withdrawn
- 2022-07-11 CN CN202210807624.9A patent/CN114883407B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008022029A (ja) * | 2002-04-30 | 2008-01-31 | Furukawa Electric Co Ltd:The | ＧａＮ系半導体装置及びＩＩＩ−Ｖ族窒化物半導体装置 |
| CN101405868A (zh) * | 2005-11-29 | 2009-04-08 | 香港科技大学 | 增强型和耗尽型AlGaN/GaN HFET的单片集成 |
| CN104409493A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 基于t形栅-漏复合场板的异质结器件及其制作方法 |
| CN205680686U (zh) * | 2016-06-22 | 2016-11-09 | 成都海威华芯科技有限公司 | 一种GaN增强耗尽型MOS‑HEMT器件 |
| CN109560118A (zh) * | 2017-09-26 | 2019-04-02 | 南京誉凯电子科技有限公司 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| CN111029404A (zh) * | 2018-10-09 | 2020-04-17 | 西安电子科技大学 | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 |
| CN209592046U (zh) * | 2019-01-15 | 2019-11-05 | 中山大学 | 一种增强型半导体晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115458596A (zh) | 2022-12-09 |
| CN114883407A (zh) | 2022-08-09 |
| CN115642177A (zh) | 2023-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104009035B (zh) | Mishfet及肖特基器件集成 | |
| JP4179539B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN106298887B (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN107680998A (zh) | 一种GaN基p型栅HFET器件及其制备方法 | |
| CN109873034B (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN109155282A (zh) | 用于半导体器件的集成电阻器 | |
| CN110648914B (zh) | 一种提升氮化镓晶体管击穿电压的方法 | |
| CN111223777A (zh) | GaN基HEMT器件及其制作方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN116741805A (zh) | 一种高击穿电压增强型氮化镓器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN116387246A (zh) | p-GaN增强型MIS-HEMT器件及其制备方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
| CN112820648B (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN206441733U (zh) | 一种高阈值电压高迁移率凹槽栅mosfet结构 | |
| CN108321200A (zh) | 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法 | |
| CN115910782B (zh) | 常关型高电子迁移率晶体管的制造方法 | |
| CN116741635A (zh) | 基于无掩膜再生长低阻延伸层的hemt器件制备方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| CN113257896B (zh) | 多场板射频hemt器件及其制备方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |