CN209592046U

CN209592046U - 一种增强型半导体晶体管

Info

Publication number: CN209592046U
Application number: CN201920064491.4U
Authority: CN
Inventors: 刘扬; 何亮
Original assignee: National Sun Yat Sen University
Current assignee: Sun Yat Sen University; National Sun Yat Sen University
Priority date: 2019-01-15
Filing date: 2019-01-15
Publication date: 2019-11-05
Anticipated expiration: 2029-01-15

Abstract

本实用新型涉及一种增强型半导体晶体管。该器件包括衬底、生长在衬底上的半导体外延层、栅极、源极和漏极。外延层包括氮化物成核层、氮化物应力缓冲层、氮化物沟道层、一次外延氮化物势垒层和p型氮化物层，以及二次外延氮化物势垒层。通过选区刻蚀，保留栅极区域p型氮化物，使栅极关断；通过掩膜后的选区二次外延，二次外延氮化物势垒层生长于一次外延氮化物势垒层之上，使接入区导通性提升。通过调控一次外延氮化物势垒层和二次外延氮化物势垒层的厚度和组分，进而实现更优的栅极关断及接入区高导能力。此器件对刻蚀工艺要求降低，可有效修复刻蚀损伤。最终本实用新型可实现高阈值电压、高导通能力、高稳定性的增强型半导体器件。

Description

一种增强型半导体晶体管

技术领域

本实用新型涉及半导体器件技术领域，更具体地，涉及一种增强型半导体晶体管。

背景技术

以GaN材料为代表的第三代半导体材料由于禁带宽度宽、热导率高、击穿电场高等优点，在高温、高频、抗辐射、大功率应用领域具有很大的发展空间。

GaN基电子器件通常利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作，使器件具有导通电阻小、输出电流大、开关速度快的优点。然而，也正是由于这一AlGaN/GaN异质结构（高的二维电子气，2DEG），使得器件在外加栅偏压为零的情况下，也天然处于开启状态，即为耗尽型操作。

高性能常增强型器件的实现是GaN基电子器件面临的一个重要挑战，是目前学术界与产业界公认的一个科技难点。高性能常关型器件要求具备正的阈值电压和高的阈值电压值，以简化器件外围电路、保证系统失效安全，从而确保器件能可靠的工作。器件实现常关型特性的一般思路是保留接入区高导通的2DEG，即不影响器件的导通电阻，同时耗尽栅极下方沟道2DEG，以实现器件栅极在不施加电压情况下也处于关断状态。目前，业界普遍采用3种方法实现常关型GaN功率电子器件：（1）绝缘槽栅结构（MOSFET），（2）共源共栅级联结构（Cascode）（3）p型栅结构（p-GaN gate，如图1所示）。

上述结构中，由于p型栅器件结构简单、阈值电压均匀性等优点备受学术界和产业界关注。目前，p型栅器件已经实现了产业化发展，推行该结构器件的主要公司有日本的Panasonic公司、美国的EPC公司及加拿大的GaN Systems公司。目前，关于p型栅常关型AlGaN/GaN HEMT器件的实现，业界主要采用刻蚀技术方案，该技术由于容易实现成为业界普遍采用的方法，然而该方法存在许多不足，如在刻蚀去除接入区p-GaN材料时，由于刻蚀均匀性差以及存在过刻蚀的问题，且刻蚀会对AlGaN势垒层表面带来晶格损伤并引入额外缺陷能级，会使接入区2DEG的电学特性发生退化，从而影响器件的性能均一性和稳定性。另一种技术方案选择区域生长p-GaN技术也被采用，即在AlGaN/GaN异质结构上进行p-GaN层的选择区域生长，从而实现栅极区域保留p-GaN层，而接入区无p-GaN层的结构（如图2所示，01层为SiO₂掩膜层）。然而，受制于外延生长动力学的影响，当器件的栅长较小时，也就是说生长窗口很窄时，使用该方法会存在p-GaN材料的生长难以控制且掺杂不均匀等缺点，目前在这方面没有突破性进展。此外，p-GaN层空穴浓度普遍不高，目前主流报道值基本不高于1×10¹⁸ cm^-3，因此p-GaN层下方AlGaN/GaN异质结构中的AlGaN势垒层的Al组分和厚度一般较小，普遍为低于20%组分和低于18nm厚度，这有利于实现增强型操作，但是同时会导致接入区的电阻增大，而相对薄的AlGaN势垒层也会使得p-GaN层中的掺杂元素（如镁）更容易扩散至沟道，进而影响到器件的可靠性。

实用新型内容

本实用新型为克服上述现有技术所述的至少一种缺陷，提供一种增强型半导体晶体管，制备的器件能实现更高的阈值电压、更低的导通电阻，以及更稳定的工作状态。

为解决上述技术问题，本实用新型采用的技术方案是：一种增强型半导体晶体管，包括衬底、生长在衬底上的半导体外延层、栅极、源极以及漏极；其中，所述外延层，自下至上包括氮化物成核层、氮化物应力缓冲层、氮化物沟道层、一次外延氮化物势垒层，以及p型氮化物层和二次外延氮化物势垒层；所述的p型氮化物层仅保留在栅极区域一次外延氮化物势垒层之上，实现栅极下方二维电子气沟道的夹断；通过掩膜工艺后，所述二次外延氮化物势垒层选区生长于栅极区域以外的一次外延氮化物势垒层之上。

在本实用新型中，通过选区刻蚀栅极区域以外的p型氮化物，留下栅极区域的p型氮化物，实现栅极沟道的夹断。二次外延氮化物势垒层选区生长于一次外延氮化物势垒层之上，实现高导通接入区。同时通过调控一次外延氮化物势垒层和二次外延氮化物势垒层的厚度和组分，实现更优的栅极关断能力以及高导通的栅源接入区和栅漏接入区。并且此方法可以有效的修复刻蚀带来的接入区损伤，对刻蚀工艺的要求也降低。最终实现高阈值电压、高导通能力、高稳定性的增强型半导体器件。

进一步的，所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底或AlN中的任一种。

进一步的，所述的氮化物应力缓冲层为含AlN、AlGaN、GaN、SiN的任一种或组合。

进一步的，所述的氮化物成核层为含Al氮化物层。

进一步的，所述的氮化物沟道层为GaN或AlGaN层。

进一步的，所述的一次外延氮化物势垒层为AlGaN、AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合，Al组分可以为1%-30%，厚度为1nm-30nm。

进一步的，所述的p型氮化物层为GaN、AlGaN、AlInN或AlInGaN，厚度不低于5nm。

进一步的，所述的二次外延氮化物势垒层为AlGaN、AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合，Al组分可以为1%-40%，厚度为1nm-40nm。

进一步的，所述的一次外延氮化物势垒层和氮化物沟道层之间还插入有一层AlN空间隔离层，AlN空间隔离层厚度为0.3nm-3nm。

进一步的，所述的p型氮化物层与一次外延氮化物势垒层之间还插入有一层AlN阻挡层，AlN阻挡层厚度为0.3nm-5nm。

进一步的，所述的二次外延氮化物势垒层铝组分一般高于一次外延氮化物势垒层。

进一步的，所述的栅极区域的p型氮化物层被保留，而栅极区域的p型氮化物层下方之外区域的一次外延氮化物势垒层被部分去除，剩余一次外延氮化物势垒层厚度为1-30nm。

进一步的，所述的二次外延氮化物势垒层之上还在位生长盖帽层或钝化层；所述的盖帽层为GaN，厚度为0.5-8 nm；所述的钝化层为SiN，厚度为1-100 nm。

进一步的，所述的源极和漏极为欧姆接触，栅极为欧姆接触或肖特基接触。

以上所述的一种一种增强型半导体晶体管制备方法，包括以下步骤：

S1. 在衬底上生长氮化物成核层；

S2. 在氮化物成核层上生长氮化物应力缓冲层；

S3. 在氮化物应力缓冲层生长氮化物沟道层；

S4. 在氮化物沟道层上生长一次外延氮化物势垒层；

S5. 在一次外延氮化物势垒层上生长p型氮化物层；

S6. 在p型氮化物层上沉积一层掩膜层；

S7. 通过光刻图形化以及刻蚀的方法，保留形成栅极区域的掩膜层和p型氮化物层；

S8. 选择区域生长二次外延氮化物势垒层；

S9. 去除栅极区域之上的掩膜层；

S10. 高温退火激活p型氮化物层中的受主掺杂元素；

S11. 干法刻蚀完成器件隔离，同时刻蚀出源极和漏极欧姆接触区域；

S12. 在源极和漏极区域上形成源极和漏极欧姆接触金属；

S13. 在栅极区域p型氮化物层上形成栅极金属。

在背景技术中提到传统的刻蚀方案制备p型栅增强型器件，对设备和工艺要求非常苛刻，存在过刻蚀以及刻蚀损伤带来的问题，这会严重劣化器件特性。本实用新型专利提出采用刻蚀方案结合选区二次生长技术：首先通过干法刻蚀去除栅极区域以外的p型氮化物层以及部分一次外延氮化物势垒层，保留栅极区域的p型氮化物层以及一次外延氮化物势垒层，从而实现栅极沟道的夹断。然后，进行选区二次外延，MOCVD在线高温修复一次外延势垒层的刻蚀损伤（可以在氮气、氨气或其混合气体环境下），再生长二次外延氮化物势垒层，从而实现栅区之外的高导通能力接入区沟道。再而，可以通过对器件一次外延势垒层和二次外延势垒层进行再设计，包括势垒层中铝元素的组分以及势垒层的厚度设计，从而达到开关特性的显著提升。

与现有技术相比，有益效果是：本实用新型提供了一种增强型半导体晶体管结构及制备方法，采用刻蚀方案结合选区二次外延技术，这也为栅极区域和栅极以外接入区区域的氮化物势垒层设计提供了可行性，通过设计一次外延氮化物势垒层和二次外延氮化物势垒层结构，从而合理的同时实现了栅极下方异质结沟道的关断特性和栅极区域之外接入区异质结沟道的导电能力，这一优势是采用目前已有的刻蚀方案或选区外延p-GaN方案所不具备的。本实用新型技术最终能有效实现高阈值电压、高导通性能、高稳定性的增强型器件。

附图说明

图1为现有刻蚀方案中增强型器件的结构示意图。

图2为现有选区外延p-GaN方案中增强型器件的结构示意图。

图14为本实用新型实施例1的器件结构示意图。

图3-14为本实用新型实施例1的器件制作方法工艺示意图。

图15为本实用新型实施例2的器件结构示意图。

图16为本实用新型实施例3的器件结构示意图。

图17为本实用新型实施例4的器件结构示意图。

图18为本实用新型实施例5的器件结构示意图。

图19为本实用新型实施例6的器件结构示意图。

图20为本实用新型实施例7的器件结构示意图。

图21为本实用新型实施例8的器件结构示意图。

图22为本实用新型实施例9的器件结构示意图。

图23为本实用新型实施例10的器件结构示意图。

图24为本实用新型实施例11的器件结构示意图。

图25为本实用新型实施例12的器件结构示意图。

图26为本实用新型实施例13的器件结构示意图。

图中，1-衬底；2-氮化物成核层；3-氮化物应力缓冲层；4-氮化物沟道层；5-一次外延氮化物势垒层；6-p型氮化物层；7-二次外延氮化物势垒层；8-源极；9-漏极；10-栅极；11-AlN空间隔离层；12-二次外延的氮化物沟道层；13-盖帽层或钝化层；14-钝化层；15-源极场板；16-跨接介质层；17-漏极厚电极；18- SiO₂掩膜层；19-掩膜层。

具体实施方式

附图仅用于示例性说明，不能理解为对本实用新型的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本实用新型的限制。

实施例1：

如图14所示为本实施例的器件结构示意图，一种半导体增强型晶体管，包括衬底1、生长在衬底1上的半导体外延层、栅极10、源极8以及漏极9。其中，所述外延层，自下至上包括氮化物成核层2、氮化物应力缓冲层3、氮化物沟道层4、一次外延氮化物势垒层5，以及p型氮化物层6和二次外延氮化物势垒层7；p型氮化物层6仅保留在栅极10区域一次外延氮化物势垒层5之上，实现栅极10下方二维电子气沟道的夹断。通过掩膜工艺后，二次外延氮化物势垒层7选区生长于栅极10区域以外的一次外延氮化物势垒层5之上。

上述半导体增强型晶体管的制作方法如图3-图14所示，包括以下步骤：

S1. 在衬底1上生长氮化物成核层2，如图3所示；

S2. 在氮化物成核层2上生长氮化物应力缓冲层3，如图4所示；

S3. 在氮化物应力缓冲层3生长氮化物沟道层4，如图5所示；

S4. 在氮化物沟道层4上生长一次外延氮化物势垒层5，如图6所示；

S5. 在一次外延氮化物势垒层5上生长p型氮化物层6，如图7所示；

S6. 在p型氮化物层6上沉积一层掩膜层19，如图8所示；

S7. 通过光刻图形化以及刻蚀的方法，保留栅极10区域的掩膜层19和p型氮化物层6，栅极10区域之外的p型层全部去除，并去除栅极10区域之外的部分一次外延氮化物势垒层5，如图9所示；

S8. 高温在线退火修复刻蚀造成的晶格损伤，进而选择区域生长二次外延氮化物势垒层7，如图10所示；

S9. 去除栅极10区域之上的掩膜层19，如图11所示；

S10. 高温退火激活p型氮化物层6中的受主掺杂元素；

S11. 干法刻蚀完成器件隔离，同时刻蚀出源极8和漏极9欧姆接触区域，优选地，欧姆接触区域二次外延氮化物势垒层7被部分刻蚀，刻蚀深度为不大于二次外延氮化物势垒层7厚度，如图12所示；

S12. 在源极8和漏极9区域上形成源极8和漏极9欧姆接触金属，如图13所示；

S13. 在栅极10区域p型氮化物层6上形成栅极10金属，如图14所示。

至此，即完成了整个器件的制备过程。图14即为实施例1的器件结构示意图。

实施例2

如图15所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例2中氮化物沟道层4和一次外延氮化物势垒层5之间还夹入了一层AlN空间隔离层11，其厚度为0.3-3 nm。用于提高沟道二维电子气特性。

实施例3

如图16所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1为中，去除了栅极10区域之外的部分一次外延氮化物势垒层5，而实施例3中栅极10区域之外的部分一次外延氮化物势垒层5完整保留。相比于实施例1，实施例3要求更加苛刻的刻蚀方案，如更先进的设备，或含氧或含氟的自终止刻蚀条件。

实施例4

如图17所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1为中，去除了栅极10区域之外的部分一次外延氮化物势垒层5，而实施例4中栅极10区域之外的一次外延氮化物势垒层5全部去除。实施例4中，在生长二次外延氮化物势垒层7之前，也可先生长薄层AlN空间隔离层11，其厚度为0.3-3 nm。

实施例5

如图18所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1为中，去除了栅极10区域之外的部分一次外延氮化物势垒层5，而实施例5中栅极10区域之外的一次外延氮化物势垒层5全部去除，并进一步去除了部分氮化物沟道层4。实施例5中，在生长二次外延氮化物势垒层7之前，也可先生长薄层AlN空间隔离层11，其厚度为0.3-3nm。

实施例6

如图19所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1为中，去除了栅极10区域之外的部分一次外延氮化物势垒层5，而实施例6中栅极10区域之外的一次外延氮化物势垒层5全部去除，并进一步去除了部分氮化物沟道层4，进而在二次生长中夹入了一层二次外延的氮化物沟道层124。二次外延的氮化物沟道层124的厚度为1-10 nm。实施例6中，在生长二次外延氮化物势垒层7之前，优选地也可先生长薄层AlN空间隔离层11，其厚度为0.3-3 nm。

实施例7

如图20所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例7中，欧姆接触区域二次外延氮化物势垒层7被全部刻蚀，进而刻蚀到一次外延氮化物势垒层5，最终保留的一次外延势垒层厚度为1-10 nm。

实施例8

如图21所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例8中，二次外延氮化物势垒层7之上还有在位生长的盖帽层或钝化层13。优选地盖帽层为GaN，厚度为0-8 nm。在位钝化层为SiN_x，SiO₂，Al₂O₃，AlO_xN_y，GaO_x，GaO_xN_y，厚度为0-100 nm。

实施例9

如图22所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例9中，二次外延氮化物势垒层7之上还有离位生长的钝化层14。钝化层14为氮化硅、氧化硅或氧化铝等高k介质，或其叠层结构，生长工艺为LPCVD、PECVD、RTCVD、ALD、PEALD。

实施例10

如图23所示为本实施例的器件结构示意图，其与实施例1和实施例9结构区别仅在于：实施例10中，器件栅极10含场板结构。

实施例11

如图24所示为本实施例的器件结构示意图，其与实施例1和实施例10结构区别仅在于：实施例10中，器件源极8含场板结构。

实施例12

如图25所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1中，p型氮化物势垒层的形状为矩形；实施例12中，p型氮化物势垒层的形状为梯形。此外，显然p型氮化物形状也可以为弧形、阶梯型等结构。

实施例13

如图26所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例13中，p型氮化物势垒层的侧面含有二次外延氮化物势垒层7。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。本实用新型的核心内容为p型氮化物层刻蚀后再二次外延势垒层，一方面可以降低对刻蚀工艺的要求，另一方面可以通过设计一次外延氮化物势垒层和二次外延氮化物势垒层的厚度和组分，进而得到高阈值电压、高导通能力、高稳定性的增强型器件。本实用新型仅借助了几种器件结构来进行相关技术的阐明，而在其它类似的经过变形或结合的器件方案中依然可行，在此不进行一一说明。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，各实施方式中的技术方案包括步骤次序、材料种类和参数的选择、工艺方法和参数的选择等，都可以适当变化组合，各实施方案间也可适当组合，形成本领域技术人员可以理解的其他实施方案。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。

Claims

1.一种增强型半导体晶体管，包括衬底（1）、生长在衬底（1）上的半导体外延层、栅极（10）、源极（8）以及漏极（9）；其特征在于，所述外延层，自下至上包括氮化物成核层（2）、氮化物应力缓冲层（3）、氮化物沟道层（4）、一次外延氮化物势垒层（5），以及p型氮化物层（6）和二次外延氮化物势垒层（7）；所述的p型氮化物层（6）仅保留在栅极（10）区域一次外延氮化物势垒层（5）之上，实现栅极（10）下方二维电子气沟道的夹断；通过掩膜工艺后的二次外延生长，所述二次外延氮化物势垒层（7）选区生长于栅极（10）区域以外的一次外延氮化物势垒层（5）之上。

2.根据权利要求1所述的一种增强型半导体晶体管，其特征在于，所述的衬底（1）为 Si衬底（1）、蓝宝石衬底（1）、碳化硅衬底（1）、GaN自支撑衬底（1）或AlN中的任一种；所述的氮化物应力缓冲层（3）为含AlN、AlGaN、GaN、SiN的任一种或组合；所述的氮化物成核层（2）为含Al氮化物层；所述的氮化物沟道层（4）为GaN或AlGaN层。

3.根据权利要求1所述的一种增强型半导体晶体管，其特征在于，所述的一次外延氮化物势垒层（5）为AlGaN、AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合，Al组分可以为1%-30%，厚度为1nm-30nm；所述的p型氮化物层（6）为GaN、AlGaN、AlInN或AlInGaN，厚度不低于5nm；所述的二次外延氮化物势垒层（7）为AlGaN、AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合，Al组分可以为1%-40%，厚度为1nm-40nm。

4.根据权利要求3所述的一种增强型半导体晶体管，其特征在于，所述的一次外延氮化物势垒层（5）和氮化物沟道层（4）之间还插入有一层AlN空间隔离层（11），AlN空间隔离层（11）厚度为0.3nm-3nm。

5.根据权利要求3所述的一种增强型半导体晶体管，其特征在于，所述的p型氮化物层（6）与一次外延氮化物势垒层（5）之间还插入有一层AlN阻挡层，AlN阻挡层厚度为0.3nm-5nm。

6.根据权利要求3所述的一种增强型半导体晶体管，其特征在于，所述的二次外延氮化物势垒层（7）铝组分一般高于一次外延氮化物势垒层（5）。

7.根据权利要求3所述的一种增强型半导体晶体管，其特征在于，所述的栅极（10）区域的p型氮化物层（6）被保留，而栅极（10）区域的p型氮化物层（6）下方之外区域的一次外延氮化物势垒层（5）被部分去除，剩余一次外延氮化物势垒层（5）厚度为1-30nm。

8.根据权利要求1至7任一项所述的一种增强型半导体晶体管，其特征在于，所述的二次外延氮化物势垒层（7）之上还在位生长盖帽层或钝化层（13）；所述的盖帽层为GaN，厚度为0.5-8 nm；所述的钝化层为SiN_x，SiO2，Al₂O₃，AlO_xN_y，GaO_x，GaO_xN_y，厚度为1-100 nm。

9.根据权利要求8所述的一种增强型半导体晶体管，其特征在于，所述的源极（8）和漏极（9）为欧姆接触，栅极（10）为欧姆接触或肖特基接触。