CN114121655A - 一种基于增强型器件的自终止刻蚀方法及器件 - Google Patents
一种基于增强型器件的自终止刻蚀方法及器件 Download PDFInfo
- Publication number
- CN114121655A CN114121655A CN202111355438.8A CN202111355438A CN114121655A CN 114121655 A CN114121655 A CN 114121655A CN 202111355438 A CN202111355438 A CN 202111355438A CN 114121655 A CN114121655 A CN 114121655A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- basis
- thickness
- aln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000005530 etching Methods 0.000 title claims abstract description 49
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910015844 BCl3 Inorganic materials 0.000 claims description 10
- 238000005566 electron beam evaporation Methods 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- 229910001635 magnesium fluoride Inorganic materials 0.000 claims description 7
- 230000006911 nucleation Effects 0.000 claims description 6
- 238000010899 nucleation Methods 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910001425 magnesium ion Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于增强型器件的自终止刻蚀方法，涉及半导体技术领域，通过上述方法获得了器件，该器件包括自下而上依次排布的衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、MgO层以及p‑GaN层，分布于两端的漏电极和源电极，设置于p‑GaN层顶部的栅电极，设置于p‑GaN层与漏电极之间的钝化层以及设置于GaN沟道层与AlN插入层之间的二维电子气，本发明中p‑GaN的表面粗糙度以及AlGaN势垒层过刻蚀的问题均得到有效改善，经过工艺的优化，AlGaN/GaN异质结的结晶质量也会有所改善，而且具备重复性好的特点，同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于增强型器件的自终止刻蚀方法及利用该方法获得的器件。
背景技术
GaN与第一代、第二代半导体材料相比，GaN材料禁带宽、击穿电场高、电子饱和漂移速度高，而且耐高温、抗辐射，因此在高频、高功率电子领域具有广泛的应用潜力。AlGaN/GaN异质结界面处由极化效应产生的二维电子气所制备的高电子迁移率晶体管(HEMT)是目前主要应用的平面结构GaN基功率器件，兼具高耐压、高功率密度、高工作速度等优势。
然而传统的基于AlGaN/GaN异质结器件由于存在自发极化和压电极化效应形成天然的二维电子气导电沟道，为耗尽型器件，在实际应用中需要相对复杂的栅驱动电路，以及不满足失效安全要求。因此，在GaN基功率电子器件应用中，增强型GaN基HEMT成为了重要的技术目标。目前实现增强型GaN基HEMT功率电子器件的主流技术p型栅帽层，通过AlGaN/GaN异质结上的p型GaN帽层结构实现对异质结界面处二维电子气的耗尽。
制备p型GaN帽层结构必备的工艺步骤是栅区域以外p-GaN层刻蚀，形成p-GaN盖帽层，然而由于刻蚀的工艺特点，对粗糙度、均匀性、选择性等方面提出了挑战，保证p-GaN恰好被完全刻蚀且AlGaN层不被损伤是非常重要的。p-GaN残留或AlGaN层被刻蚀减薄均会导致下方2DEG浓度降低，进而影响p-GaN晶体管的输出特性。因此，较小的表面刻蚀损伤，实现p-GaN自停止刻蚀是目前制备p-GaNAlGaN/GaN HEMT器件的关键难题。
发明内容
本发明的目的在于提供一种基于增强型器件的自终止刻蚀方法及利用该方法获得的器件，以解决现有技术中导致的上述缺陷。
一种基于增强型器件的自终止刻蚀方法，包括如下步骤：
(1)在衬底上生长AlN成核层；
(2)在AlN成核层基础上，采用金属有机源化学气相沉积(MOCVD)或其他方法非故意掺杂生长形成GaN缓冲层，GaN缓冲层的薄膜厚度范围为100nm-10um；
(3)GaN缓冲层生长一定厚度后，继续采用MOCVD或其他方法故意掺杂生长形成的GaN沟道层，GaN沟道层的薄膜厚度范围为50nm-500nm；
(4)在所述的GaN沟道层生长一定厚度后，继续采用MOCVD或其他方法生长形成AlN插入层，薄膜厚度为1-10nm；
(5)在所述的AlN插入层生长一定厚度后，继续采用MOCVD或其他方法形成AlGaN势垒层，薄膜厚度范围为20nm-200nm，所述GaN沟道层、AlN插入层和AlGaN势垒层界面处形成二维电子气的沟道；
(6)在上一步骤形成的结构的基础上采用MOCVD或其他方法形成MgO层，薄膜厚度范围为1nm-10nm，并在此基础上采用Cp2Mg/Ga气相比为2％的Mg掺杂GaN薄膜，形成p-GaN层并经退火处理，退火处理温度为700℃-900℃，所述的退火处理的时间为10min-20min，p-GaN层的厚度为20nm-100nm，p-GaN层中Mg离子的掺杂浓度为1×E19cm-3-5×E19cm-3；
(7)在上一步骤形成的结构的基础上，器件制造首先通过使用Cl2/BCl3 ICP(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-GaN栅极区域；
(8)在上一步骤的基础上采用蚀刻方法将除栅电极下方的P-GaN的部分去除，只保留栅电极下方才有的P-GaN层；
(9)在上一步骤形成的结构的基础上，使用ICP在非栅极活性区域上执行高选择性Cl2/BCl3/SF6混合气体等离子体蚀刻，刻蚀条件为：ICP功率300W，RF功率40W，反应室压力为1Pa，当p-GaN层刻蚀完之后，刻蚀气体SF6与MgO层发生反应，形成MgF2薄膜，以阻止进一步的刻蚀；
(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的MgF2层；
(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极和源电极，并进行退火处理形成欧姆接触，与AlGaN/GaN异质结形成N型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积Ni/Au形成栅电极，其为常规的肖特基接触或者金属-介质层-半导体结构；
(13)在上一步骤形成的结构的基础上，利用PECVD方法沉积钝化层，所述的钝化层为SiNx薄膜材料，用于隔绝AlGaN与栅电极直接接触，减少栅漏电，提高器件击穿电压。
进一步地，所述衬底采用Si、GaN、蓝宝石或SiC材料。
进一步地，所述步骤(12)中栅电极中Ni、Au的厚度分别为45nm和100nm。
进一步地，所述步骤(13)中沉积钝化层的工艺参数为：气体流量比为SiH4：NH3＝2：1，压强为600mTorr，温度为280℃，功率22W，厚度为250nm。
依据上述方法制备出的增强型器件，该器件包括自下而上依次排布的衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、MgO层以及p-GaN层，分布于两端的漏电极和源电极，设置于p-GaN层顶部的栅电极，设置于p-GaN层与漏电极之间的钝化层以及设置于GaN沟道层与AlN插入层之间的二维电子气。
本发明的优点在于：
(1)本发明制备出的器件是一种GaN基的高电子迁移率晶体管增强器件，其p-GaN的表面粗糙度以及AlGaN势垒层过刻蚀的问题均得到有效改善，经过工艺的优化，AlGaN/GaN异质结的结晶质量也会有所改善，而且具备重复性好的特点。同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性。
(2)在P-GaN层和AlGaN势垒层之间生长的MgO层，在p-GaN层的刻蚀过程中，MgO会与刻蚀气体SF6反应生成MgF2薄膜，形成的MgF2薄膜可以起到保护AlGaN势垒层的作用，进而减少过度刻蚀，也即实现了刻蚀的自动终止，降低器件的栅极泄露，阻挡刻蚀过程中对GaN的刻蚀损伤，从而省略高温退火修复工艺，提升HEMT器件的工作效率。
附图说明
图1为本发明的结构示意图。
图2为刻蚀前的结构示意图。
图3为刻蚀后的结构示意图。
其中：101衬底，102AlN成核层，103GaN缓冲层，104GaN沟道层，105AlN插入层，106AlGaN势垒层，107MgO层，108p-GaN层，109漏电极，110源电极，111栅电极，112钝化层，113二维电子气。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
实施例1
(1)在衬底101上生长AlN成核层102；
(2)在AlN成核层102基础上，采用金属有机源化学气相沉积(MOCVD)或其他方法非故意掺杂生长形成GaN缓冲层103，GaN缓冲层103的薄膜厚度范围为100nm；
(3)GaN缓冲层103生长一定厚度后，继续采用MOCVD或其他方法故意掺杂生长形成的GaN沟道层104，GaN沟道层104的薄膜厚度范围为50nm；
(4)在所述的GaN沟道层104生长一定厚度后，继续采用MOCVD或其他方法生长形成AlN插入层105，薄膜厚度为1-10nm；
(5)在所述的AlN插入层105生长一定厚度后，继续采用MOCVD或其他方法形成AlGaN势垒层106，薄膜厚度范围为20nm，所述GaN沟道层104、AlN插入层105和AlGaN势垒层106界面处形成二维电子气113的沟道；
(6)在上一步骤形成的结构的基础上采用MOCVD或其他方法形成MgO层107，薄膜厚度范围为1nm-10nm，并在此基础上采用Cp2Mg/Ga气相比为2％的Mg掺杂GaN薄膜，形成p-GaN层108并经退火处理，退火处理温度为700℃，所述的退火处理的时间为20min，p-GaN层108的厚度为20nm，p-GaN层108中Mg离子的掺杂浓度为1×E19cm-3；
(7)在上一步骤形成的结构的基础上，器件制造首先通过使用Cl2/BCl3 ICP(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-GaN栅极区域；
(8)在上一步骤的基础上采用蚀刻方法将除栅电极111下方的P-GaN的部分去除，只保留栅电极111下方才有的P-GaN层108；
(9)在上一步骤形成的结构的基础上，使用ICP在非栅极活性区域上执行高选择性Cl2/BCl3/SF6混合气体等离子体蚀刻，刻蚀条件为：ICP功率300W，RF功率40W，反应室压力为1Pa，当p-GaN层108刻蚀完之后，刻蚀气体SF6与MgO层107发生反应，形成MgF2薄膜，以阻止进一步的刻蚀；
(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的MgF2层；
(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极109和源电极110，并进行退火处理形成欧姆接触，与AlGaN/GaN异质结形成N型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积Ni/Au形成栅电极111，其为常规的肖特基接触或者金属-介质层-半导体结构，Ni、Au的厚度分别为45nm和100nm；
(13)在上一步骤形成的结构的基础上，利用PECVD方法沉积钝化层112，所述的钝化层112为SiNx薄膜材料，用于隔绝AlGaN与栅电极111直接接触，减少栅漏电，提高器件击穿电压，沉积钝化层112的工艺参数为：气体流量比为SiH4：NH3＝2：1，压强为600mTorr，温度为280℃，功率22W，厚度为250nm。
实施例2
(1)在衬底101上生长AlN成核层102；
(2)在AlN成核层102基础上，采用金属有机源化学气相沉积(MOCVD)或其他方法非故意掺杂生长形成GaN缓冲层103，GaN缓冲层103的薄膜厚度范围为1um；
(3)GaN缓冲层103生长一定厚度后，继续采用MOCVD或其他方法故意掺杂生长形成的GaN沟道层104，GaN沟道层104的薄膜厚度范围为300nm；
(4)在所述的GaN沟道层104生长一定厚度后，继续采用MOCVD或其他方法生长形成AlN插入层105，薄膜厚度为5nm；
(5)在所述的AlN插入层105生长一定厚度后，继续采用MOCVD或其他方法形成AlGaN势垒层106，薄膜厚度范围为100nm，所述GaN沟道层104、AlN插入层105和AlGaN势垒层106界面处形成二维电子气113的沟道；
(6)在上一步骤形成的结构的基础上采用MOCVD或其他方法形成MgO层107，薄膜厚度范围为5nm，并在此基础上采用Cp2Mg/Ga气相比为2％的Mg掺杂GaN薄膜，形成p-GaN层108并经退火处理，退火处理温度为800℃，所述的退火处理的时间为15min，p-GaN层108的厚度为60nm，p-GaN层108中Mg离子的掺杂浓度为3×E19cm-3；
(7)在上一步骤形成的结构的基础上，器件制造首先通过使用Cl2/BCl3 ICP(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-GaN栅极区域；
(8)在上一步骤的基础上采用蚀刻方法将除栅电极111下方的P-GaN的部分去除，只保留栅电极111下方才有的P-GaN层108；
(9)在上一步骤形成的结构的基础上，使用ICP在非栅极活性区域上执行高选择性Cl2/BCl3/SF6混合气体等离子体蚀刻，刻蚀条件为：ICP功率300W，RF功率40W，反应室压力为1Pa，当p-GaN层108刻蚀完之后，刻蚀气体SF6与MgO层107发生反应，形成MgF2薄膜，以阻止进一步的刻蚀；
(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的MgF2层；
(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极109和源电极110，并进行退火处理形成欧姆接触，与AlGaN/GaN异质结形成N型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积Ni/Au形成栅电极111，其为常规的肖特基接触或者金属-介质层-半导体结构，Ni、Au的厚度分别为45nm和100nm；
(13)在上一步骤形成的结构的基础上，利用PECVD方法沉积钝化层112，所述的钝化层112为SiNx薄膜材料，用于隔绝AlGaN与栅电极111直接接触，减少栅漏电，提高器件击穿电压，沉积钝化层112的工艺参数为：气体流量比为SiH4：NH3＝2：1，压强为600mTorr，温度为280℃，功率22W，厚度为250nm。
实施例3
(1)在衬底101上生长AlN成核层102；
(2)在AlN成核层102基础上，采用金属有机源化学气相沉积(MOCVD)或其他方法非故意掺杂生长形成GaN缓冲层103，GaN缓冲层103的薄膜厚度范围为10um；
(3)GaN缓冲层103生长一定厚度后，继续采用MOCVD或其他方法故意掺杂生长形成的GaN沟道层104，GaN沟道层104的薄膜厚度范围为500nm；
(4)在所述的GaN沟道层104生长一定厚度后，继续采用MOCVD或其他方法生长形成AlN插入层105，薄膜厚度为10nm；
(5)在所述的AlN插入层105生长一定厚度后，继续采用MOCVD或其他方法形成AlGaN势垒层106，薄膜厚度范围为200nm，所述GaN沟道层104、AlN插入层105和AlGaN势垒层106界面处形成二维电子气113的沟道；
(6)在上一步骤形成的结构的基础上采用MOCVD或其他方法形成MgO层107，薄膜厚度范围为10nm，并在此基础上采用Cp2Mg/Ga气相比为2％的Mg掺杂GaN薄膜，形成p-GaN层108并经退火处理，退火处理温度为900℃，所述的退火处理的时间为10min，p-GaN层108的厚度为100nm，p-GaN层108中Mg离子的掺杂浓度为5×E19cm-3；
(7)在上一步骤形成的结构的基础上，器件制造首先通过使用Cl2/BCl3 ICP(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-GaN栅极区域；
(8)在上一步骤的基础上采用蚀刻方法将除栅电极111下方的P-GaN的部分去除，只保留栅电极111下方才有的P-GaN层108；
(9)在上一步骤形成的结构的基础上，使用ICP在非栅极活性区域上执行高选择性Cl2/BCl3/SF6混合气体等离子体蚀刻，刻蚀条件为：ICP功率300W，RF功率40W，反应室压力为1Pa，当p-GaN层108刻蚀完之后，刻蚀气体SF6与MgO层107发生反应，形成MgF2薄膜，以阻止进一步的刻蚀；
(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的MgF2层；
(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极109和源电极110，并进行退火处理形成欧姆接触，与AlGaN/GaN异质结形成N型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积Ni/Au形成栅电极111，其为常规的肖特基接触或者金属-介质层-半导体结构，Ni、Au的厚度分别为45nm和100nm；
(13)在上一步骤形成的结构的基础上，利用PECVD方法沉积钝化层112，所述的钝化层112为SiNx薄膜材料，用于隔绝AlGaN与栅电极111直接接触，减少栅漏电，提高器件击穿电压，沉积钝化层112的工艺参数为：气体流量比为SiH4：NH3＝2：1，压强为600mTorr，温度为280℃，功率22W，厚度为250nm。
由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。
Claims (5)
1.一种基于增强型器件的自终止刻蚀方法，其特征在于，包括如下步骤：
(1)在衬底(101)上生长AlN成核层(102)；
(2)在AlN成核层(102)基础上，采用金属有机源化学气相沉积或其他方法非故意掺杂生长形成GaN缓冲层(103)，GaN缓冲层(103)的薄膜厚度范围为100nm-10um；
(3)GaN缓冲层(103)生长一定厚度后，继续采用金属有机源化学气相沉积或其他方法故意掺杂生长形成的GaN沟道层(104)，GaN沟道层(104)的薄膜厚度范围为50nm-500nm；
(4)在所述的GaN沟道层(104)生长一定厚度后，继续采用金属有机源化学气相沉积或其他方法生长形成AlN插入层(105)，薄膜厚度为1-10nm；
(5)在所述的AlN插入层(105)生长一定厚度后，继续采用金属有机源化学气相沉积或其他方法形成AlGaN势垒层(106)，薄膜厚度范围为20nm-200nm，所述GaN沟道层(104)、AlN插入层(105)和AlGaN势垒层(106)界面处形成二维电子气(113)的沟道；
(6)在上一步骤形成的结构的基础上采用金属有机源化学气相沉积或其他方法形成MgO层(107)，薄膜厚度范围为1nm-10nm，并在此基础上采用Cp2Mg/Ga气相比为2％的Mg掺杂GaN薄膜，形成p-GaN层(108)并经退火处理，退火处理温度为700℃-900℃，所述的退火处理的时间为10min-20min，p-GaN层(108)的厚度为20nm-100nm，p-GaN层(108)中Mg离子的掺杂浓度为1×E19cm-3-5×E19cm-3；
(7)在上一步骤形成的结构的基础上，器件制造首先通过使用Cl2/BCl3 ICP通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-GaN栅极区域；
(8)在上一步骤的基础上采用蚀刻方法将除栅电极(111)下方的P-GaN的部分去除，只保留栅电极(111)下方才有的P-GaN层(108)；
(9)在上一步骤形成的结构的基础上，使用ICP在非栅极活性区域上执行高选择性Cl2/BCl3/SF6混合气体等离子体蚀刻，刻蚀条件为：ICP功率300W，RF功率40W，反应室压力为1Pa，当p-GaN层(108)刻蚀完之后，刻蚀气体SF6与MgO层(107)发生反应，形成MgF2薄膜；
(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的MgF2层；
(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极(109)和源电极(110)，并进行退火处理形成欧姆接触，与AlGaN/GaN异质结形成N型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积Ni/Au形成栅电极(111)；
(13)在上一步骤形成的结构的基础上，利用PECVD方法沉积钝化层(112)，所述的钝化层(112)为SiNx薄膜材料。
2.根据权利要求1所述的一种基于增强型器件的自终止刻蚀方法，其特征在于，所述衬底(101)采用Si、GaN、蓝宝石或SiC材料。
3.根据权利要求1所述的一种基于增强型器件的自终止刻蚀方法，其特征在于，所述步骤(12)中栅电极(111)中Ni、Au的厚度分别为45nm和100nm。
4.根据权利要求1所述的一种基于增强型器件的自终止刻蚀方法，其特征在于，所述步骤(13)中沉积钝化层(112)的工艺参数为：气体流量比为SiH4：NH3＝2：1，压强为600mTorr，温度为280℃，功率22W，厚度为250nm。
5.根据权利要求1所述的方法制备出的增强型器件，其特征在于，该器件包括自下而上依次排布的衬底(101)、AlN成核层(102)、GaN缓冲层(103)、GaN沟道层(104)、AlN插入层(105)、AlGaN势垒层(106)、MgO层(107)以及p-GaN层(108)，分布于两端的漏电极(109)和源电极(110)，设置于p-GaN层(108)顶部的栅电极(111)，设置于p-GaN层(108)与漏电极(109)之间的钝化层(112)以及设置于GaN沟道层(104)与AlN插入层(105)之间的二维电子气(113)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111355438.8A CN114121655B (zh) | 2021-11-16 | 2021-11-16 | 一种基于增强型器件的自终止刻蚀方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111355438.8A CN114121655B (zh) | 2021-11-16 | 2021-11-16 | 一种基于增强型器件的自终止刻蚀方法及器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114121655A true CN114121655A (zh) | 2022-03-01 |
| CN114121655B CN114121655B (zh) | 2023-08-25 |
Family
ID=80395795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111355438.8A Active CN114121655B (zh) | 2021-11-16 | 2021-11-16 | 一种基于增强型器件的自终止刻蚀方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114121655B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115117150A (zh) * | 2022-08-24 | 2022-09-27 | 成都功成半导体有限公司 | 一种GaN HEMT功率器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654214A (en) * | 1994-06-29 | 1997-08-05 | U.S. Philips Corporation | Method of manufacturing a semiconductor device having at least two field effect transistors with different pinch-off voltages |
| CN107221498A (zh) * | 2017-06-14 | 2017-09-29 | 成都海威华芯科技有限公司 | 一种含InGaN插入层的增强型GaN_HEMT制备方法 |
| CN209592046U (zh) * | 2019-01-15 | 2019-11-05 | 中山大学 | 一种增强型半导体晶体管 |
| CN110911484A (zh) * | 2019-11-22 | 2020-03-24 | 华南理工大学 | 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法 |
-
2021
- 2021-11-16 CN CN202111355438.8A patent/CN114121655B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654214A (en) * | 1994-06-29 | 1997-08-05 | U.S. Philips Corporation | Method of manufacturing a semiconductor device having at least two field effect transistors with different pinch-off voltages |
| CN107221498A (zh) * | 2017-06-14 | 2017-09-29 | 成都海威华芯科技有限公司 | 一种含InGaN插入层的增强型GaN_HEMT制备方法 |
| CN209592046U (zh) * | 2019-01-15 | 2019-11-05 | 中山大学 | 一种增强型半导体晶体管 |
| CN110911484A (zh) * | 2019-11-22 | 2020-03-24 | 华南理工大学 | 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| HSIEN-CHIN CHIU ET AL: "\"High Uniformity Normally-OFF p-GaN Gate HEMT Using Self-Terminated Digital Etching Technique\"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》, pages 4820 - 4825 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115117150A (zh) * | 2022-08-24 | 2022-09-27 | 成都功成半导体有限公司 | 一种GaN HEMT功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114121655B (zh) | 2023-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| US20200111876A1 (en) | Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor | |
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| WO2016141762A1 (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN109390212B (zh) | 氮化物半导体器件的形成工艺 | |
| WO2018032601A1 (zh) | GaN基增强型HEMT器件的制备方法 | |
| CN113990949B (zh) | 一种半导体器件及其应用与制造方法 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN111223777A (zh) | GaN基HEMT器件及其制作方法 | |
| CN115799331B (zh) | 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件 | |
| CN102646705A (zh) | MIS栅GaN基增强型HEMT器件及制作方法 | |
| CN109300974B (zh) | 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| CN113937155B (zh) | 一种组份渐变复合势垒层hemt器件及其制备方法 | |
| CN112713188B (zh) | 一种GaN基增强型MIS-HEMT器件及其制备方法 | |
| CN111446296B (zh) | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 | |
| CN114141871A (zh) | 一种高耐压增强型hemt器件及其制备方法 | |
| CN103681831A (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN113628962A (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN111613669A (zh) | 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法 | |
| CN115588616B (zh) | 一种增强型氮化镓高电子迁移率晶体管制造方法及器件 | |
| CN114334650B (zh) | 一种p-GaN HEMT中的新结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 241000 building 7, science and Technology Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant after: Wuhu Research Institute of Xidian University Address before: No. 8, Wen Jin Xi Road, Yijiang District, Wuhu, Anhui Province Applicant before: Wuhu Research Institute of Xidian University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |