CN113628962A - Ⅲ族氮化物增强型hemt器件及其制造方法 - Google Patents

Ⅲ族氮化物增强型hemt器件及其制造方法 Download PDF

Info

Publication number
CN113628962A
CN113628962A CN202110896927.8A CN202110896927A CN113628962A CN 113628962 A CN113628962 A CN 113628962A CN 202110896927 A CN202110896927 A CN 202110896927A CN 113628962 A CN113628962 A CN 113628962A
Authority
CN
China
Prior art keywords
layer
nitride
etching
gas
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110896927.8A
Other languages
English (en)
Other versions
CN113628962B (zh
Inventor
宁殿华
蒋胜
柳永胜
程新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yingjiatong Semiconductor Co ltd
Original Assignee
Suzhou Yingjiatong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yingjiatong Semiconductor Co ltd filed Critical Suzhou Yingjiatong Semiconductor Co ltd
Priority to CN202110896927.8A priority Critical patent/CN113628962B/zh
Publication of CN113628962A publication Critical patent/CN113628962A/zh
Application granted granted Critical
Publication of CN113628962B publication Critical patent/CN113628962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种Ⅲ族氮化物增强型HEMT器件及其制造方法,所述制造方法包括:提供衬底;在衬底上外延生长沟道层;在沟道层上外延生长绝缘介质层;在绝缘介质层上的栅极区域中形成栅极;刻蚀栅极区域以外的绝缘介质层;基于选择区域生长工艺在绝缘介质层以外的沟道层上外延生长势垒层;刻蚀Ⅲ族氮化物异质结,形成源极区域和漏极区域;在源极区域和漏极区域中分别形成源极和漏极。本发明基于选择区域生长工艺优先在沟道层形成绝缘介质层和栅极,而后在绝缘介质层以外区域的沟道层生长势垒层,从而一次性形成断开的二维电子气通道;本发明无需传统工艺中对栅极或势垒层表面进行的刻蚀或离子注入处理,有效避免了传统工艺带来的刻蚀损伤或晶格损伤。

Description

Ⅲ族氮化物增强型HEMT器件及其制造方法
技术领域
本发明属于半导体技术领域,具体涉及一种半导体器件及其制造方法。
背景技术
氮化镓(GaN)基高电子迁移率晶体管(HEMT)因氮化镓材料具有禁带宽度大、击穿电场强度大、载流子饱和迁移率高等优点,已被广泛应用于高温、高频、高压、大功率等电力电子器件领域。铝镓氮/氮化镓(AlGaN/GaN)异质结构具有很强的自发极化和压电极化效应,在界面处会产生高浓度的载流子,即二维电子气(2DEG),这种基于铝镓氮/氮化镓异质结构形成的高电子迁移率晶体管沟道调制机制属于耗尽型(D-mode)。然而,从应用的安全操作和低功耗角度考虑,增强型(E-mode)功率晶体管更受到电路设计人员的青睐,采用增强型功率晶体管可避免使用负压电源以简化栅极驱动电路的设计。
目前,主流的几种制作氮化镓增强型器件的技术包括栅极凹槽、氟离子注入和p型氮化镓栅极等。栅极凹槽技术需要用到刻蚀工艺,而刻蚀工艺带来的损伤会导致栅极漏电增加且阈值电压不均匀;采用氟离子注入技术会有高场和高温应力下阈值电压的稳定性差的问题;p型氮化镓栅极技术需要额外生长一层p型氮化镓外延,此技术成本较高,p型氮化镓的生长均匀性和镁(Mg)激活是该技术的难点,而且需要刻蚀去除栅极区域以外部分的p型氮化镓,该过程同样会带来刻蚀损伤,导致晶体管界面特性变差,同时,p型氮化镓栅极耐压较低,通常小于+7V,这增加了电路设计的难度。
选择区域生长(selective-area growth,SAG)技术已被用于p型氮化镓的生长,用此技术制作出的增强型晶体管也相继被报道出,该技术主要是利用金属有机化学气相沉积(Metal-Organic Chemical Vapour Deposition,MOCVD)系统以氧化硅为硬掩膜,选择性地在铝镓氮/氮化镓异质结构的栅极区域生长p型氮化镓。该技术的优势是无需常规p型氮化镓制作增强型晶体管技术路线中的刻蚀步骤,避免铝镓氮表面的刻蚀损伤,可以有效的减轻因表面缺陷带来的电流崩塌效应。此外,也有报道利用选择区域生长技术生长铝镓氮,但鲜有将此应用于增强型晶体管的制作。
因此,针对上述技术问题,有必要提供一种Ⅲ族氮化物增强型HEMT器件及其制造方法。
发明内容
有鉴于此,本发明的目的在于提供一种Ⅲ族氮化物增强型HEMT器件及其制造方法。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种Ⅲ族氮化物增强型HEMT器件的制造方法,所述制造方法包括:
提供衬底;
在衬底上外延生长沟道层,所述沟道层为Ⅲ族氮化物沟道层;
在沟道层上外延生长绝缘介质层;
在绝缘介质层上的栅极区域中形成栅极;
刻蚀栅极区域以外的绝缘介质层;
基于选择区域生长工艺在绝缘介质层以外的沟道层上外延生长势垒层,所述势垒层为Ⅲ族氮化物势垒层,沟道层和势垒层形成Ⅲ族氮化物异质结;
刻蚀Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域中分别形成源极和漏极。
一实施例中,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述绝缘介质层为氮化硅层、氧化硅层、氧化铝层、氮化铝层、氧化镓层中的一种或多种的组合,绝缘介质层的厚度为5~20nm;和/或,
所述衬底上形成有缓冲层,缓冲层为氮化镓缓冲层、氮化铝缓冲层、铝镓氮缓冲层中的一种或多种的组合;和/或,
所述沟道层和势垒层中形成有隔离层,所述隔离层为氮化铝隔离层;和/或,
所述Ⅲ族氮化物异质结为AlGaN/GaN异质结;和/或,
所述沟道层为GaN沟道层,厚度为50nm~2μm;和/或,
所述势垒层为AlxGaN1-x势垒层,厚度为10nm~30nm,其中,x=0.1~0.3。
一实施例中,所述制造方法还包括:
在势垒层上外延生长若干钝化层;及,
在钝化层上形成若干电极场板。
一实施例中,所述制造方法还包括:
在势垒层及栅极、源极和漏极上方外延生长第一钝化层;
刻蚀第一钝化层,以露出栅极;
在第一钝化层上形成与栅极电性连接的栅场板;
在第一钝化层及栅场板上外延生长第二介质层;
刻蚀第二钝化层,以露出源极和漏极;
在第二钝化层上形成与源极电性连接的源场板和/或与漏极电性连接的漏场板;
在第二钝化层及源场板和/或漏场板上外延生长第三介质层;
刻蚀第三介质层,以露出全部或部分源场板和/或漏场板。
一实施例中,所述栅极、源极、漏极、栅场板、栅场板、源场板和/或漏场板的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨中的一种或多种的组合,金属化合物包括氮化钛、氮化钽中的一种或多种的组合;和/或,
所述第一钝化层为氮化硅钝化层、氧化硅钝化层、氧化铝钝化层中的一种或多种的组合;和/或,
所述第二钝化层为氮化硅钝化层、氧化硅钝化层、氧化铝钝化层中的一种或多种的组合;和/或,
所述第三钝化层为氮化硅钝化层、氧化硅钝化层、聚酰亚胺钝化层中的一种或多种的组合。
一实施例中,所述制造方法中,第一钝化层、和/或第二钝化层、和/或第三钝化层采用干法刻蚀工艺和/或湿法刻蚀工艺进行刻蚀;
其中,干法刻蚀工艺采用等离子进行刻蚀,湿法刻蚀工艺采用酸性溶液或碱性溶液进行刻蚀。
一实施例中,所述制造方法中,“刻蚀Ⅲ族氮化物异质结,形成源极区域和漏极区域”具体为:
刻蚀全部或部分势垒层,形成源极区域和漏极区域;或,
刻蚀全部势垒层及部分沟道层,形成源极区域和漏极区域。
一实施例中,所述制造方法还包括:
采用离子注入工艺或刻蚀工艺,对源极和/或漏极旁侧的Ⅲ族氮化物异质结中进行无源区隔离,形成隔离区;
其中,离子注入工艺中的离子为O离子或F离子,刻蚀工艺中的刻蚀气体为BCl3或Cl2
本发明另一实施例提供的技术方案如下:
一种Ⅲ族氮化物增强型HEMT器件,所述Ⅲ族氮化物增强型HEMT器件采用上述的制造方法制造而得,Ⅲ族氮化物增强型HEMT器件包括:
衬底;
位于衬底上的沟道层,所述沟道层为Ⅲ族氮化物沟道层;
位于沟道层上栅极区域中的绝缘介质层;
栅极,位于绝缘介质层上;
位于绝缘介质层以外的沟道层上的势垒层,所述势垒层为Ⅲ族氮化物势垒层,沟道层和势垒层形成Ⅲ族氮化物异质结;
源极区域和漏极区域,形成于Ⅲ族氮化物异质结中;
源极和漏极,位于源极区域和漏极区域中。
一实施例中,所述Ⅲ族氮化物增强型HEMT器件还包括若干钝化层、及若干电极场板。
本发明具有以下有益效果:
本发明基于选择区域生长工艺优先在沟道层形成绝缘介质层和栅极,而后在绝缘介质层以外区域的沟道层生长势垒层,从而一次性形成断开的二维电子气通道;
本发明无需传统工艺中对栅极或势垒层表面进行的刻蚀或离子注入处理,有效避免了传统工艺带来的刻蚀损伤或晶格损伤。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一具体实施例中Ⅲ族氮化物增强型HEMT器件的结构示意图;
图2~图15为本发明一具体实施例中Ⅲ族氮化物增强型HEMT器件制造方法的工艺流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
参图1所示,本发明一具体实施例中的Ⅲ族氮化物增强型HEMT器件包括:
衬底10;
缓冲层20,位于衬底10上;
位于缓冲层20上的沟道层30,沟道层30为Ⅲ族氮化物沟道层;
位于沟道层30上栅极区域中的绝缘介质层70;
位于绝缘介质层上的栅极63;
位于绝缘介质层70以外的沟道层30上的势垒层40,势垒层40为Ⅲ族氮化物势垒层,沟道层30和势垒层40形成Ⅲ族氮化物异质结,沟道层30中形成有二维电子气2DEG;
源极区域和漏极区域,形成于Ⅲ族氮化物异质结中,本实施例中的源极区域和漏极区域形成于部分势垒层40中,在其他实施例中也可以形成于全部势垒层40及部分沟道层30中;
源极61和漏极62,位于源极区域和漏极区域中;
第一钝化层51,位于势垒层40及源极61、漏极62和栅极63上方;
栅场板631,位于第一钝化层51上方,且与栅极63电性连接;
第二钝化层52,位于栅场板631及第一钝化层51上方;
源场板611,位于第二钝化层52上方,且与源极61电性连接;
第三钝化层53,位于源场板611及第二钝化层52上方。
以下结合附图对本实施例中Ⅲ族氮化物增强型HEMT器件及其制造方法进行详细说明。
参图2所示,首先在在衬底10上外延生长缓冲层20及沟道层30。
其中,衬底10为硅(Si)衬底、蓝宝石(Al2O3)衬底、碳化硅(SiC)衬底等中的任意一种;缓冲层20为GaN缓冲层、AlN缓冲层、AlGaN缓冲层等中的一种或多种的组合;沟道层30为Ⅲ族氮化物,本实施例中为GaN沟道层,厚度为50nm~2μm。
优选地,沟道层30上还可进一步生长隔离层(未图示),隔离层可以为氮化物隔离层,如氮化铝隔离层(AlN spacer)。
参图3所示,在沟道层30上外延生长绝缘介质层70。
绝缘介质层可以为氮化硅(SiN)层、氧化硅(SiO2)层、氧化铝(Al2O3)层、氮化铝(AlN)层、氧化镓(Ga2O3)层等中的一种或多种绝缘介质组成的复合介质层,绝缘介质层的厚度为5~20nm。
参图4所示,在绝缘介质层70上的栅极区域中形成栅极63。
栅极的材质可以包括铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、钽(Ta)、钨(W)、钼(Mo)等高熔点金属,也可以包括一些金属化合物或合金,如氮化钛(TiN)、氮化钽(TaN)、钨钛(WTi)等。栅极形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用金属刻蚀的方式去除栅极区域以外的金属。
此时,栅极与其下方的绝缘介质层及半导体层形成金属-绝缘层-半导体(Metal-Insulator-Semiconductor,MIS)结构。
参图5所示,刻蚀栅极区域以外的绝缘介质层70。
刻蚀方式优先考虑根据绝缘介质层材质选用酸性或碱性溶液进行湿法刻蚀,也可以选用干法低损伤等离子刻蚀。
参图6所示,基于选择区域生长工艺在绝缘介质层70以外的沟道层30上外延生长势垒层40。
本实施例中的势垒层40为AlxGaN1-x势垒层,厚度为10nm~30nm,其中,x=0.1~0.3。沟道层30和势垒层40形成AlGaN/GaN异质结。
此时,绝缘介质层70以外区域生长的AlxGaN1-x势垒层直接与GaN沟道层接触,AlGaN/GaN异质结结构由于自发极化和压电极化效应会在沟道层30中产生二维电子气2DEG,而绝缘介质层70及栅极63上难以形成或形成少量不规则形状的AlGaN,其下方不会产生二维电子气,总体上,实现了在耗尽型(D-mode)外延上自然形成增强型(E-mode)的效果。对比传统的栅极凹槽、氟离子注入和p型氮化镓栅极等制作增强型(E-mode)方法,该方法避免了生产工艺带来的刻蚀损伤或晶格损伤。
参图7所示,刻蚀Ⅲ族氮化物异质结,形成源极区域和漏极区域。具体为:
刻蚀全部或部分势垒层40,形成源极区域和漏极区域;或,
刻蚀全部势垒层40及部分沟道层30,形成源极区域和漏极区域。
本实施例中采用等离子体预刻蚀工艺,对部分势垒层40进行刻蚀形成源极区域601和漏极区域602,刻蚀等离子体可以为BCl3、Cl2、SiCl4及其混合等离子体等。预刻蚀工艺不仅可以去除绝缘介质及栅金属上可能存在的AlGaN,还有助于降低欧姆金属退火温度或减少退火时间,可以使欧姆金属和半导体层更好的形成欧姆接触。
当然,在其他实施例中也可以对其余势垒层40及部分沟道层30进行欧姆刻蚀。
参图8所示,在源极区域601和漏极区域602中分别形成源极61和漏极62。
源漏金属材质可以包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、铝(Al)、钯(Pd)、钽(Ta)、钨(W)、钼(Mo)等,也可以包括氮化钛(TiN)、氮化钽(TaN)等金属化合物。金属形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用金属刻蚀的方式去除源漏以外区域的金属。
参图9所示,在势垒层40及栅极63、源极61和漏极62上方外延生长第一钝化层51。
第一钝化层的材质可以为氮化硅、氧化硅及氧化铝等绝缘介质或者不同绝缘介质组成的复合介质。第一钝化层生长完以后可以用化学机械抛光(CMP)对其进行平坦化处理。
参图10所示,采用离子注入工艺或刻蚀工艺,对源极61和漏极62旁侧的Ⅲ族氮化物异质结中进行无源区隔离,形成隔离区80。
对无源区进行隔离步骤,隔离可以采用离子注入工艺注入强负电性O离子或F离子等,也可以采用刻蚀工艺,刻蚀气体可以为BCl3、Cl2等。
如果隔离方式采用刻蚀工艺,该步骤也可以在源漏金属形成前进行,此时,还未形成第一钝化层,可以减少刻蚀深度及缩短刻蚀时间。
参图11所示,刻蚀第一钝化层51,在源极、漏极和栅极上方分别形成源极窗口、漏极窗口和栅极窗口。
窗口形成方式可以为干法等离子刻蚀,或者利用酸性或碱性溶液进行湿法腐蚀,也可以利用干法刻蚀和湿法腐蚀结合的方式。
优选地,靠近AlGaN势垒层表面的介质可以优先选用湿法腐蚀或低损伤刻蚀的方式去除,以减小对AlGaN表面造成的损伤。
参图12所示,在第一钝化层51上方形成与栅极63电性连接的栅场板631。
栅场板材质可以包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、钽(Ta)、钨(W)等,也可以包括氮化钛(TiN)、氮化钽(TaN)等金属化合物。金属形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用金属刻蚀的方式去除多余的金属。
参图13所示,在第一钝化层51及栅场板631上外延生长第二介质层52,并刻蚀第二钝化层52,以露出源极61和漏极62。
第二钝化层的材质可以为氮化硅、氧化硅等绝缘介质或者不同绝缘介质组成的复合介质。第二钝化层生长完以后可以用化学机械抛光(CMP)对其进行平坦化处理。
接下来,在源极、漏极区域形成窗口,窗口形成方式可以为干法等离子刻蚀,或者利用酸性溶液进行湿法腐蚀,也可以利用干法刻蚀和湿法腐蚀结合的方式。
参图14所示,在第二钝化层52上形成与源极61电性连接的源场板611。
源场板材质可以包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、铝(Al)、钯(Pd)、钽(Ta)、钨(W)等,也可以包括氮化钛(TiN)、氮化钽(TaN)等金属化合物。源场板金属形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用金属刻蚀的方式去除源场板及漏极以外区域的金属。
参图15所示,在第二钝化层52及源场板上外延生长第三介质层53,并刻蚀第三介质层,以露出源场板和漏极。
第三钝化层的材质可以为氮化硅、氧化硅、聚酰亚胺(PI)等绝缘介质或者不同绝缘介质组成的复合介质。第三钝化层生长完以后可以用化学机械抛光(CMP)对其进行平坦化处理。
接下来,在源极、漏极区域形成窗口,窗口形成方式可以为干法等离子刻蚀,或者根据介质层材质选择酸性溶液进行湿法腐蚀,也可以利用干法刻蚀和湿法腐蚀结合的方式。
应当理解的是,上述实施例中以设置栅场板和源场板为例进行说明,对应需在第一钝化层上继续外延第二钝化层及第三钝化层,在其他实施例中也可以不设置栅场板和源场板,或者增加漏场板,均属于本发明所保护的范围。
由以上技术方案可以看出,本发明具有以下优点:
本发明基于选择区域生长工艺优先在沟道层形成绝缘介质层和栅极,而后在绝缘介质层以外区域的沟道层生长势垒层,从而一次性形成断开的二维电子气通道;
本发明无需传统工艺中对栅极或势垒层表面进行的刻蚀或离子注入处理,有效避免了传统工艺带来的刻蚀损伤或晶格损伤。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述制造方法包括:
提供衬底;
在衬底上外延生长沟道层,所述沟道层为Ⅲ族氮化物沟道层;
在沟道层上外延生长绝缘介质层;
在绝缘介质层上的栅极区域中形成栅极;
刻蚀栅极区域以外的绝缘介质层;
基于选择区域生长工艺在绝缘介质层以外的沟道层上外延生长势垒层,所述势垒层为Ⅲ族氮化物势垒层,沟道层和势垒层形成Ⅲ族氮化物异质结;
刻蚀Ⅲ族氮化物异质结,形成源极区域和漏极区域;
在源极区域和漏极区域中分别形成源极和漏极。
2.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述绝缘介质层为氮化硅层、氧化硅层、氧化铝层、氮化铝层、氧化镓层中的一种或多种的组合,绝缘介质层的厚度为5~20nm;和/或,
所述衬底上形成有缓冲层,缓冲层为氮化镓缓冲层、氮化铝缓冲层、铝镓氮缓冲层中的一种或多种的组合;和/或,
所述沟道层和势垒层中形成有隔离层,所述隔离层为氮化铝隔离层;和/或,
所述Ⅲ族氮化物异质结为AlGaN/GaN异质结;和/或,
所述沟道层为GaN沟道层,厚度为50nm~2μm;和/或,
所述势垒层为AlxGaN1-x势垒层,厚度为10nm~30nm,其中,x=0.1~0.3。
3.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述制造方法还包括:
在势垒层上外延生长若干钝化层;及,
在钝化层上形成若干电极场板。
4.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述制造方法还包括:
在势垒层及栅极、源极和漏极上方外延生长第一钝化层;
刻蚀第一钝化层,以露出栅极;
在第一钝化层上形成与栅极电性连接的栅场板;
在第一钝化层及栅场板上外延生长第二介质层;
刻蚀第二钝化层,以露出源极和漏极;
在第二钝化层上形成与源极电性连接的源场板和/或与漏极电性连接的漏场板;
在第二钝化层及源场板和/或漏场板上外延生长第三介质层;
刻蚀第三介质层,以露出全部或部分源场板和/或漏场板。
5.根据权利要求4所述的Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述栅极、源极、漏极、栅场板、栅场板、源场板和/或漏场板的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨中的一种或多种的组合,金属化合物包括氮化钛、氮化钽中的一种或多种的组合;和/或,
所述第一钝化层为氮化硅钝化层、氧化硅钝化层、氧化铝钝化层中的一种或多种的组合;和/或,
所述第二钝化层为氮化硅钝化层、氧化硅钝化层、氧化铝钝化层中的一种或多种的组合;和/或,
所述第三钝化层为氮化硅钝化层、氧化硅钝化层、聚酰亚胺钝化层中的一种或多种的组合。
6.根据权利要求4所述的Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述制造方法中,第一钝化层、和/或第二钝化层、和/或第三钝化层采用干法刻蚀工艺和/或湿法刻蚀工艺进行刻蚀;
其中,干法刻蚀工艺采用等离子进行刻蚀,湿法刻蚀工艺采用酸性溶液或碱性溶液进行刻蚀。
7.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述制造方法中,“刻蚀Ⅲ族氮化物异质结,形成源极区域和漏极区域”具体为:
刻蚀全部或部分势垒层,形成源极区域和漏极区域;或,
刻蚀全部势垒层及部分沟道层,形成源极区域和漏极区域。
8.根据权利要求1所述的Ⅲ族氮化物增强型HEMT器件的制造方法,其特征在于,所述制造方法还包括:
采用离子注入工艺或刻蚀工艺,对源极和/或漏极旁侧的Ⅲ族氮化物异质结中进行无源区隔离,形成隔离区;
其中,离子注入工艺中的离子为O离子或F离子,刻蚀工艺中的刻蚀气体为BCl3或Cl2
9.一种Ⅲ族氮化物增强型HEMT器件,其特征在于,所述Ⅲ族氮化物增强型HEMT器件采用权利要求1~8中任一项所述的制造方法制造而得,Ⅲ族氮化物增强型HEMT器件包括:
衬底;
位于衬底上的沟道层,所述沟道层为Ⅲ族氮化物沟道层;
位于沟道层上栅极区域中的绝缘介质层;
栅极,位于绝缘介质层上;
位于绝缘介质层以外的沟道层上的势垒层,所述势垒层为Ⅲ族氮化物势垒层,沟道层和势垒层形成Ⅲ族氮化物异质结;
源极区域和漏极区域,形成于Ⅲ族氮化物异质结中;
源极和漏极,位于源极区域和漏极区域中。
10.根据权利要求9所述的Ⅲ族氮化物增强型HEMT器件,其特征在于,所述Ⅲ族氮化物增强型HEMT器件还包括若干钝化层、及若干电极场板。
CN202110896927.8A 2021-08-05 2021-08-05 Ⅲ族氮化物增强型hemt器件及其制造方法 Active CN113628962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110896927.8A CN113628962B (zh) 2021-08-05 2021-08-05 Ⅲ族氮化物增强型hemt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110896927.8A CN113628962B (zh) 2021-08-05 2021-08-05 Ⅲ族氮化物增强型hemt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113628962A true CN113628962A (zh) 2021-11-09
CN113628962B CN113628962B (zh) 2024-03-08

Family

ID=78382933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110896927.8A Active CN113628962B (zh) 2021-08-05 2021-08-05 Ⅲ族氮化物增强型hemt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113628962B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038457A (zh) * 2023-10-08 2023-11-10 深圳市至信微电子有限公司 一种常关型p型氮化镓器件及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694833A (zh) * 2009-10-20 2010-04-14 中山大学 一种复合结构AlGaN/GaN场效应二极管及其制作方法
US20130313613A1 (en) * 2012-04-26 2013-11-28 Asif Khan Selectively Area Regrown III-Nitride High Electron Mobility Transistor
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
WO2017088253A1 (zh) * 2015-11-24 2017-06-01 中国科学院苏州纳米技术与纳米仿生研究所 抑制电流崩塌效应的增强型hemt器件及其制备方法
CN107706241A (zh) * 2017-10-31 2018-02-16 中山大学 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
WO2018036413A1 (en) * 2016-08-22 2018-03-01 The Hong Kong University Of Science And Technology Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer
CN109560120A (zh) * 2018-11-16 2019-04-02 中山大学 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN110061053A (zh) * 2019-01-15 2019-07-26 中山大学 一种增强型半导体晶体管及其制备方法
CN110875386A (zh) * 2018-09-04 2020-03-10 江西兆驰半导体有限公司 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
US20200185508A1 (en) * 2018-12-07 2020-06-11 Gan Systems Inc. GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694833A (zh) * 2009-10-20 2010-04-14 中山大学 一种复合结构AlGaN/GaN场效应二极管及其制作方法
US20130313613A1 (en) * 2012-04-26 2013-11-28 Asif Khan Selectively Area Regrown III-Nitride High Electron Mobility Transistor
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
WO2017088253A1 (zh) * 2015-11-24 2017-06-01 中国科学院苏州纳米技术与纳米仿生研究所 抑制电流崩塌效应的增强型hemt器件及其制备方法
WO2018036413A1 (en) * 2016-08-22 2018-03-01 The Hong Kong University Of Science And Technology Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer
CN107706241A (zh) * 2017-10-31 2018-02-16 中山大学 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN110875386A (zh) * 2018-09-04 2020-03-10 江西兆驰半导体有限公司 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
CN109560120A (zh) * 2018-11-16 2019-04-02 中山大学 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
US20200185508A1 (en) * 2018-12-07 2020-06-11 Gan Systems Inc. GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION
CN110061053A (zh) * 2019-01-15 2019-07-26 中山大学 一种增强型半导体晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
崔兴涛: ""凹槽栅型GaN HEMT器件的研制"", "凹槽栅型GAN HEMT器件的研制", pages 3 - 12 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038457A (zh) * 2023-10-08 2023-11-10 深圳市至信微电子有限公司 一种常关型p型氮化镓器件及其制作方法

Also Published As

Publication number Publication date
CN113628962B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
JP6134730B2 (ja) 逆分極キャップを備えたエンハンスメントモードiii族‐n高電子移動度トランジスタ
WO2011013306A1 (ja) 半導体装置
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
JP5546104B2 (ja) GaN系電界効果トランジスタ
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN113594036A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN113628964B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
JP7052503B2 (ja) トランジスタの製造方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP2008118082A (ja) 窒化物半導体装置及びその製造方法
CN113628963B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN218241855U (zh) 具有高阈值电压的增强型功率晶体管
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法
US11876120B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN115172460A (zh) 具有高阈值电压的增强型功率晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant