CN114141871A - 一种高耐压增强型hemt器件及其制备方法 - Google Patents

一种高耐压增强型hemt器件及其制备方法 Download PDF

Info

Publication number
CN114141871A
CN114141871A CN202111438199.2A CN202111438199A CN114141871A CN 114141871 A CN114141871 A CN 114141871A CN 202111438199 A CN202111438199 A CN 202111438199A CN 114141871 A CN114141871 A CN 114141871A
Authority
CN
China
Prior art keywords
layer
gan
thickness
hemt device
algan barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111438199.2A
Other languages
English (en)
Inventor
尹以安
李佳霖
毛明华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diyou Future Technology Qingyuan Co ltd
South China Normal University Qingyuan Institute of Science and Technology Innovation Co Ltd
Original Assignee
Diyou Future Technology Qingyuan Co ltd
South China Normal University Qingyuan Institute of Science and Technology Innovation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diyou Future Technology Qingyuan Co ltd, South China Normal University Qingyuan Institute of Science and Technology Innovation Co Ltd filed Critical Diyou Future Technology Qingyuan Co ltd
Priority to CN202111438199.2A priority Critical patent/CN114141871A/zh
Publication of CN114141871A publication Critical patent/CN114141871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种高耐压增强型HEMT器件及其制备方法，涉及HEMT器件领域。该HEMT器件包括自下而上依次设置的衬底、GaN缓冲层、GaN沟道层、AlN插入层和AlGaN势垒层，AlGaN势垒层的上侧设有钝化层、阶梯型栅极和Γ型栅场板；AlGaN势垒层的一侧边缘设有源极，AlGaN势垒层的另一侧边缘设有漏极，钝化层位于AlGaN势垒层的中部区域，GaN沟道层靠近源极设有阶梯结构；阶梯型栅极设于对应阶梯结构的上侧，阶梯型栅极包括自下而上依次分布的P－GaN层、栅介质层和金属层，P－GaN层、栅介质层和金属层共同形成台阶底面，台阶底面与阶梯结构凹凸配合；金属层凸出于钝化层的上侧，Γ型栅场板设于钝化层的上侧，Γ型栅场板与阶梯型栅极的金属层并列布置，且Γ型栅场板朝靠近漏极一侧延伸。

Description

一种高耐压增强型HEMT器件及其制备方法
技术领域
本发明涉及HEMT器件技术领域，特别是涉及一种高耐压增强型HEMT器件及其制备方法。
背景技术
高电子迁移率晶体管的英文简称为HEMT器件，其基本结构为调制掺杂异质结。特别是，对于ALGaN/GaN异质结界面上存在高浓度的二维电子气(2DEG)，在未加偏置时器件就已导通，器件电路的安全性差。
为了提高HEMT器件的阈值电压，如申请公布号为CN105448975A、申请公布日为2016.03.30的中国发明专利申请公开了一种复合阶梯栅浮空场板槽栅HEMT器件及其制备方法，具体包括从下而上依次复合的衬底、GaN缓冲层、AlN隔离层、GaN沟道层、AlGaN本征层和AlGaN掺杂层，掺杂层之上的两端分别设有源电极和漏电极，在栅电极和漏电极中间的AlGaN掺杂层设有LiF层和阶梯浮空阶梯栅场板，阶梯从栅极到漏极方向逐渐升高；在该LiF层与栅电极之间设有有机绝缘介质层，在有机绝缘介质层的源极一侧设有栅极槽，栅极槽内和有机绝缘介质层的上面设有ITO栅场板。
现有技术中的复合阶梯栅浮空场板槽栅HEMT器件使用了有机绝缘介质和ITO形成的偶极子层，降低了该区域正下方2DEG的浓度，改变了栅漏区域的电场分布，提高了器件的击穿电压。由于仅改变了器件的局部击穿特性，现有HEMT器件整体的阈值电压低，依然存在器件电路的安全性差的问题。
发明内容
为了解决上述问题，本发明的目的在于提供一种高耐压增强型HEMT器件及其制备方法，以解决现有HEMT器件整体的阈值电压低，存在器件电路的安全性差的问题。
本发明的高耐压增强型HEMT器件的技术方案为：
高耐压增强型HEMT器件包括自下而上依次设置的衬底、GaN缓冲层、GaN沟道层、AlN插入层和AlGaN势垒层，所述AlGaN势垒层的上侧设有钝化层、阶梯型栅极和Γ型栅场板；
所述AlGaN势垒层的一侧边缘设有源极，所述AlGaN势垒层的另一侧边缘设有漏极，所述钝化层位于所述AlGaN势垒层的中部区域，所述GaN沟道层靠近所述源极设有阶梯结构，所述阶梯结构由所述源极至所述漏极方向呈逐级升高设置；
所述阶梯型栅极设于对应所述阶梯结构的上侧，所述阶梯型栅极包括自下而上依次分布的P－GaN层、栅介质层和金属层，所述P－GaN层、所述栅介质层和所述金属层共同形成台阶底面，所述台阶底面与阶梯结构凹凸配合；
所述金属层凸出于所述钝化层的上侧，所述Γ型栅场板设于所述钝化层的上侧，所述Γ型栅场板与所述阶梯型栅极的金属层并列布置，且所述Γ型栅场板朝靠近所述漏极一侧延伸。
进一步的，所述阶梯结构为三层阶梯结构，其包括第一阶层、第二阶层和第三阶层，所述第一阶层靠近所述源极布置，所述第三阶层远离所述源极布置，所述第二阶层介于所述第一阶层和所述第三阶层之间；
所述P－GaN层设于所述第一阶层的上侧，所述栅介质层设于所述P－GaN层和所述第二阶层的上侧。
进一步的，所述第一阶层至所述第二阶层之间的高度差为40nm至60nm之间的任意尺寸，所述第二阶层至所述第三阶层之间的高度差为40nm至60nm之间的任意尺寸；
所述第一阶层由外向内的延伸长度为4μm至6μm之间的任意尺寸，所述第二阶层由外向内的延伸长度为0.8μm至1.2μm之间的任意尺寸，所述第三阶层由外向内的延伸长度为10μm至12μm之间的任意尺寸。
进一步的，所述P－GaN层中Mg掺杂浓度大于5×1019cm－3，所述P－GaN层的厚度为40nm至60nm之间的任意尺寸，所述P－GaN层的长度为0.8μm至1.2μm之间的任意尺寸。
进一步的，所述栅介质层采用HfO2、Al2O3、TiO2中的任一种材料制成，所述栅介质层的厚度为5nm至15nm之间的任意尺寸，所述Γ型栅场板的长度尺寸为1μm至3μm之间的任意尺寸。
进一步的，所述GaN沟道层的内部设有P型埋层，所述P型埋层间隔布置于所述漏极的下侧，且所述P型埋层由所述漏极至所述源极方向延伸设置。
进一步的，所述P型埋层采用离子注入工艺制成，其掺杂浓度大于1×1019cm－3，所述P型埋层的长度为6μm至9μm之间的任意尺寸，所述P型埋层的厚度为20nm至50nm之间的任意尺寸，且所述P型埋层与所述漏极之间的距离为0.1μm至0.2μm之间的任意尺寸。
进一步的，所述GaN缓冲层的厚度为3μm至6μm之间的任意尺寸，所述GaN沟道层的最大厚度为0.3μm至0.5μm之间的任意尺寸；
所述AlN插入层的厚度为1nm至6nm之间的任意尺寸，所述AlGaN势垒层的厚度为15nm至30nm之间的任意尺寸，所述AlGaN势垒层的Al组分为15％至40％之间的任意大小。
进一步的，还包括AlN成核层，所述AlN成核层介于所述衬底与所述GaN缓冲层之间，所述AlN成核层的厚度为15nm至30nm之间的任意尺寸。
本发明的高耐压增强型HEMT器件的制备方法的技术方案为：
高耐压增强型HEMT器件的制备方法包括以下步骤：
S1、清洗蓝宝石衬底，将衬底依次置于丙酮、乙醇、去离子水中分别超声处理，取出后再用去离子水冲洗，利用N2吹干去除衬底表面的污染物；
S2、选用MOCVD工艺，将三甲基铝作为铝源、三甲基镓作为镓源、氨气作为氮源，在衬底上依次生长15nm的AlN成核层，以及厚度为4.6μm的GaN缓冲层；
S3、选用MOCVD工艺，生长厚度为300nm的GaN沟道层；
S4、采用离子注入工艺将Mg+离子源注入所述GaN沟道层的预定区域形成P型埋层，其注入能量为12keV，注入剂量为5×1019cm－2，注入角度为正8°，形成厚度为30nm的P－GaN埋层；
S5、选用MOCVD工艺，继续生长厚度为100nm的GaN沟道层；
S6、刻蚀所述GaN沟道层形成三层阶梯结构，三层阶梯结构的第一阶层、第二阶层和第三阶层依次由外侧向内部延伸布置，且第一阶层、第二阶层和第三阶层由外向内呈逐级升高设置；
S7、选用MOCVD工艺，在所述GaN沟道层的表面继续生长厚度为1nm的AlN插入层和厚度为20nm的AlGaN势垒层；
S8、选用MOCVD工艺，将三甲基铝作为铝源、三甲基镓作为镓源、氨气作为氮源，在第一阶层的上侧生长P－GaN层，生长结束后，在750℃条件下的N2气氛中退火30min；
S9、采用感应耦合等离子体刻蚀工艺对AlGaN势垒层的两侧边缘分别刻蚀，形成源极开孔和漏极开孔；
采用电子束蒸发工艺，分别在源极开孔和漏极开孔处沉积Ti/Al/Ni/Au金属电极，然后在900℃条件下的N2气氛中快速退火35s，形成欧姆接触的源极和漏极；
S10、选用离子增强型化学气相沉积工艺，在AlGaN势垒层的预定区域表面沉积SiNx钝化层；
S11、选用PEALD工艺在P－GaN层和第二阶层的上侧生长厚度为10nm的栅介质层；
S12、采用电子束蒸发工艺分别在栅介质层和钝化层的预定区域表面沉积Ni/Au金属，并在36℃条件下的N2气氛中退化15min，形成肖特基接触的阶梯型栅极和Γ型栅场板。
有益效果：该高耐压增强型HEMT器件采用了自下而上依次设置的衬底、GaN缓冲层、GaN沟道层、AlN插入层和AlGaN势垒层，位于AlGaN势垒层的上侧的钝化层、阶梯型栅极和Γ型栅场板，以及设于AlGaN势垒层外侧的源极和漏极的结构设计。其中，GaN沟道层刻蚀形成有阶梯结构，在阶层平面方向上GaN/AlN/AlGaN异质结沿极化方向生长，可产生高浓度的2DEG；而在阶梯侧面方向上GaN/AlN/AlGaN异质结沿非极化方向生长，显著地减少了阶梯侧面的2DEG，提高了HEMT器件的阈值电压。
并且，P－GaN层、栅介质层和金属层自下而上形成台阶底面，由于P－GaN层位于下部的阶层上，一方面能够减小阶梯型栅极下方的2DEG，提高器件的阈值电压；另一方面中部的阶层可保持原本高浓度的2DEG，从而提高了饱和电流。栅介质层可起到分压作用，进一步提高HEMT器件的阈值电压。另外，Γ型栅场板还能够优化栅极的电场分布，降低了栅极处的电场集中效应，提高了HEMT器件的阈值电压。
该HEMT器件的作用机理为：当器件栅极无外接电源时，阶梯侧面无2DEG和P－GaN层耗尽栅极下方的2DEG，使得器件处于关断状态，提高了器件电路的安全性能；当器件处于导通状态时，阶梯侧面和P－GaN层下方将补充大量电子，使得2DEG沟道导通，并具有高的饱和电流。当器件处于击穿状态时，Γ型栅场板使靠近漏极的栅极场强分布更加均匀，降低了栅极边缘的场强峰值。
附图说明
图1为本发明的高耐压增强型HEMT器件的具体实施例中高耐压增强型HEMT器件成品的结构示意图；
图2为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S1时的结构示意图；
图3为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S2时的结构示意图；
图4为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S3时的结构示意图；
图5为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S4时的结构示意图；
图6为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S5时的结构示意图；
图7为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S6时的结构示意图；
图8为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S7时的结构示意图；
图9为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S8时的结构示意图；
图10为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S9时的结构示意图；
图11为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S10时的结构示意图；
图12为本发明的高耐压增强型HEMT器件的具体实施例中在制备步骤S11时的结构示意图；
图13为本发明的高耐压增强型HEMT器件的具体实施例中HEMT器件的转移特性图；
图14为本发明的高耐压增强型HEMT器件的具体实施例中HEMT器件的输出特性图；
图15为本发明的高耐压增强型HEMT器件的具体实施例中HEMT器件的击穿特性图。
图中：1－衬底、2－AlN成核层、3－GaN缓冲层、4－GaN沟道层、5－P型埋层、6－AlN插入层、7－AlGaN势垒层；
8－钝化层、9－源极、10－漏极、11－阶梯型栅极、111－P－GaN层、112－栅介质层、113－金属层、12－Γ型栅场板。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明的高耐压增强型HEMT器件的具体实施例，如图1至图15所示，高耐压增强型HEMT器件包括自下而上依次设置的衬底1、GaN缓冲层3、GaN沟道层4、AlN插入层6和AlGaN势垒层7，AlGaN势垒层7的上侧设有钝化层8、阶梯型栅极11和Γ型栅场板12；AlGaN势垒层7的一侧边缘设有源极9，AlGaN势垒层7的另一侧边缘设有漏极10，钝化层8位于AlGaN势垒层7的中部区域，GaN沟道层4靠近源极9设有阶梯结构，阶梯结构由源极9至漏极10方向呈逐级升高设置。
并且，阶梯型栅极11设于对应GaN沟道层4的阶梯结构的上侧，阶梯型栅极11包括自下而上依次分布的P－GaN层111、栅介质层112和金属层113，P－GaN层111、栅介质层112和金属层113共同形成台阶底面，阶梯型栅极11的台阶底面与GaN沟道层4的阶梯结构凹凸配合；阶梯型栅极11的金属层113凸出于钝化层8的上侧，Γ型栅场板12设于钝化层8的上侧，Γ型栅场板12与阶梯型栅极11的金属层113并列布置，且Γ型栅场板12朝靠近漏极10一侧延伸。
该高耐压增强型HEMT器件采用了自下而上依次设置的衬底1、GaN缓冲层3、GaN沟道层4、AlN插入层6和AlGaN势垒层7，位于AlGaN势垒层7的上侧的钝化层8、阶梯型栅极11和Γ型栅场板12，以及设于AlGaN势垒层7外侧的源极9和漏极10的结构设计。其中，GaN沟道层4刻蚀形成有阶梯结构，在阶层平面方向上GaN/AlN/AlGaN异质结沿极化方向生长，可产生高浓度的2DEG；而在阶梯侧面方向上GaN/AlN/AlGaN异质结沿非极化方向生长，显著地减少了阶梯侧面的2DEG，提高了HEMT器件的阈值电压。
并且，P－GaN层111、栅介质层112和金属层113自下而上形成台阶底面，由于P－GaN层111位于下部的阶层上，一方面能够减小阶梯型栅极11下方的2DEG，提高器件的阈值电压；另一方面中部的阶层可保持原本高浓度的2DEG，从而提高了饱和电流。栅介质层112可起到分压作用，进一步提高HEMT器件的阈值电压。另外，Γ型栅场板12还能够优化栅极的电场分布，降低了栅极处的电场集中效应，提高了HEMT器件的阈值电压。
该HEMT器件的作用机理为：当器件栅极无外接电源时，阶梯侧面无2DEG和P－GaN层111耗尽栅极下方的2DEG，使得器件处于关断状态，提高了器件电路的安全性能；当器件处于导通状态时，阶梯侧面和P－GaN层111下方将补充大量电子，使得2DEG沟道导通，并具有高的饱和电流。当器件处于击穿状态时，Γ型栅场板12使靠近漏极10的栅极场强分布更加均匀，降低了栅极边缘的场强峰值。
在本实施例中，GaN沟道层4的阶梯结构为三层阶梯结构，其包括第一阶层、第二阶层和第三阶层，第一阶层靠近源极9布置，第三阶层远离源极9布置，第二阶层介于第一阶层和第三阶层之间；并且阶梯型栅极11的P－GaN层111设于第一阶层的上侧，栅介质层112设于P－GaN层111和第二阶层的上侧。具体的，栅介质层112位于P－GaN层111表面与AlGaN势垒层7的上侧，不仅能够有效减小阶梯型栅极11的泄漏电流，而且，栅介质层112还可起到分压作用，进一步提高HEMT器件的阈值电压。
如图1所示，阶梯结构从左向右呈逐级升高分别形成第一阶层、第二阶层、第三阶层，第一阶层至第二阶层之间的高度差为40nm至60nm之间的任意尺寸，第二阶层至第三阶层之间的高度差为40nm至60nm之间的任意尺寸；第一阶层由外向内的延伸长度为4μm至6μm之间的任意尺寸，第二阶层由外向内的延伸长度为0.8μm至1.2μm之间的任意尺寸，第三阶层由外向内的延伸长度为10μm至12μm之间的任意尺寸。
作为优选的，第一阶层至第二阶层的高度差为50nm，第二阶层至第三阶层的高度差为50nm，第一阶层由外向内的延伸长度为6μm，第一阶层由外向内的延伸长度为1μm，第一阶层由外向内的延伸长度为11μm。其中，P－GaN层111中Mg掺杂浓度大于5×1019cm－3，P－GaN层111的厚度为40nm至60nm之间的任意尺寸，P－GaN层111的长度为0.8μm至1.2μm之间的任意尺寸，作为优选的，P－GaN层111的厚度为50nm，长度为1μm。
如图13所示，其为HEMT器件的转移特性图，由于P－GaN层111耗尽沟道2DEG、阶梯侧面为非极性方向生长，减少了沟道2DEG，以及栅介质层112的分压作用，这三者巧妙结合使得器件的阈值电压显著提高，根据图13可知，阈值电压可达5.8V。如图14所示，其为HEMT器件的输出特性图，在导通状态时阶梯侧面和P－GaN层111下方将补充大量电子，加上第二阶层保持有原本高浓度的2DEG，使得器件具有更高的饱和电流，根据图14可知，在栅极电压为10V条件下，源漏电压增至10V时，导通电流可高达368mA/mm。
栅介质层112采用HfO2、Al2O3、TiO2中的任一种材料制成，栅介质层112的厚度为5nm至15nm之间的任意尺寸。钝化层8采用SiNx、SiO2、HfO2、Al2O3中的任一种材料制成，在栅介质层112和钝化层8上沉积金属层113形成了肖特接触的阶梯型栅极11和Γ型栅场板12。并且，Γ型栅场板12的长度为1μm至3μm之间的任意尺寸，作为优选的，Γ型栅场板12的长度尺寸为2μm，Γ型栅场板12缓解了阶梯型栅极11处的集中场强，使得栅极电场分布更加均匀。
GaN沟道层4的内部设有P型埋层5，P型埋层5间隔布置于漏极10的下侧，且P型埋层5由漏极10至源极9方向延伸设置。在漏极10的下方一定距离引入P型埋层5，一方面能够减小P型埋层5对2DEG的影响；另一方面P型埋层5能够减小GaN沟道层4及GaN缓冲层3的电子浓度，形成高阻层，降低了GaN缓冲层3的泄漏电流，进一步提高器件的击穿特性，P型埋层5和Γ型栅场板12共同起到了提高器件击穿电压的作用。
P型埋层5采用离子注入工艺制成，其掺杂浓度大于1×1019cm－3，P型埋层5的长度为6μm至9μm之间的任意尺寸，P型埋层5的厚度为20nm至50nm之间的任意尺寸，且P型埋层5与漏极10之间的距离为0.1μm至0.2μm之间的任意尺寸。作为优选的，将Mg+离子源注入GaN沟道层4的预定区域形成P型埋层5，其注入能量为12keV，注入剂量为5×1019cm－2，注入角度为正8°，所形成P－GaN埋层5的厚度为30nm。如图15所示，其为HEMT器件的击穿特性图，P型埋层5可减小的GaN缓冲层3的泄漏电流，提高器件的击穿特性，根据图15可知，击穿电压可高达2102V。
GaN缓冲层3的厚度为3μm至6μm之间的任意尺寸，作为优选的，GaN缓冲层3的厚度长度为4.6μm。GaN沟道层4的最大厚度为0.3μm至0.5μm之间的任意尺寸，作为优选的，GaN沟道层4的最大厚度为0.4μm。AlN插入层6的厚度为1nm至6nm之间的任意尺寸，作为优选的，AlN插入层6的厚度为1nm；AlGaN势垒层7的厚度为15nm至30nm之间的任意尺寸，作为优选的，AlGaN势垒层7的厚度为20nm，AlGaN势垒层7的Al组分为15％至40％之间的任意大小，Al组分优选为25％。
高耐压增强型HEMT器件还包括AlN成核层2，AlN成核层2介于衬底1与GaN缓冲层3之间，AlN成核层2的厚度为15nm至30nm之间的任意尺寸。作为优选的，AlN成核层2的厚度为15nm。
该高耐压增强型HEMT器件的制备方法，包括以下步骤：
S1、清洗蓝宝石衬底，将衬底1依次置于丙酮、乙醇、去离子水中分别超声处理20min，取出后再用去离子水冲洗，利用N2吹干去除衬底1表面的污染物，如图2所示，经S1处理后的衬底1。
S2、选用MOCVD工艺，将三甲基铝(TMAl)作为铝源、三甲基镓(TMGa)作为镓源、氨气(NH3)作为氮源，在衬底上依次生长15nm的AlN成核层2，以及厚度为4.6μm的GaN缓冲层3，如图3所示，经S2处理后的衬底1、AlN成核层2及GaN缓冲层3。
S3、选用MOCVD工艺，如图4所示，生长厚度为300nm的GaN沟道层4。
S4、采用离子注入工艺将Mg+离子源注入GaN沟道层4的预定区域形成P型埋层5，其注入能量为12keV，注入剂量为5×1019cm－2，注入角度为正8°，如图5所示，形成厚度为30nm的P－GaN埋层5。
S5、选用MOCVD工艺，继续生长厚度为100nm的GaN沟道层4，得到GaN沟道层4的最大厚度为0.4μm，如图6所示。
S6、刻蚀GaN沟道层4形成三层阶梯结构，三层阶梯结构的第一阶层、第二阶层和第三阶层依次由外侧向内部延伸布置，且第一阶层、第二阶层和第三阶层由外向内呈逐级升高设置；优选的，采用感应耦合等离子刻蚀(ICP)工艺对GaN沟道层4的选定区域进行刻蚀，第一阶层至第二阶层的高度差为50nm，第二阶层至第三阶层的高度差为50nm，第一阶层由外向内的延伸长度为6μm，第一阶层由外向内的延伸长度为1μm，第一阶层由外向内的延伸长度为11μm，如图7所示。
S7、选用MOCVD工艺，在GaN沟道层4的表面继续生长厚度为1nm的AlN插入层6和厚度为20nm的AlGaN势垒层7；其中，AlGaN势垒层7的Al组分为24％，如图8所示。
S8、选用MOCVD工艺，将三甲基铝(TMAl)作为铝源、三甲基镓(TMGa)作为镓源、氨气(NH3)作为氮源，在第一阶层的上侧生长P－GaN层111，生长结束后，在750℃条件下的N2气氛中退火30min；具体的，在温度为1000℃条件下，控制镁源流量为150sccm，生长出厚度为50nm、长度为1μm的P－GaN层111，如图9所示。
S9、采用感应耦合等离子体刻蚀(ICP)工艺对AlGaN势垒层7的两侧边缘分别刻蚀，形成源极开孔和漏极开孔；采用电子束蒸发工艺，分别在源极开孔和漏极开孔处沉积Ti/Al/Ni/Au金属电极，然后在900℃条件下的N2气氛中快速退火35s，形成欧姆接触的源极9和漏极10，如图10所示。
S10、选用离子增强型化学气相沉积(PECVD)工艺，在AlGaN势垒层7的预定区域表面沉积SiNx钝化层8，如图11所示。
S11、选用PEALD工艺在P－GaN层111和第二阶层的上侧生长厚度为10nm的栅介质层112，如图12所示。
S12、采用电子束蒸发工艺分别在栅介质层112和钝化层8的预定区域表面沉积Ni/Au金属，并在36℃条件下的N2气氛中退化15min，形成肖特基接触的阶梯型栅极11和Γ型栅场板12，如图1所示，最终得到成品HEMT器件。
本发明的高耐压增强型HEMT器件的制备方法的具体实施例，与本发明的高耐压增强型HEMT器件的具体实施方式中高耐压增强型HEMT器件的制备方法的具体实施例相同，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (10)

1.一种高耐压增强型HEMT器件，其特征是，包括自下而上依次设置的衬底、GaN缓冲层、GaN沟道层、AlN插入层和AlGaN势垒层，所述AlGaN势垒层的上侧设有钝化层、阶梯型栅极和Γ型栅场板；
所述AlGaN势垒层的一侧边缘设有源极，所述AlGaN势垒层的另一侧边缘设有漏极，所述钝化层位于所述AlGaN势垒层的中部区域，所述GaN沟道层靠近所述源极设有阶梯结构，所述阶梯结构由所述源极至所述漏极方向呈逐级升高设置；
所述阶梯型栅极设于对应所述阶梯结构的上侧，所述阶梯型栅极包括自下而上依次分布的P－GaN层、栅介质层和金属层，所述P－GaN层、所述栅介质层和所述金属层共同形成台阶底面，所述台阶底面与阶梯结构凹凸配合；
所述金属层凸出于所述钝化层的上侧，所述Γ型栅场板设于所述钝化层的上侧，所述Γ型栅场板与所述阶梯型栅极的金属层并列布置，且所述Γ型栅场板朝靠近所述漏极一侧延伸。
2.根据权利要求1所述的高耐压增强型HEMT器件，其特征是，所述阶梯结构为三层阶梯结构，其包括第一阶层、第二阶层和第三阶层，所述第一阶层靠近所述源极布置，所述第三阶层远离所述源极布置，所述第二阶层介于所述第一阶层和所述第三阶层之间；
所述P－GaN层设于所述第一阶层的上侧，所述栅介质层设于所述P－GaN层和所述第二阶层的上侧。
3.根据权利要求2所述的高耐压增强型HEMT器件，其特征是，所述第一阶层至所述第二阶层之间的高度差为40nm至60nm之间的任意尺寸，所述第二阶层至所述第三阶层之间的高度差为40nm至60nm之间的任意尺寸；
所述第一阶层由外向内的延伸长度为4μm至6μm之间的任意尺寸，所述第二阶层由外向内的延伸长度为0.8μm至1.2μm之间的任意尺寸，所述第三阶层由外向内的延伸长度为10μm至12μm之间的任意尺寸。
4.根据权利要求1所述的高耐压增强型HEMT器件，其特征是，所述P－GaN层中Mg掺杂浓度大于5×1019cm－3，所述P－GaN层的厚度为40nm至60nm之间的任意尺寸，所述P－GaN层的长度为0.8μm至1.2μm之间的任意尺寸。
5.根据权利要求1所述的高耐压增强型HEMT器件，其特征是，所述栅介质层采用HfO2、Al2O3、TiO2中的任一种材料制成，所述栅介质层的厚度为5nm至15nm之间的任意尺寸，所述Γ型栅场板的长度尺寸为1μm至3μm之间的任意尺寸。
6.根据权利要求1所述的高耐压增强型HEMT器件，其特征是，所述GaN沟道层的内部设有P型埋层，所述P型埋层间隔布置于所述漏极的下侧，且所述P型埋层由所述漏极至所述源极方向延伸设置。
7.根据权利要求6所述的高耐压增强型HEMT器件，其特征是，所述P型埋层采用离子注入工艺制成，其掺杂浓度大于1×1019cm－3，所述P型埋层的长度为6μm至9μm之间的任意尺寸，所述P型埋层的厚度为20nm至50nm之间的任意尺寸，且所述P型埋层与所述漏极之间的距离为0.1μm至0.2μm之间的任意尺寸。
8.根据权利要求1所述的高耐压增强型HEMT器件，其特征是，所述GaN缓冲层的厚度为3μm至6μm之间的任意尺寸，所述GaN沟道层的最大厚度为0.3μm至0.5μm之间的任意尺寸；
所述AlN插入层的厚度为1nm至6nm之间的任意尺寸，所述AlGaN势垒层的厚度为15nm至30nm之间的任意尺寸，所述AlGaN势垒层的Al组分为15％至40％之间的任意大小。
9.根据权利要求1所述的高耐压增强型HEMT器件，其特征是，还包括AlN成核层，所述AlN成核层介于所述衬底与所述GaN缓冲层之间，所述AlN成核层的厚度为15nm至30nm之间的任意尺寸。
10.一种高耐压增强型HEMT器件的制备方法，其特征是，包括以下步骤：
S1、清洗蓝宝石衬底，将衬底依次置于丙酮、乙醇、去离子水中分别超声处理，取出后再用去离子水冲洗，利用N2吹干去除衬底表面的污染物；
S2、选用MOCVD工艺，将三甲基铝作为铝源、三甲基镓作为镓源、氨气作为氮源，在衬底上依次生长15nm的AlN成核层，以及厚度为4.6μm的GaN缓冲层；
S3、选用MOCVD工艺，生长厚度为300nm的GaN沟道层；
S4、采用离子注入工艺将Mg+离子源注入所述GaN沟道层的预定区域形成P型埋层，其注入能量为12keV，注入剂量为5×1019cm－2，注入角度为正8°，形成厚度为30nm的P－GaN埋层；
S5、选用MOCVD工艺，继续生长厚度为100nm的GaN沟道层；
S6、刻蚀所述GaN沟道层形成三层阶梯结构，三层阶梯结构的第一阶层、第二阶层和第三阶层依次由外侧向内部延伸布置，且第一阶层、第二阶层和第三阶层由外向内呈逐级升高设置；
S7、选用MOCVD工艺，在所述GaN沟道层的表面继续生长厚度为1nm的AlN插入层和厚度为20nm的AlGaN势垒层；
S8、选用MOCVD工艺，将三甲基铝作为铝源、三甲基镓作为镓源、氨气作为氮源，在第一阶层的上侧生长P－GaN层，生长结束后，在750℃条件下的N2气氛中退火30min；
S9、采用感应耦合等离子体刻蚀工艺对AlGaN势垒层的两侧边缘分别刻蚀，形成源极开孔和漏极开孔；
采用电子束蒸发工艺，分别在源极开孔和漏极开孔处沉积Ti/Al/Ni/Au金属电极，然后在900℃条件下的N2气氛中快速退火35s，形成欧姆接触的源极和漏极；
S10、选用离子增强型化学气相沉积工艺，在AlGaN势垒层的预定区域表面沉积SiNx钝化层；
S11、选用PEALD工艺在P－GaN层和第二阶层的上侧生长厚度为10nm的栅介质层；
S12、采用电子束蒸发工艺分别在栅介质层和钝化层的预定区域表面沉积Ni/Au金属，并在36℃条件下的N2气氛中退化15min，形成肖特基接触的阶梯型栅极和Γ型栅场板。
CN202111438199.2A 2021-11-29 2021-11-29 一种高耐压增强型hemt器件及其制备方法 Pending CN114141871A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111438199.2A CN114141871A (zh) 2021-11-29 2021-11-29 一种高耐压增强型hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111438199.2A CN114141871A (zh) 2021-11-29 2021-11-29 一种高耐压增强型hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114141871A true CN114141871A (zh) 2022-03-04

Family

ID=80389604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111438199.2A Pending CN114141871A (zh) 2021-11-29 2021-11-29 一种高耐压增强型hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114141871A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582962A (zh) * 2022-04-29 2022-06-03 南京邮电大学 可变沟道AlGaN/GaN HEMT结构及制备方法
CN117457494A (zh) * 2023-05-29 2024-01-26 北京大学 一种提高增强型GaN HEMT短路能力的方法及其器件结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582962A (zh) * 2022-04-29 2022-06-03 南京邮电大学 可变沟道AlGaN/GaN HEMT结构及制备方法
CN117457494A (zh) * 2023-05-29 2024-01-26 北京大学 一种提高增强型GaN HEMT短路能力的方法及其器件结构

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
US10749021B2 (en) Semiconductor device and method for manufacturing the same
US20220130990A1 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
WO2010109566A1 (ja) 半導体装置及びその製造方法
CN106033724A (zh) Iii族氮化物增强型hemt及其制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN113113469A (zh) 一种高耐压双栅极横向hemt器件及其制备方法
WO2012066892A1 (ja) 半導体装置およびその製造方法
JP2011187623A (ja) 半導体素子、および半導体素子の製造方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN114141871A (zh) 一种高耐压增强型hemt器件及其制备方法
CN112018176A (zh) 一种半导体器件及其制造方法
CN113851522A (zh) 一种氮化镓增强型器件及其制备方法
CN113594233B (zh) 一种集成肖特基二极管的高压增强型hemt及其制备方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CN113594232A (zh) 一种多插指埋栅结构的增强型高压hemt器件及其制备方法
JP5707763B2 (ja) 半導体装置の製造方法
JP2006059956A (ja) 半導体装置の製造方法
CN218123416U (zh) 一种高电子迁移率晶体管器件
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN104037222B (zh) 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination