CN115472689A - 一种具有超结结构的高电子迁移率晶体管及其制备方法 - Google Patents

一种具有超结结构的高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN115472689A
CN115472689A CN202211014478.0A CN202211014478A CN115472689A CN 115472689 A CN115472689 A CN 115472689A CN 202211014478 A CN202211014478 A CN 202211014478A CN 115472689 A CN115472689 A CN 115472689A
Authority
CN
China
Prior art keywords
layer
nitride
nitride layer
junction structure
super junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211014478.0A
Other languages
English (en)
Inventor
赵胜雷
张嘎
张进成
南继澳
刘爽
宋秀峰
王中旭
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202211014478.0A priority Critical patent/CN115472689A/zh
Publication of CN115472689A publication Critical patent/CN115472689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本申请实施例涉及半导体器件技术领域,特别涉及一种具有超结结构的高电子迁移率晶体管及其制备方法,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层和钝化层;至少一个位于氮化物层和漏极之间的超结结构,超结结构的材料与氮化物层的材料相同,且超结结构的顶面低于氮化物层的顶面,或超结结构的顶面与氮化物层的顶面齐平;位于氮化物层上的栅极,栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决解决传统的P型氮化物栅HEMT器件电场集中的问题,提高器件的击穿电压。

Description

一种具有超结结构的高电子迁移率晶体管及其制备方法
技术领域
本申请实施例涉及半导体器件技术领域,特别涉及一种具有超结结构的高电子迁移率晶体管及其制备方法。
背景技术
氮化镓(GaN)作为第三代半导体材料的代表,相比硅或砷化镓,具有宽带隙、优越的抗辐噪性、高雪崩击穿电场、良好的热传导率以及强场下高电子漂移速率等众多优良特性,因此,GaN基功率器件被广泛应用于激光、LED、微波、5G基站等领域中。高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)是一种异质结场效应晶体管,由于高迁移率的二维电子气(2DEG)存在于异质结中,使HEMT器件具有高频、大功率、耐高温、抗辐射能力强等优越性能。
耗尽型GaN基HEMT器件在无外加偏压下会引起较高的开关损耗,同时还需要额外的负偏压来维持非工作状态(关态)而增加电路功耗,当前应用受到了极大的限制。相反,增强型P型氮化物栅HEMT器件在无外加偏压时,沟道关断,并且无关态功耗,被人们日渐重视。
尽管传统的P型氮化物栅HEMT器件具有诸多优势,但传统的P型氮化物增强型HEMT在正常工作的情况下,器件的电场集中在栅极边缘靠近漏极一侧。当漏极电压增加时,这里的电场最强并最先达到GaN材料的击穿电场(3.3MV/cm),此时HEMT器件处于击穿状态。由于传统的P型氮化物栅HEMT器件电场集中的问题,导致HEMT器件易击穿,因此限制了P型氮化物栅HEMT器件在高压工作模式下的应用。
发明内容
本申请实施例提供一种具有超结结构的高电子迁移率晶体管及其制备方法,解决传统的P型氮化物栅HEMT器件电场集中的问题,提高器件的击穿电压。
为解决上述技术问题,本申请实施例提供一种具有超结结构的高电子迁移率晶体管,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层和钝化层,且氮化物层位于源极和漏极之间,钝化层位于源极和氮化物层之间、氮化物层和漏极之间;至少一个位于氮化物层和漏极之间的超结结构,超结结构的材料与氮化物层的材料相同,且超结结构的顶面低于氮化物层的顶面,或超结结构的顶面与氮化物层的顶面齐平;位于氮化物层上的栅极,栅极的底部与氮化物层形成欧姆接触或肖特基接触。
一些示例性实施例中,氮化物层的材料包括P型氮化镓、P型氮化铝或P型铝镓氮中的一种。
一些示例性实施例中,氮化物层的掺杂浓度与超结结构的掺杂浓度相等。
一些示例性实施例中,上述高电子迁移率晶体管包括多个间隔分布在氮化物层和漏极之间的超结结构。
一些示例性实施例中,沿栅极指向氮化物层的方向,超结结构的高度为氮化物层的高度的5%~100%。
一些示例性实施例中,沿氮化物层指向漏极的方向,超结结构的长度为100nm~10μm。
一些示例性实施例中,相邻的超结结构之间的间距为100nm~10μm。
一些示例性实施例中,钝化层包括第一钝化层和第二钝化层;第一钝化层位于源极和氮化物层之间;第二钝化层位于氮化物层和漏极之间,且第二钝化层位于氮化物层和超结结构之间、超结结构和漏极之间。
另一方面,本申请实施例还提供了一种具有超结结构的高电子迁移率晶体管的制备方法,包括:提供衬底,在衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层;在势垒层远离沟道层的一侧形成氮化物材料层;刻蚀氮化物材料层,形成氮化物层、超结结构;超结结构的顶面低于氮化物层的顶面;在势垒层上形成源极、漏极;在氮化物层上形成栅极;在势垒层、源极、漏极和栅极的上方形成钝化材料层;在栅极、源极、漏极上方的钝化材料层上开孔,引出电极。
一些示例性实施例中,刻蚀氮化物材料层,形成氮化物层、超结结构,包括:刻蚀氮化物材料层,形成氮化物层和初始氮化物层;对初始氮化物层进行部分刻蚀,形成超结结构。
本申请实施例提供的技术方案至少具有以下优点:
本申请实施例针对传统的P型氮化物栅HEMT器件电场集中导致HEMT器件易击穿的问题,本申请实施例提供一种具有超结结构的高电子迁移率晶体管及其制备方法,通过保留栅极和漏极之间的部分氮化物层,在栅极和漏极之间设计至少一个与氮化物层材料相同的超结结构,超结结构的顶面不高于氮化物层的顶面,使得超结结构不会和电极接触。本申请实施例通过超结结构分散栅极边缘靠近漏极一侧的电场,使器件的电场分布更均匀,以缓解电场峰值。这样的P型氮化物栅HEMT器件不仅可以保持增强型P型氮化物栅HEMT器件的特性,还能够提高器件的击穿电压,从而提高器件的工作寿命及可靠性,具有良好的应用前景。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制。
图1为相关技术中一种常规结构的高电子迁移率晶体管的结构示意图;
图2为相关技术中一种常规结构的高电子迁移率晶体管的电场分布仿真示意图;
图3为相关技术中一种常规结构的高电子迁移率晶体管以二维电子气处的电场为例的电场峰值示意图;
图4为本申请一实施例提供的一种具有超结结构的高电子迁移率晶体管的结构示意图;
图5为本申请另一实施例提供的一种具有超结结构的高电子迁移率晶体管的结构示意图;
图6为本申请又一实施例提供的一种具有超结结构的高电子迁移率晶体管的结构示意图;
图7为本申请又一实施例提供的一种具有超结结构的高电子迁移率晶体管的结构示意图;
图8为本申请一实施例提供的一种具有超结结构的高电子迁移率晶体管的制备方法的流程示意图;
图9~图13为本申请一实施例提供的一种具有超结结构的高电子迁移率晶体管的制备方法各步骤对应的剖面结构示意图;
图14为本申请一实施例提供的一种具有超结结构的高电子迁移率晶体管的电场分布仿真示意图;
图15为本申请一实施例提供的一种具有超结结构的高电子迁移率晶体管以二维电子气处的电场为例的电场峰值示意图。
具体实施方式
由背景技术可知,目前传统的P型氮化物栅HEMT器件存在电场集中的问题,很容易达到器件的击穿电压,导致器件的可靠性较低。
随着空间卫星、太空探索等航天技术的不断发展,对于耐高温、大功率、小型化、适应极端辐射环境的电源系统需求日益明显,氮化镓基功率器件作为宽禁带半导体技术的核心代表之一,相较于传统的硅器件具有击穿电压高、导通电阻小、耐高温以及抗辐照等优点,可满足新一代航天器电源系统的应用需求。在宇宙空间中含有各种高能粒子,航天系统处于这样的环境中会时刻受到高能粒子的威胁。
参考图1,常规结构的高电子迁移率晶体管包括衬底100、成核层101、缓冲层102、沟道层103、势垒层104、源极105、漏极106和氮化物层107,氮化物层107位于源极105和漏极106之间,氮化物层107两侧均设有钝化层120,氮化物层107的上方设有栅极109,钝化层120填充在源极105和氮化物层107之间的区域,以及钝化层120还填充在氮化物层107和漏极106之间的区域;钝化层120靠近氮化物层107的边缘与氮化物层107的外边缘齐平。
传统的P型氮化物增强型HEMT器件在正常工作的情况下,器件的电场集中在栅极109边缘靠近漏极106的一侧。当漏极106电压增加时,这里的电场最强并最先达到GaN材料的击穿电场(通常GaN材料的击穿电场为3.3MV/cm),导致HEMT器件被击穿状态。因此,这限制了P型氮化物栅HEMT器件在高压工作模式下的应用。
图2示出了常规结构的高电子迁移率晶体管电场分布仿真结果示意图。如图2所示,常规结构的高电子迁移率晶体管的栅极109靠近漏极106一侧的边缘会有较高的峰值电场,同时氮化物层107靠近漏极106一侧的边缘也同样承受着高峰值电场(如图2中A处所示,颜色越浅,表明峰值电场强度越高)。图3为常规结构的高电子迁移率晶体管以二维电子气处的电场为例的电场峰值示意图。如图3所示,常规结构的HEMT器件的界面处二维电子气的电场较大,且电场最高峰值强度为2.4*106,较高的峰值电场限制了HEMT器件在高压工作模式的使用,器件的电场强度很容易超过氮化物层107的GaN材料的临界击穿电场,导致器件发生处于击穿状态,影响器件的工作寿命和稳定性。
为解决上述技术问题,本申请实施例提供一种具有超结结构的高电子迁移率晶体管,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层和钝化层,且氮化物层位于源极和漏极之间,钝化层位于源极和氮化物层之间、氮化物层和漏极之间;至少一个位于氮化物层和漏极之间的超结结构,超结结构的材料与氮化物层的材料相同,且超结结构的顶面低于氮化物层的顶面;位于氮化物层上的栅极,栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例通过保留栅极和漏极之间的部分氮化物层,在栅极和漏极之间设计至少一个与氮化物层材料相同的超结结构,超结结构的顶面低于氮化物层的顶面,或超结结构的顶面与氮化物层的顶面齐平,使得超结结构不会和电极接触。本申请实施例通过超结结构分散栅极边缘靠近漏极一侧的的电场,使器件的电场分布更均匀,以缓解电场峰值。这样的P型氮化物栅HEMT器件不仅可以保持增强型P型氮化物栅HEMT器件的特性,还能够提高器件的击穿电压,从而提高器件的工作寿命及可靠性,具有良好的应用前景。
下面将结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
参考图4,本申请实施例提供了一种具有超结结构的高电子迁移率晶体管,包括:衬底100以及依次堆叠在衬底100上的成核层101、缓冲层102、沟道层103和势垒层104;位于势垒层104上的源极105和漏极106,且源极105和漏极106分别与势垒层104形成欧姆接触;位于势垒层104上的氮化物层107和钝化层120,且氮化物层107位于源极105和漏极106之间,钝化层120位于源极105和氮化物层107之间、氮化物层107和漏极106之间;至少一个位于氮化物层107和漏极106之间的超结结构108,超结结构108的材料与氮化物层107的材料相同,且超结结构108的顶面低于氮化物层107的顶面,或超结结构108的顶面与氮化物层107的顶面齐平;位于氮化物层107上的栅极109,栅极109的底部与氮化物层107形成欧姆接触或肖特基接触。
本申请实施例提供的具有超结结构的高电子迁移率晶体管可用于航空航天系统的功率开关和功率转换电路。本申请针对高电子迁移率晶体管的栅极边缘靠近漏极一侧的电场强度较大,易达到氮化物层107的GaN材料的击穿电场导致器件处于击穿状态的技术问题,本申请实施例通过保留栅极109和漏极106之间的一部分氮化物层107,在栅极109和漏极106之间设计至少一个与氮化物层107材料相同的超结结构108,超结结构108的顶面不高于氮化物层107的顶面,使得超结结构108不会和电极接触。本申请实施例通过设置至少一个超结结构108缓解器件栅极109边缘靠近漏极106一侧的电场,使器件的电场分布更均匀,以缓解电场峰值。
需要说明的是,在极限情况下,超结结构108的顶面与氮化物层107的顶面齐平。优选的,在一般情况下,超结结构108的顶面低于氮化物层107的顶面,超结结构108悬浮在栅极109和漏极106之间,超结结构108不会和电极接触,达到缓解器件栅极109边缘靠近漏极106一侧的电场的目的。
如图4所示,在氮化物层107和漏极106之间可以设计一个超结结构108,超结结构108的两端分别与氮化物层107、漏极106之间存在间距,且钝化层120填满间距。超结结构108的顶面不高于氮化物层107的顶面,超结结构108的高度可以与钝化层120的高度相等,也可以不相等。本申请实施例通过保留氮化物层107和漏极106之间的一个氮化物材料层作为超结结构,以降低栅极109边缘靠近漏极106一侧的电场,起到缓解电场峰值的作用。
需要说明的是,超结结构108与电极不接触,可以理解为超结结构108悬浮在栅极109和漏极106之间,超结结构108以浮空场板的形式存在。当氮化物层107和漏极106之间的超结结构108为多个,多个超结结构108横向排列(此处横向指超结结构108的长度方向,即氮化物层107指向漏极106的方向),多个横向排列的超结结构108形成横向超结导结构。
一些示例性实施例中,氮化物层107的材料包括P型氮化镓(P-GaN)、P型氮化铝(P-AlN)、或P型铝镓氮(P-AlGaN)中的一种。优选的,氮化物层107的材料为P型GaN,通常,氮化物层107的材料采用掺Mg的P型GaN材料。沿衬底100的厚度方向,氮化物层107的厚度为10nm~150nm。
一些示例性实施例中,氮化物层107的掺杂浓度与超结结构108的掺杂浓度相等。需要说明的是,氮化物层107与超结结构108的掺杂类型相同,且掺杂浓度相等,即在增加超结结构108后,不会增加材料生长工艺,超结结构108与栅极109下方的氮化物层107同时生长,所以掺杂浓度相等。
在一些实施例中,衬底100的材料包括蓝宝石、碳化硅(SiC)、硅(Si)、氮化镓中的一种。令衬底100下表面指向衬底100上表面的方向为厚度方向,衬底100的厚度为30nm~200nm。需要说明的是,本申请以下实施例中所述的厚度均是指在该厚度方向上,各个膜层的厚度。
在一些实施例中,成核层101的材料包括氮化镓、氮化铝、铝镓氮(AlGaN)中的一种。优选的,成核层101的材料为氮化铝。成核层101的厚度分别为30nm~100nm。
在一些实施例中,缓冲层102的材料包括氮化镓、氮化铝、铝镓氮中的一种或几种。缓冲层102的厚度为0.5μm~5μm。
在一些实施例中,沟道层103的材料包括氮化镓、铝镓氮中的一种。优选的,缓冲层102和沟道层103的材料均为氮化镓。沟道层103的厚度为50-500nm。
在一些实施例中,势垒层104的材料为纤锌矿结构的AlGaN,具体的,势垒层104的材料为AlxGa(1-x)N。当势垒层104为AlxGa(1-x)N的情况下,Al的组分(x的值)为0.1~0.2。势垒层104的厚度为10nm~40nm。
在一些实施例中,源极105和漏极106可以采用Ti/Al/Ni/Au或者Ti/Al/Pt/Au的金属组合,以使源极105和漏极106分别与势垒层104形成欧姆接触。
在一些实施例中,栅极109采用可与氮化物层107形成欧姆接触或肖特基接触的金属。
在另一些实施例中,上述高电子迁移率晶体管包括多个间隔分布在氮化物层107和漏极106之间的超结结构108。
参考图5,图5示出了在氮化物层107和漏极106之间设置两个超结结构108的器件的结构示意图。其中,钝化层120设置在超结结构108与氮化物层107之间、相邻的超结结构108之间以及超结结构108与漏极106之间。
需要说明的是,设置多个超结结构108时,超结结构108的长度、高度均可调,且如图5所示的两个超结结构108的长度不相等,高度也可以不相等。此处,超结结构108的长度指氮化物层107与漏极106之间的横向距离;超结结构108的高度指栅极109与氮化物层107之间的纵向距离。
一些示例性实施例中,沿栅极109指向氮化物层107的方向,超结结构108的高度为氮化物层107的高度的5%~100%。例如超结结构108的高度可以为氮化物层107的高度的5%、10%、15%、20%、40%、60%、80%、100%。优选的,超结结构108的高度为氮化物层107的高度的5%~20%。通常氮化物层107的高度为100nm,那么超结结构108的高度可以为5nm、10nm、15nm或20nm。
参考图6,图6示出了在氮化物层107和漏极106之间设置三个超结结构108的器件的结构示意图。其中,位于氮化物层107左侧的钝化层120位于超结结构108与氮化物层107之间,位于氮化物层107右侧的钝化层120间隔分布在相邻的超结结构108之间的间隙内,以及超结结构108与漏极106之间的间隙内。钝化层120的高度可以与超结结构108的高度相等,也可以不相等。位于氮化物层107与漏极106之间的钝化层120的长度可以根据超结结构108的数量以及长度进行适应性调整。
一些示例性实施例中,沿氮化物层107指向漏极106的方向,超结结构108的长度为100nm~10μm。
一些示例性实施例中,相邻的超结结构108之间的间距为100nm~10μm。
需要说明的是,超结结构108的长度以及相邻的超结结构108之间的间距之间的间距根据需要可任意调节。本申请实施例可以在氮化物层107和漏极106之间设置n个超结结构108,具体的,n=1~20。
参考图7,钝化层120包括第一钝化层121和第二钝化层122;第一钝化层121位于源极105和氮化物层107之间;第二钝化层122位于氮化物层107和漏极106之间,且第二钝化层122位于氮化物层107和超结结构108之间、超结结构108和漏极106之间。具体的,由于氮化物层107与漏极106之间设有超结结构108,位于氮化物层107与漏极106之间的第二钝化层122的高度可以与超结结构108的高度相等,也可以不相等。如图7所示,第二钝化层122的高度可以大于超结结构108的高度。需要说明的是,第二钝化层122的高度可以与第一钝化层121的高度相等,也可以不相等。多个第二钝化层122的高度可以相等,也可以不相等。第二钝化层120的长度可以根据超结结构108的数量以及长度进行适应性调整。
一些示例性实施例中,第一钝化层121的材料包括氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(Si3N4)中的一种;和/或第二钝化层122的材料包括氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(Si3N4)中的一种。示例的,第一钝化层121的材料与第二钝化层122的材料可以相同,也可以不同。同样的,第一钝化层121的高度与第二钝化层122的高度可以相同,也可以不同。
具体的,由于第一钝化层121和第二钝化层122可以同时制作,因此,优选的,第一钝化层121和第二钝化层122的材料相同,且高度相同。沿栅极109指向氮化物层107的方向,第一钝化层121和第二钝化层122的高度为90~300nm。
参考图4~图7,一些示例性实施例中,上述具有超结结构的高电子迁移率晶体管还包括:插入层112,插入层112位于沟道层103与势垒层104之间。插入层112用于提高载流子迁移率,插入层112的材料包括但不限于AlN、InAlN、AlGaN。
参考图8,本申请实施例还提供了一种具有超结结构的高电子迁移率晶体管的制备方法,包括以下步骤:
步骤S1、提供衬底,在衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层。
步骤S2、在势垒层远离沟道层的一侧形成氮化物材料层。
步骤S3、刻蚀氮化物材料层,形成氮化物层、超结结构;超结结构的顶面不高于氮化物层的顶面。
步骤S4、在势垒层上形成源极、漏极。
步骤S5、在氮化物层上形成栅极。
步骤S6、在势垒层、源极、漏极和栅极的上方形成钝化材料层。
步骤S7、在栅极、源极、漏极上方的钝化材料层上开孔,引出电极。
具体的,在制备高电子迁移率晶体管时,首先提供衬底100,在衬底100上形成依次堆叠的成核层101、缓冲层102、沟道层103和势垒层104。在衬底100上形成堆叠的各个膜层前,首先对衬底100进行预处理和热处理,将衬底100放入氢氟酸(HF)溶液中浸泡1min,再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min以消除衬底100表面悬挂键,将清洗吹干后的衬底100在氢气H2氛围反应室的1050℃温度下进行热处理10分钟,以去除表面污染物;接着将衬底100放入金属有机化合物化学气相淀积(Metal OrganicChemical Vapor Deposition,MOCVD)系统中,MOCVD系统的工艺参数为:MOCVD工艺中的压力为10Torr~100Torr,Al源流量为10sccm~100sccm,氨气流量为3000sccm~6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。优选的,反应室压力为10Torr、温度为900℃,向反应室内同时通入流量为30sccm的Al源、流量为1000sccm的氢气和流量为3000sccm的氨气,采用MOCVD工艺淀积生长高度约30nm的成核层101。优选的,成核层101的材料为AlN。
在成核层101上,继续采用MOCVD工艺依次淀积缓冲层102和沟道层103;在淀积缓冲层102和沟道层103的过程中,MOCVD工艺中的反应室压力为10Torr~100Torr,Ga源流量为50μmol/min~100μmol/min,氨气流量为3000sccm~6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。优选的,淀积成核层101的MOCVD工艺的反应室压力为10Torr、温度为900℃,向反应室同时通入流量为50μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气,形成缓冲层102和沟道层103。
在沟道层103上,继续采用MOCVD工艺淀积势垒层104;优选的,势垒层104的材料为AlxGa(1-x)N,其中x的数值在0.1~0.2之间。在本申请实施例中,衬底100的厚度为30nm~200nm;成核层101的厚度分别为30nm~100nm;缓冲层102的厚度为0.5μm~5μm;沟道层103的厚度为50-500nm;势垒层104的厚度为10nm~40nm。
在淀积势垒层104的过程中,MOCVD工艺中的反应室压力为10Torr~100Torr,Al源流量为10μmol/min~30μmol/min,Ga源流量为30μmol/min~90μmol/min,氨气流量为3000sccm~6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。优选的,淀积势垒层104的MOCVD工艺参数为:反应室压力为10Torr,温度为900℃,向反应室同时通入流量为10μmol/min的Al源、流量为30μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气,形成势垒层104。
参考图9,在势垒层104远离沟道层103的一侧形成氮化物材料层107’。具体的,采用MOCVD工艺淀积厚度为60nm-90nm的氮化物材料层107’。此处,氮化物材料层107’的材料为P型氮化镓、P型氮化铝或P型铝镓氮。
在淀积氮化物材料层107’的过程中,MOCVD工艺中的反应室压力为10Torr~100Torr,Ga源流量为50μmol/min~100μmol/min,氨气流量为3000sccm~-6000sccm,氢气流量为1000sccm~2000sccm,温度为900℃。优选的,淀积氮化物材料层107’的MOCVD工艺参数为:反应室压力为10Torr、温度为900℃,向反应室同时通入流量为50μmol/min的Ga源、流量为1000sccm的氢气和流量为3000sccm的氨气,形成氮化物材料层107’。
参考图10,刻蚀氮化物材料层107’,形成氮化物层107、超结结构108,超结结构108的顶面不高于氮化物层107的顶面。具体的,通过对氮化物材料层107’进行图案化处理,刻蚀氮化物材料层107’,露出势垒层104左侧表面,保留势垒层104的右侧表面的部分氮化物层,并对保留的氮化物层继续进行刻蚀,以形成顶面不高于氮化物层107的超结结构108。图10以三个超结结构108为例进行示意,当然,超结结构108的数量也可以是其他数量。
参考图11,在势垒层104上形成源极105、漏极106。具体的,在势垒层104上制作掩膜,采用电子束蒸发工艺淀积源极105和漏极106,并在850℃下进行退火,形成源极105、漏极106。优选的,源极105和漏极106的材料采用Ti/Al/Ni/Au组合的金属,其中金属Ti的厚度为20nm~100nm,金属Al的厚度为100nm~300nm,金属Ni的厚度为20nm~200nm,金属Au的厚度为20nm~200nm。示例的,金属Ti的厚度为20nm,金属Al的厚度为100nm,金属Ni的厚度为20nm,金属Au的厚度为20nm。
参考图12,在氮化物层107上形成栅极109。具体的,在氮化物层107上制作掩膜,形成栅极窗口,将形成栅极窗口的样品放置在电子束蒸发反应室中,利用纯度均为99.999%的镍和金靶材,在栅极窗口中采用电子束蒸发工艺淀积金属Ni/Au作为栅极109。栅极109的材料采用Ni/Au组合的金属,其中金属Ni的厚度为20nm~100nm,金属Au的厚度为50nm~500nm。示例的,其中金属Ni的厚度为20nm,金属Au的厚度为50nm。
参考图13,在势垒层104、源极105、漏极106、增强钝化层108和栅极109的上方形成一层钝化材料层120’,钝化材料层120’覆盖势垒层104、源极105、漏极106和栅极109的表面。具体的,采用等离子体增强化学气相沉积(Plasma Enhanced chemical VapourDeposition,PECVD)工艺在势垒层104、源极105、漏极106和栅极109的上部淀积厚度为50nm~400nm的钝化材料层120’。在淀积钝化材料层120’的PECVD工艺中,反应室压力为0.5Pa~30Pa,反应室温度为200℃~350℃,反应室中同时通入甲硅烷和一氧化二氮气体,或甲硅烷和氨气气体。钝化材料层120’的材料包括SiO2、Al2O3、Si3N4中的一种。
最后,刻蚀钝化材料层120’,形成第一钝化层121、第二钝化层122,得到如图6所示的高电子迁移率晶体管。具体的,由于第一钝化层121、第二钝化层122是同时淀积的,因此通常第一钝化层121、第二钝化层122的材料相同;同样的,由于第一钝化层121、第二钝化层122是同时刻蚀的,因此通常第一钝化层121、第二钝化层122的厚度也相同。
图14示出了本申请实施例提供的高电子迁移率晶体管的电场分布仿真结果示意图。如图14所示,本申请实施例的高电子迁移率晶体管通过设置三个超结结构108,分散了电场峰值,使界面处二维电子气的电场分布更均匀,降低了界面处峰值电场强度(如图14中B处所示)。图15为本申请实施例的高电子迁移率晶体管以二维电子气处的电场为例的电场峰值示意图。如图15所示,本申请实施例的HEMT器件的界面处二维电子气的电场峰值减小。图15中X轴为从源极到栅极再到漏极的方向,Y轴为从器件表面到材料内部的方向。从图15中可以看出,电场最高峰值强度降低至1.8*106以下(图15中C处所示),而且,在电场尖峰C的右侧,还存在三个小峰(D、E、F),这主要是因为在氮化物层107和漏极106之间设置了三个超结结构108,分散了界面处的电场峰值,对界面处的电场强度起到缓解、削弱的作用,从而使界面处的二维电子气的电场强度位于氮化物层107的GaN材料的临界击穿电场以下,避免HEMT器件被击穿,保证器件的工作寿命和稳定性。
一些示例性实施例中,步骤S3中刻蚀氮化物材料层107’,形成氮化物层107、超结结构108,包括:刻蚀氮化物材料层107’,形成氮化物层107和初始氮化物层;对初始氮化物层进行部分刻蚀,形成超结结构108。具体的,可通过分步刻蚀或多次刻蚀初始氮化物层,形成所需高度的超结结构108。需要说明的,超结结构108长度、超结结构108的数量以及相邻超结结构108之间的间距也可根据需要去调整。
由以上技术方案,本申请实施例针对传统的P型氮化物栅HEMT器件电场集中导致HEMT器件易击穿的问题,本申请实施例提供一种具有超结结构的高电子迁移率晶体管及其制备方法,通过保留栅极109和漏极106之间的部分氮化物层,在栅极109和漏极106之间设计至少一个与氮化物层107材料相同的超结结构108,超结结构108的顶面不高于氮化物层107的顶面,使得超结结构108不会和电极接触。本申请实施例通过超结结构108分散栅极109边缘靠近漏极一侧的电场,使器件的电场分布更均匀,以缓解电场峰值。这样的P型氮化物栅HEMT器件不仅可以保持增强型P型氮化物栅HEMT器件的特性,还能够提高器件的击穿电压,从而提高器件的工作寿命及可靠性,具有良好的应用前景。
本领域的普通技术人员可以理解,上述各实施方式是实现本申请的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本申请的精神和范围。任何本领域技术人员,在不脱离本申请的精神和范围内,均可作各自更动与修改,因此本申请的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种具有超结结构的高电子迁移率晶体管,其特征在于,包括:
衬底以及依次堆叠在所述衬底上的成核层、缓冲层、沟道层和势垒层;
位于所述势垒层上的源极和漏极,且所述源极和所述漏极分别与所述势垒层形成欧姆接触;
位于所述势垒层上的氮化物层和钝化层,且所述氮化物层位于所述源极和所述漏极之间,所述钝化层位于所述源极和所述氮化物层之间、所述氮化物层和所述漏极之间;
至少一个位于所述氮化物层和所述漏极之间的超结结构,所述超结结构的材料与所述氮化物层的材料相同,且所述超结结构的顶面低于所述氮化物层的顶面,或所述超结结构的顶面与所述氮化物层的顶面齐平;
位于所述氮化物层上的栅极,所述栅极的底部与所述氮化物层形成欧姆接触或肖特基接触。
2.根据权利要求1所述的具有超结结构的高电子迁移率晶体管,其特征在于,所述氮化物层的材料包括P型氮化镓、P型氮化铝或P型铝镓氮中的一种。
3.根据权利要求2所述的具有超结结构的高电子迁移率晶体管,其特征在于,所述氮化物层的掺杂浓度与所述超结结构的掺杂浓度相等。
4.根据权利要求1所述的具有超结结构的高电子迁移率晶体管,其特征在于,包括多个间隔分布在所述氮化物层和所述漏极之间的超结结构。
5.根据权利要求1所述的具有超结结构的高电子迁移率晶体管,其特征在于,沿所述栅极指向所述氮化物层的方向,所述超结结构的高度为所述氮化物层的高度的5%~100%。
6.根据权利要求1所述的具有超结结构的高电子迁移率晶体管,其特征在于,沿所述氮化物层指向所述漏极的方向,所述超结结构的长度为100nm~10μm。
7.根据权利要求1所述的具有超结结构的高电子迁移率晶体管,其特征在于,相邻的所述超结结构之间的间距为100nm~10μm。
8.根据权利要求1所述的具有超结结构的高电子迁移率晶体管,其特征在于,所述钝化层包括第一钝化层和第二钝化层;所述第一钝化层位于所述源极和所述氮化物层之间;所述第二钝化层位于所述氮化物层和所述漏极之间,且所述第二钝化层位于所述氮化物层和所述超结结构之间、所述超结结构和所述漏极之间。
9.一种具有超结结构的高电子迁移率晶体管的制备方法,其特征在于,包括:
提供衬底,在所述衬底上形成依次堆叠的成核层、缓冲层、沟道层和势垒层;
在所述势垒层远离所述沟道层的一侧形成氮化物材料层;
刻蚀所述氮化物材料层,形成氮化物层、超结结构;所述超结结构的顶面低于所述氮化物层的顶面;
在所述势垒层上形成源极、漏极;
在所述氮化物层上形成栅极;
在所述势垒层、所述源极、所述漏极和所述栅极的上方形成钝化材料层;
在所述栅极、所述源极、所述漏极上方的所述钝化材料层上开孔,引出电极。
10.根据权利要求9所述的具有超结结构的高电子迁移率晶体管的制备方法,其特征在于,所述刻蚀所述氮化物材料层,形成氮化物层、超结结构,包括:
刻蚀所述氮化物材料层,形成氮化物层和初始氮化物层;
对所述初始氮化物层进行部分刻蚀,形成超结结构。
CN202211014478.0A 2022-08-23 2022-08-23 一种具有超结结构的高电子迁移率晶体管及其制备方法 Pending CN115472689A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211014478.0A CN115472689A (zh) 2022-08-23 2022-08-23 一种具有超结结构的高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211014478.0A CN115472689A (zh) 2022-08-23 2022-08-23 一种具有超结结构的高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN115472689A true CN115472689A (zh) 2022-12-13

Family

ID=84367446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211014478.0A Pending CN115472689A (zh) 2022-08-23 2022-08-23 一种具有超结结构的高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN115472689A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613192A (zh) * 2023-07-17 2023-08-18 成都氮矽科技有限公司 一种常关型GaN HEMT及制造方法
CN117790538A (zh) * 2024-02-23 2024-03-29 深圳天狼芯半导体有限公司 GaN HEMT器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613192A (zh) * 2023-07-17 2023-08-18 成都氮矽科技有限公司 一种常关型GaN HEMT及制造方法
CN116613192B (zh) * 2023-07-17 2023-10-03 成都氮矽科技有限公司 一种常关型GaN HEMT及制造方法
CN117790538A (zh) * 2024-02-23 2024-03-29 深圳天狼芯半导体有限公司 GaN HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
US20210273087A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US8569800B2 (en) Field effect transistor
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US8674407B2 (en) Semiconductor device using a group III nitride-based semiconductor
JP5566670B2 (ja) GaN系電界効果トランジスタ
US20080142837A1 (en) Vertical type semiconductor device and manufacturing method of the device
CN102569378A (zh) 化合物半导体器件及其制造方法
JP5367429B2 (ja) GaN系電界効果トランジスタ
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
JP2012094688A (ja) 半導体装置およびその製造方法
CN108054208A (zh) 横向型氮化镓基场效应晶体管及其制作方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN106876443A (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN116053306A (zh) 基于氮化镓的高电子迁移率晶体管器件及其制备方法
CN111613669B (zh) 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
JP5648307B2 (ja) 縦型AlGaN/GaN−HEMTおよびその製造方法
CN116913959A (zh) 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法
CN116314256A (zh) 一种抗单粒子加固的P-GaN高电子迁移率晶体管及其制备方法
CN116885000A (zh) 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法
CN116913960A (zh) 一种具有埋层结构的抗单粒子P-GaN晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination