CN110648914B - 一种提升氮化镓晶体管击穿电压的方法 - Google Patents

一种提升氮化镓晶体管击穿电压的方法 Download PDF

Info

Publication number
CN110648914B
CN110648914B CN201910836553.3A CN201910836553A CN110648914B CN 110648914 B CN110648914 B CN 110648914B CN 201910836553 A CN201910836553 A CN 201910836553A CN 110648914 B CN110648914 B CN 110648914B
Authority
CN
China
Prior art keywords
etching
breakdown voltage
barrier layer
gan
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910836553.3A
Other languages
English (en)
Other versions
CN110648914A (zh
Inventor
蔡宇韬
王洋
刘雯
赵策洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong Liverpool University
Original Assignee
Xian Jiaotong Liverpool University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong Liverpool University filed Critical Xian Jiaotong Liverpool University
Priority to CN201910836553.3A priority Critical patent/CN110648914B/zh
Publication of CN110648914A publication Critical patent/CN110648914A/zh
Application granted granted Critical
Publication of CN110648914B publication Critical patent/CN110648914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于半导体制造领域,本发明公开了一种提升氮化镓晶体管击穿电压的方法。该方法包括以下步骤:在衬底生长氮化镓外延层;刻蚀形成有源区台面;形成源、漏欧姆接触电极;刻蚀栅极下方的AlGaN势垒层;刻蚀栅极到漏极之间的AlGaN势垒层;器件表面淀积钝化层;形成双栅极区的金属电极。本发明可以将漏极高压产生的电场更均匀的分布在栅极与漏极之间,使栅极靠近漏极端的电场强度降低,提升氮化镓晶体管的耐压性能。另外,本方法中的双栅极结构可以降低氮化镓晶体管导电沟道的电阻,提升晶体管的输出性能。

Description

一种提升氮化镓晶体管击穿电压的方法
技术领域
本发明属于半导体制造领域,涉及氮化镓高电子迁移率晶体管(GaN HEMT)制备,具体涉及一种提升氮化镓晶体管击穿电压的方法。
背景技术
氮化镓半导体材料具有禁带宽带大、高载流子迁移率、优良的热电传导性与临界击穿电场高、和良好化学稳定性等显著特点。在光电子、高压、高频的电子器件领域发展前景十分广阔。氮化镓高电子迁移率晶体管是利用AlGaN/GaN异质结处的二维电子气作为导电沟道形成的一种氮化镓器件别适用于高压、大功率和高温应用特领域,是电力电子应用最具潜力的晶体管之一。然而,目前已制作GaN HEMT的击穿电压实际值与理论耐压极限相比仍然有较大的差距。其主要原因是GaN HEMT存在的栅极电场集中效应的问题难以从根本上得到有效解决。当器件漏极处于高电压时,沟道电场指向栅极边缘,在栅极边缘形成电场峰值,沟道电场的不均匀分布使器件在较低漏压下便发生雪崩击穿,无法充分发挥GaN材料的高耐压优势。
2018年,本领域的研究人员提出了一种部分栅极到漏极之间的AlGaN势垒层来解决栅极电场集中效应。该方法可以将漏极高压产生的电场部分转移到刻蚀过的区域,延缓雪崩击穿发生。但该方法对漏极高压产生的电场转移能力有限,而且对AlGaN势垒层会降低AlGaN与GaN的极化效应,增大AlGaN/GaN的沟道电阻,损失晶体管输出性能。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种在较小的损失晶体管输出性能的情况下,减小栅极上靠近漏极端的电场,提高GaN HEMT的击穿电压的方法。
本发明提供一种提升氮化镓晶体管击穿电压的方法,步骤如下:
(1)在衬底上使用MOCVD依次生长GaN沟道层、AlGaN势垒层。
(2)在AlGaN/GaN结构的样品上,通过光刻以及ICP刻蚀技术形成有源区台面。
(3)在有源区台面上通过电子束蒸发源、漏电极材料,制备出源、漏的合金电极。并且使合金电极在氮气氛围中进行快速热退火,形成欧姆接触。
(4)通过光刻技术,在AlGaN势垒层中部区域刻蚀出第一个栅极区域。
(5)再通过光刻刻蚀第一个栅极区域到漏极之间的AlGaN势垒层形成第二个栅极区域。
(6)在AlGaN势垒层及源、漏电极上使用沉积方法生长钝化层。
(7)在生长完钝化层后,利用光刻以及刻蚀方法刻蚀掉两个栅极区域上覆盖的钝化层,并通过电子束蒸发栅电极材料,在每个栅极区域内制备出金属电极。
(8)利用光刻刻蚀源、漏电极区域上的钝化层,完成整体器件的制备。
优选的是,在步骤(1)中,衬底可以选用硅或者蓝宝石或者碳化硅。
优选的是,在步骤(1)中,GaN沟道层的厚度在0~8000nm。
优选的是,在步骤(1)中,AlGaN势垒层的厚度在0~50nm。
优选的是,在步骤(1)中,AlGaN势垒层中Al的组分为0~1。
优选的是,在步骤(2)中,有源区台面的刻蚀可以使用Cl2或者BCl3或者Cl2/BCl3混合气体的干法刻蚀技术;也可以使用O2气体氧化,HCl或者KOH溶液刻蚀的湿法刻蚀技术。
优选的是,在步骤(2)中有源区台面的刻蚀深度为0~1000nm。
优选的是,在步骤(3)中,源、漏欧姆接触电极材料为:钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合。
优选的是,在步骤(3)中,快速热退火温度为700℃~900℃,快速热退火时间为30s~50s。
优选的是,在步骤(4)中,光刻刻蚀可以使用Cl2或者BCl3或者Cl2/BCl3混合气体的干法刻蚀技术;也可以使用O2气体氧化,HCl或者KOH溶液刻蚀的湿法刻蚀技术。
优选的是,在步骤(4)中刻蚀深度为0~100nm。
优选的是,在步骤(5)中,刻蚀技术可以使用Cl2或者BCl3或者或者Cl2/BCl3混合气体的干法刻蚀技术;或者可以使用氧气氧化,HCl或者KOH溶液刻蚀的湿法刻蚀技术。
优选的是,在步骤(5)中刻蚀深度为0~100nm。
优选的是,第一个栅极区域与第二个栅极区域的间隔为0~100um。
优选的是,在步骤(6)中,钝化层的沉积方法可以采用LPCVD或者PECVD或者ICPCVD或者ALD设备。
优选的是,在步骤(6)中,钝化层的沉积时,设备反应室的温度为0℃~1000℃;
优选的是,在步骤(6)中钝化层可以是SiO2、SiON、Si3N4中的一种或多种的组合。
优选的是,在步骤(6)中钝化层的厚度为1nm~1000nm。
优选的是,在步骤(7)中栅电极材料为:钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合。
本发明的优点是:本方法能够有效地提升氮化镓晶体管击穿电压。当增强型GaNHEMT栅极电压小于0V时,器件处于关断状态。如果不断增加漏极电压,栅极到漏极之间的电场不断增加,电场的峰值处于栅极靠近漏极端的位置,当栅极靠近漏极端的电场强度大于临界值时,器件被击穿。本发明通过刻蚀部分栅极到漏极之间的AlGaN势垒层,将漏极高压产生的电场转移到被刻蚀区域的下方,使栅极靠近漏极端的电场强度降低,从而避免器件栅极发生击穿。另外,本方法将栅极金属延伸到栅极到漏极之间部分刻蚀区域的上方,在栅极电压小于0V时,可以进一步将漏极高压产生的电场转移到被刻蚀的区域。使栅极靠近漏极端的电场强度进一步降低,避免器件栅极发生击穿。另一方面,在栅极电压大于0V,器件处于工作状态时,刻蚀区域的上方的栅极可以吸引电子,弥补AlGaN势垒层被部分刻蚀后刻蚀区域下方电子密度低的问题。降低GaN HEMT导电沟道的电阻,提升器件的输出性能。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为AlGaN/GaN异质结结构衬底截面图;
图2为形成源漏极欧姆接触电极后的器件截面图;
图3为完成栅极下势垒层刻蚀后的器件截面图;
图4为完成漏到栅极之间部分势垒层刻蚀工艺后的器件截面图;
图5为钝化层淀积完成后,的器件截面图;
图6为制造完成后的器件截面图;
图7为实施例3中所述的晶体管与常规结构晶体管的AlGaN/GaN界面电场强度的对比;
图8为实施例3中所述的晶体管与常规结构晶体管的击穿电压的对比。
具体实施方式
实施例1
一种提升氮化镓晶体管击穿电压的方法包括:
第一、在衬底上依次生长GaN沟道层和AlGaN势垒层,形成AlGaN/GaN结构的样品;
第二、在AlGaN/GaN结构的样品上刻蚀出有源区台面,通过电子束蒸发在有源区台面制备源、漏区的合金电极,且源极和漏极在700℃~900℃的氮气氛围中进行快速退火30s~60s形成欧姆接触;
第三、通过PECVD或者ICPCVD或者LPCVD方式在源极和漏极之间的AlGaN势垒层上沉积出氮化硅、二氧化硅、硅铝氮中一种或几种的组合而成的钝化层,且钝化层与AlGaN势垒层的层积厚度不超过合金电极的厚度;
第四、通过光刻技术,先刻蚀AlGaN势垒层的中部形成第一个栅极区域,再刻蚀该栅极区域到漏极之间的AlGaN势垒层形成第二个栅极区域,两个两个栅极区域的间隔为0~100um;
第五、基于第四步,在样品表面通过PECVD或者ICPCVD或者LPCVD或者ALD设备沉积出SiO2、SiON、Si3N4、Al2O3、ZrO2、HfO2、AlON、AlN中一种或几种的组合而成的钝化层,且钝化层的沉积温度为0℃~1000℃;
第六、利用光刻刻蚀掉两个栅极区域上覆盖的钝化层,然后通过电子束蒸发栅极金属在每个栅极区域内制备出金属电极;
第七、用光刻刻蚀源、漏电极区域上的钝化层,完成氮化镓晶体管的制备。
基于上述方法步骤,其中涉及到的工艺参数具体取值如下表所示:
序号 源、漏极快速热退火温度(℃) 源、漏极快速热退火时间(s) 钝化层沉积温度(℃)
1 800 40 350
2 870 45 600
3 870 45 700
实施例2:
一种提升氮化镓晶体管击穿电压的方法,步骤如下:
1、在在硅或者蓝宝石或者碳化硅的衬底上使用MOCVD依次生长0~8000nm厚度的GaN沟道层和0~50nm厚度的AlGaN势垒层。
2、在AlGaN/GaN结构的样品上,通过光刻以及ICP刻蚀技术形成有源区台面,其中有源区台面的刻蚀深度为0~1000nm。
3、在有源区台面上通过电子束蒸发源、漏电极材料,制备出源、漏的合金电极。并且使合金电极在氮气氛围中进行快速热退火,形成欧姆接触。
4、通过光刻技术,在AlGaN势垒层中部区域刻蚀出第一个栅极区域,第一个栅极区域的刻蚀深度为0~100nm。
5、再通过光刻刻蚀第一个栅极区域到漏极之间的AlGaN势垒层形成第二个栅极区域,二个栅极区域的刻蚀深度也为0~100nm,且第一个栅极区域与第二个栅极区域的间隔为0~100um。
6、在AlGaN势垒层及源、漏电极上使用沉积方法生长钝化层,钝化层的厚度为1nm~1000nm。
7、在生长完钝化层后,利用光刻以及刻蚀方法刻蚀掉两个栅极区域上覆盖的钝化层,并通过电子束蒸发栅电极材料,在每个栅极区域内制备出金属电极。
基于上述方法步骤中,所涉及的各层厚参数具体取值如下表所示:
Figure BDA0002192346070000051
实施例3:
如附图1-6所示,一种提升氮化镓晶体管击穿电压的方法,其步骤包括:
1、如图1所示,在Si衬底上,首先用MOCVD生长一层GaN沟道层,在其之上生长一层约为25nm的AlGaN势垒层。
2、在以上结构的氮化镓异质结衬底上,通过光刻以及ICP刻蚀技术形成约300nm高的有源区台面。
3、对制备好的有源区进行光刻,光刻源漏电极区域,通过电子束蒸发Ti/Al/Ni/TiN四种金属,采用剥离工艺制备出源区和漏区的金属电极。并且在860℃的氮气氛围中进行快速退火40秒,形成欧姆接触,其横截面图如图2所示。
4、完成欧姆接触工艺后,通过光刻以及ICP刻蚀技术刻蚀掉栅极下25nm的AlGaN势垒层形成第一个栅极区域,使该栅极下原有的二维电子气导电沟道消失,结构如图3所示。
5、完成栅极下势垒层刻蚀工艺后,通过光刻以及ICP刻蚀技术刻蚀漏极至第一个栅极区域之间的一个区域形成第二个栅极区域,该刻蚀深度为20nm的AlGaN势垒层,使第二个栅极区域下方原有的二维电子气导电沟道减弱,但保留AlGaN/GaN异质结,结构如图4所示。
6、完成刻蚀工艺后,在样品上使用PECVD生长100nm氮化硅作的钝化层。在生长完钝化层后,利用光刻以及干法刻蚀方法刻蚀栅极下的钝化层,结构如图5所示。
7、通过电子束蒸发Ni/TiN两种金属,采用剥离工艺制备出两个栅极的金属电极。
8、用光刻以及湿法刻蚀方法刻蚀源、漏电极区域上的钝化层,完成整体器件的制备。结构如图6所示。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明的。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明的所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种提升氮化镓晶体管击穿电压的方法,其特征在于:步骤包括:
第一、在衬底上依次生长GaN沟道层和AlGaN势垒层,形成AlGaN/GaN结构的样品;
第二、在AlGaN/GaN结构的样品上刻蚀出有源区台面,通过电子束蒸发在有源区台面制备源、漏区的电极,且源极和漏极在700℃~900℃的氮气氛围中进行快速退火30s~60s形成欧姆接触;
第三、通过PECVD或者ICPCVD或者LPCVD方式在源极和漏极之间的AlGaN势垒层上沉积出氮化硅、二氧化硅、硅铝氮中一种或几种的组合而成的钝化层,且钝化层与AlGaN势垒层的层积厚度不超过电极的厚度;
第四、通过光刻技术,先刻蚀AlGaN势垒层的中部形成第一个栅极区域,再刻蚀该栅极区域到漏极之间的AlGaN势垒层形成第二个栅极区域,两个栅极区域的间隔为2um~100um;
第五、基于第四步,在样品表面通过PECVD或者ICPCVD或者LPCVD或者ALD设备沉积出SiO2、SiON、Si3N4、Al2O3、ZrO2、 HfO2、AlON 、AlN中一种或几种的组合而成的钝化层,且钝化层的沉积温度为350℃~1000℃;
第六、利用光刻刻蚀掉两个栅极区域上覆盖的钝化层,然后通过电子束蒸发栅极金属在每个栅极区域内制备出金属电极;
第七、用光刻刻蚀源、漏电极区域上的钝化层,完成氮化镓晶体管的制备。
2.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:第四步中,第一个栅极区域和第二个栅极区域的刻蚀深度在10nm~100nm范围内。
3.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:第二步中有源区台面、第四步中AlGaN势垒层的刻蚀方法选用:Cl2或者BCl3或者Cl2/BCl3混合气体的干法刻蚀;或选用O2气体氧化,HCl或者KOH或者TMAH溶液刻蚀的湿法刻蚀。
4.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:所述源极、漏极的材料为:钛、铝、镍、金、氮化钛、铂、钨、硅、硒中的一种或者多种的组合。
5.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:所述的衬底是硅或者蓝宝石或者碳化硅。
6.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:所述的AlGaN势垒层中Al的组分大于0,小于1。
7.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:所述第一步中:所述GaN沟道层的厚度在4200nm~8000nm;所述AlGaN势垒层的厚度在25 nm ~50nm。
8.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:所述第五步中:所述钝化层厚度为1nm~1000nm。
9.根据权利要求1所述的一种提升氮化镓晶体管击穿电压的方法,其特征在于:所述第二步中:所述的有源区台面刻蚀深度在300 nm ~1000 nm。
CN201910836553.3A 2019-09-05 2019-09-05 一种提升氮化镓晶体管击穿电压的方法 Active CN110648914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910836553.3A CN110648914B (zh) 2019-09-05 2019-09-05 一种提升氮化镓晶体管击穿电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910836553.3A CN110648914B (zh) 2019-09-05 2019-09-05 一种提升氮化镓晶体管击穿电压的方法

Publications (2)

Publication Number Publication Date
CN110648914A CN110648914A (zh) 2020-01-03
CN110648914B true CN110648914B (zh) 2023-04-11

Family

ID=69010273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910836553.3A Active CN110648914B (zh) 2019-09-05 2019-09-05 一种提升氮化镓晶体管击穿电压的方法

Country Status (1)

Country Link
CN (1) CN110648914B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3926689B1 (en) 2020-04-20 2023-03-01 Huawei Technologies Co., Ltd. Gallium nitride device and drive circuit thereof
CN113053742A (zh) * 2021-03-12 2021-06-29 浙江集迈科微电子有限公司 GaN器件及制备方法
CN115148797A (zh) * 2021-06-04 2022-10-04 山东大学 一种具有辅助栅结构的开口栅AlGaN/GaN异质结场效应晶体管及应用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367403B (zh) * 2013-08-01 2019-10-08 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN104377241B (zh) * 2014-09-30 2017-05-03 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN108604597B (zh) * 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件

Also Published As

Publication number Publication date
CN110648914A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
CN103548127B (zh) 半导体装置及其制造方法
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN108305834A (zh) 一种增强型氮化镓场效应器件的制备方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
US7781801B2 (en) Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN113488536A (zh) 具有衬底电极的增强型的p型氮化镓器件及其制备方法
CN114883396B (zh) 一种凹陷式Fin-JFET栅结构HEMT及制作方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN205621740U (zh) 一种新型GaN基凹槽栅MISFET器件
KR100985470B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
CN114883403A (zh) 一种GaN基双沟道HEMT及其制备方法和应用
CN116581143A (zh) 一种增强型hemt器件及其制备方法和应用
CN111785783A (zh) 一种二维AlN/GaN HEMT射频器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant