CN108305834A - 一种增强型氮化镓场效应器件的制备方法 - Google Patents

一种增强型氮化镓场效应器件的制备方法 Download PDF

Info

Publication number
CN108305834A
CN108305834A CN201810025886.3A CN201810025886A CN108305834A CN 108305834 A CN108305834 A CN 108305834A CN 201810025886 A CN201810025886 A CN 201810025886A CN 108305834 A CN108305834 A CN 108305834A
Authority
CN
China
Prior art keywords
fieldtron
gallium nitride
grid
layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810025886.3A
Other languages
English (en)
Other versions
CN108305834B (zh
Inventor
梁世博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing China Carbon Science And Technology Co Ltd
Original Assignee
Beijing China Carbon Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing China Carbon Science And Technology Co Ltd filed Critical Beijing China Carbon Science And Technology Co Ltd
Priority to CN201810025886.3A priority Critical patent/CN108305834B/zh
Publication of CN108305834A publication Critical patent/CN108305834A/zh
Application granted granted Critical
Publication of CN108305834B publication Critical patent/CN108305834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

本发明提供一种增强型氮化镓场效应器件结构的制备方法。通过在栅金属下方插入一层P型二维半导体材料,能够有效耗尽栅极下方沟道中的二维电子气,从而制备得到增强型氮化镓场效应器件。利用氧等离子体刻蚀除去栅极下方以外接触区的P型二维半导体材料,能够有效降低接触电阻,提高器件性能。同时,通过控制刻蚀时间和氧等离子体浓度,可以利用氧等离子体使势垒层形成氧化膜,减小器件栅极漏电。

Description

一种增强型氮化镓场效应器件的制备方法
技术领域
本发明涉及半导体器件制作领域,具体涉及一种增强型氮化镓场效应器件的制备方法。
背景技术
氮化镓材料具有禁带宽度大、临界击穿电场高、热导率高等特点,在宽带通信、电力电子等领域应用前景广阔。
由于氮化镓(GaN)与铝镓氮(AlGaN)异质结界面处存在自发极化和压电极化效应,二维电子气浓度非常高(>1E13cm-2),这使得氮化镓场效应器件[此处场效应器件指HEMT(高电子迁移率晶体管)器件]具有非常低的导通电阻和开关延迟。然而AlGaN/GaN异质界面处高浓度的二维电子气会使氮化镓场效应器件通常为耗尽型器件,耗尽型器件的特点是当外加偏压为零时器件仍为导通状态,因此具有静态功耗高的问题。为此人们希望通过技术手段实现增强型的氮化镓场效应器件。增强型氮化镓场效应器件在电路应用中不需要负极性电压,降低了电路的复杂性和制作成本,还可以提高功率开关电路的安全性。
目前制作增强型氮化镓场效应器件方法有:(1)刻蚀凹栅槽;(2)F基等离子体处理;(3)生长薄的势垒层;(4)生长p-GaN盖帽层;(5)生长InGaN盖帽层等。
但由于这些方法固有的局限性,例如操作难度大、可重复性差等,使得上述方法难以真正得到广泛的应用。比如凹栅槽刻蚀工艺,难以精确控制,同时会损伤势垒层表面造成电流坍塌问题。;F基离子注入会造成晶格损伤,带来一系列长期可靠性差的问题;在栅极生长单层p-GaN或者p-AlGaN是一种可行的方法,然而P型氮化物材料通常采用干法刻蚀,容易在势垒层表面形成损伤,刻蚀工艺的一致性较差。因此,急需发明一种新型氮化镓增强型场效应器件结构与制备方法来推动氮化镓半导体技术的发展。
发明内容
针对现有技术的不足,本发明的主要目的在于提供一种增强型氮化镓场效应器件结构的制备方法。通过在栅金属下方插入一层P型二维半导体材料,能够有效耗尽栅极下方沟道中的二维电子气,从而制备得到增强型氮化镓场效应器件。利用氧等离子体刻蚀除去栅极下方以外接触区的P型二维半导体材料,能够有效降低接触电阻,提高器件性能。同时,通过控制刻蚀时间和氧等离子体浓度,可以利用氧等离子体使势垒层形成氧化膜,减小器件栅极漏电。
本发明采取的技术方案是:
一种增强型氮化镓场效应器件的制备方法,其包括以下步骤:
在单晶衬底上依次外延缓冲层、沟道层、势垒层得到外延衬底;
在外延衬底上的源极和漏极区域沉积源漏金属,并形成欧姆接触;
在外延衬底上方沉积二维材料层;
定义栅极金属区域,沉积栅极金属;
刻蚀栅源、栅漏之间未被覆盖的二维材料,同时在势垒层表面形成氧化膜;
在势垒层表面沉积介质钝化层;
形成源漏电极与栅极的接触孔。
进一步地,所述单晶衬底材料选自:硅、蓝宝石、碳化硅;
所述缓冲层的材料选自:AlGaN、AlN、InAlN、高阻GaN;
所述沟道层的材料选自:GaN、InGaN以及它们的组合;
所述势垒层材料选自:AlGaN、InAlN、GaN、AlN中的一种或几种。
进一步地,在外延衬底上的源极和漏极区域沉积源漏金属,并形成欧姆接触包括:在外延衬底上,结合光刻工艺,利用蒸发或者溅射的方式在源极和漏极区域沉积Ti/TiN/Al电极,并通过高温合金形成欧姆接触。
进一步地,所述二维材料层的材质为P型二维半导体材料;P型二维半导体材料的掺杂浓度为1013-1021/cm3,包括:二硒化钨(WSe2)、二硫化钨(WS2)、二硒化钼(MoSe2)、二硫化钼(MoS2)、二碲化钼(MoTe2)中的一种或几种以及它们的任意组合。
进一步地,在外延衬底上方沉积二维材料层包括:在绝缘介质上通过腐蚀法,鼓泡法,或者剥离的方式将二维材料从绝缘介质衬底上转移至外延衬底;二维材料成与势垒层以及源漏金属电极接触。
进一步地,二维材料层还可以通过低温CVD的方法,直接在外延衬底表面沉积二维材料薄膜获得。
进一步地,定义栅极金属区域,沉积W栅金属包括:在沉积二维材料层的外延衬底上,结合光刻工艺,利用蒸发或者溅射的方式二维材料层上方的栅极区域沉积栅极金属电极,并通过退火形成肖特基接触。
进一步地,刻蚀栅源、栅漏之间未被覆盖的二维材料包括:以源漏栅金属电极作为掩蔽层,使用氧等离子体对二维材料层进行刻蚀;刻蚀使用射频功率为50-500W,刻蚀时间为5-30min,温度为300度。
进一步地,通过CVD或者ALD方法在势垒层表面沉积介质钝化层,其厚度为50-100nm。
进一步地,形成源漏电极与栅极的接触孔包括:结合光刻工艺,在源漏栅区域上方通过湿法腐蚀或者干法刻蚀的方法形成窗口,将下方金属电极暴露出来,形成接触孔。
通过上述方法制备获得的增强型氮化镓场效应器件,包括:单晶衬底、缓冲层、沟道层、势垒层、二维材料栅极、源漏金属电极、W栅极金属电极、介质钝化层。
二维材料与缓冲层、沟道层、势垒层材料的晶格近乎匹配,易于外延。通过氧等离子体刻蚀二维材料,能够同时氧化势垒层界面。因此与现有的技术相比,本发明具有易于操作,可控性好,减小栅极漏电,改善电流崩塌,提高器件可靠性的优点。
附图说明
图1为根据本发明一实施例中增强型氮化镓场效应器件的制备方法实施步骤1)绘示的器件结构示意图。
图2为根据本发明一实施例中增强型氮化镓场效应器件的制备方法实施步骤2)绘示的器件结构示意图。
图3为根据本发明一实施例中增强型氮化镓场效应器件的制备方法实施步骤3)绘示的器件结构示意图。
图4为根据本发明一实施例中增强型氮化镓场效应器件的制备方法实施步骤4)绘示的器件结构示意图。
图5为根据本发明一实施例中增强型氮化镓场效应器件的制备方法实施步骤5)绘示的器件结构示意图。
图6为根据本发明一实施例中增强型氮化镓场效应器件的制备方法实施步骤6)绘示的器件结构示意图。
图7为根据本发明一实施例中增强型氮化镓场效应器件的制备方法实施步骤7)绘示的器件结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
本发明一实施例的增强型氮化镓场效应器件的制备方法最终制备得到的器件结构。如图7所示,增强型氮化镓场效应器件主要由以下部分构成:单晶衬底100、缓冲层200、沟道层300、势垒层400、二维材料栅极501、源漏金属电极601/602、W栅极金属电极603、介质钝化层701。
图1至图7为根据本实施例中增强型氮化镓场效应器件的制备方法的各实施步骤绘示的器件结构示意图。
方法具体包括以下步骤:
步骤1)在单晶衬底上依次外延所述缓冲层200、沟道层300、势垒层400,如图1所示。
步骤2)沉积源漏金属601、602,通过高温合金形成欧姆接触,如图2所示。
步骤3)在GaN界面控制层上方采用CVD方法外延二维材料层501,如图3所示。
步骤4)采用光刻工艺定义栅极金属区域,沉积栅金属603。如图4所示。
步骤5)通过ICP氧等离子体刻蚀栅源、栅漏之间未被覆盖的二维材料,如图5所示,同时在势垒层表面形成氧化膜。
步骤6)LPCVD沉积介质钝化器件的有源区表面,如图6所示。
步骤7)采用光刻工艺形成源漏电极与二维材料栅极的接触孔,如图7所示。在此基础上还可以进一步加厚源漏金属电极,形成场板结构。
其中,步骤1)所述单晶衬底包括以下任意一种材料:硅、蓝宝石、碳化硅。
所述缓冲层包括以下任意一种或几种材料:AlGaN、AlN、InAlN、高阻GaN。
所述沟道层包括GaN或者InGaN以及它们的组合。
所述势垒层包括以下任意一种或几种材料:AlGaN、InAlN、GaN、AlN。
步骤2)中,在外延衬底上,结合光刻工艺,利用蒸发或者溅射的方式在器件的源极和漏极区域沉积电极,并通过高温合金形成欧姆接触。
步骤3)中,P型半导体二维材料一般生长在绝缘介质上,比如氧化硅,蓝宝石衬底。通过腐蚀法,鼓泡法,或者剥离的方式将二维材料从氧化硅或者蓝宝石衬底上转移至步骤2)所形成器件半成品上。二维材料与步骤2)势垒层以及源漏金属电极接触。通过100-300度真空退火提高二维材料与下方势垒层的附着力,去除表面残余杂质,提高二维材料的平整度。
作为选择的,二维材料层可以通过低温CVD的方法,直接在器件表面沉积二维材料薄膜。
步骤4)中,结合光刻工艺,利用蒸发或者溅射的方式二维材料上方的栅极区域沉积栅极金属电极,并通过退火形成肖特基接触。
步骤5)中,借助源漏栅金属电极作为掩蔽层,使用氧等离子体对二维材料进行刻蚀。使用ICP刻蚀,刻蚀时间随着刻蚀功率和压力变化。刻蚀时间随功率增大相应减小。对于一般的二维材料半导体,作为优选的,使用射频功率50-500W,刻蚀时间5-30min,温度为300度左右对样品进行刻蚀。刻蚀完成后,界面形成薄氧化层。
步骤6)中,通过CVD或者ALD方法在势垒层表面生长钝化层。其厚度为50-100nm。
步骤7)中,结合光刻工艺,在源漏栅区域上方通过湿法腐蚀或者干法刻蚀的方法形成窗口,将下方金属电极暴露出来,形成接触孔。
此外,需要说明的是,由于GaN沟道层本身极化左右,会在所述沟道层与所述势垒层界面处自然形成二维电子气导电沟道。所述源漏金属电极通过高温合金与势垒层形成欧姆接触。所述栅金属电极与所述P型二维半导体材料形成肖特基接触。
步骤3)中P型二维半导体材料栅极的掺杂浓度为1013-1021/cm3,所述P型二维半导体材料栅极包括以下任意一种或几种材料:包括二硒化钨(WSe2)、二硫化钨(WS2)、二硒化钼(MoSe2)、二硫化钼(MoS2)、二碲化钼(MoTe2)以及它们的任意组合。
二维材料薄膜的层数可以是单层或者多层。
步骤6中介质钝化层包括以下任意一种或几种材料:Si3N4、SiO2、AlN、Al2O3以及他们的任意组合。
以上所述的具体实施例,对本发明的目的,技术方案和有益效果进行了进一步详细说明,应当理解的是,以上所述不可解析为限定本发明的设计思想,并不用于限制本发明,凡在本发明的精神和原则之内所做的任何人修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种增强型氮化镓场效应器件的制备方法,其包括以下步骤:
在单晶衬底上依次外延缓冲层、沟道层、势垒层得到外延衬底;
在外延衬底上的源极和漏极区域沉积源漏金属,并形成欧姆接触;
在外延衬底上方沉积二维材料层;
定义栅极金属区域,沉积栅极金属;
刻蚀栅源、栅漏之间未被覆盖的二维材料,同时在势垒层表面形成氧化膜;
在势垒层表面沉积介质钝化层;
形成源漏电极与栅极的接触孔。
2.如权利要求1所述的增强型氮化镓场效应器件的制备方法,其特征在于,所述单晶衬底材料选自:硅、蓝宝石、碳化硅;
所述缓冲层的材料选自:AlGaN、AlN、InAlN、高阻GaN;
所述沟道层的材料选自:GaN、InGaN以及它们的组合;
所述势垒层材料选自:AlGaN、InAlN、GaN、AlN中的一种或几种。
3.如权利要求1所述的增强型氮化镓场效应器件的制备方法,其特征在于,在外延衬底上的源极和漏极区域沉积源漏金属,并形成欧姆接触包括:在外延衬底上,结合光刻工艺,利用蒸发或者溅射的方式在源极和漏极区域沉积Ti/TiN/Al电极,并通过高温合金形成欧姆接触。
4.如权利要求1所述的增强型氮化镓场效应器件的制备方法,其特征在于,所述二维材料层的材质为P型二维半导体材料;P型二维半导体材料的掺杂浓度为1013-1021/cm3,包括:二硒化钨、二硫化钨、二硒化钼、二硫化钼、二碲化钼中的一种或几种以及它们的任意组合。
5.如权利要求1或4所述的增强型氮化镓场效应器件的制备方法,其特征在于,在外延衬底上方沉积二维材料层包括:在绝缘介质上通过腐蚀法,鼓泡法,或者剥离的方式将二维材料从绝缘介质衬底上转移至外延衬底;二维材料成与势垒层以及源漏金属电极接触。
6.如权利要求1或4所述的增强型氮化镓场效应器件的制备方法,其特征在于,二维材料层通过低温CVD的方法,在外延衬底表面沉积二维材料薄膜获得。
7.如权利要求1所述的增强型氮化镓场效应器件的制备方法,其特征在于,定义栅极金属区域,沉积W栅金属包括:在沉积二维材料层的外延衬底上,结合光刻工艺,利用蒸发或者溅射的方式二维材料层上方的栅极区域沉积栅极金属电极,并通过退火形成肖特基接触。
8.如权利要求1所述的增强型氮化镓场效应器件的制备方法,其特征在于,刻蚀栅源、栅漏之间未被覆盖的二维材料包括:以源漏栅金属电极作为掩蔽层,使用氧等离子体对二维材料层进行刻蚀;刻蚀使用射频功率为50-500W,刻蚀时间为5-30min,温度为300度。
9.如权利要求1所述的增强型氮化镓场效应器件的制备方法,其特征在于,通过CVD或者ALD方法在势垒层表面沉积介质钝化层,其厚度为50-100nm。
10.如权利要求1所述的增强型氮化镓场效应器件的制备方法,其特征在于,形成源漏电极与栅极的接触孔包括:结合光刻工艺,在源漏栅区域上方通过湿法腐蚀或者干法刻蚀的方法形成窗口,将下方金属电极暴露出来,形成接触孔。
CN201810025886.3A 2018-01-11 2018-01-11 一种增强型氮化镓场效应器件的制备方法 Active CN108305834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810025886.3A CN108305834B (zh) 2018-01-11 2018-01-11 一种增强型氮化镓场效应器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810025886.3A CN108305834B (zh) 2018-01-11 2018-01-11 一种增强型氮化镓场效应器件的制备方法

Publications (2)

Publication Number Publication Date
CN108305834A true CN108305834A (zh) 2018-07-20
CN108305834B CN108305834B (zh) 2021-02-19

Family

ID=62868867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810025886.3A Active CN108305834B (zh) 2018-01-11 2018-01-11 一种增强型氮化镓场效应器件的制备方法

Country Status (1)

Country Link
CN (1) CN108305834B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817523A (zh) * 2018-12-27 2019-05-28 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN111081543A (zh) * 2019-12-26 2020-04-28 深圳第三代半导体研究院 一种基于二维材料/氮化镓的双极型三极管及其制备方法
CN111653478A (zh) * 2020-03-13 2020-09-11 厦门市三安集成电路有限公司 一种制作增强型氮化镓功率器件的方法
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
CN112071903A (zh) * 2020-08-14 2020-12-11 中国电子科技集团公司第五十五研究所 一种自旋极化耦合的GaN MOSFET及其制备方法
CN112542384A (zh) * 2020-12-09 2021-03-23 宁波铼微半导体有限公司 一种氮化镓增强型器件的制造方法
CN113078204A (zh) * 2021-03-25 2021-07-06 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN113972293A (zh) * 2021-09-26 2022-01-25 华南理工大学 一种二硒化钼/InGaN多光谱光电探测器及其制备方法与应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022119A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件
KR20140112272A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
CN104701364A (zh) * 2015-02-04 2015-06-10 厦门市三安集成电路有限公司 一种氮化镓基场效应晶体管及其制备方法
JP2016174140A (ja) * 2015-03-17 2016-09-29 株式会社東芝 高電子移動度トランジスタ装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022119A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件
KR20140112272A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
CN104701364A (zh) * 2015-02-04 2015-06-10 厦门市三安集成电路有限公司 一种氮化镓基场效应晶体管及其制备方法
JP2016174140A (ja) * 2015-03-17 2016-09-29 株式会社東芝 高電子移動度トランジスタ装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817523A (zh) * 2018-12-27 2019-05-28 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN109817523B (zh) * 2018-12-27 2021-11-09 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN111081543A (zh) * 2019-12-26 2020-04-28 深圳第三代半导体研究院 一种基于二维材料/氮化镓的双极型三极管及其制备方法
CN111653478B (zh) * 2020-03-13 2022-06-28 厦门市三安集成电路有限公司 一种制作增强型氮化镓功率器件的方法
CN111653478A (zh) * 2020-03-13 2020-09-11 厦门市三安集成电路有限公司 一种制作增强型氮化镓功率器件的方法
CN112071903A (zh) * 2020-08-14 2020-12-11 中国电子科技集团公司第五十五研究所 一种自旋极化耦合的GaN MOSFET及其制备方法
CN112071903B (zh) * 2020-08-14 2022-07-29 中国电子科技集团公司第五十五研究所 一种自旋极化耦合的GaN MOSFET及其制备方法
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
CN111952355B (zh) * 2020-08-21 2021-03-12 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
CN112542384A (zh) * 2020-12-09 2021-03-23 宁波铼微半导体有限公司 一种氮化镓增强型器件的制造方法
CN112542384B (zh) * 2020-12-09 2022-08-09 宁波铼微半导体有限公司 一种氮化镓增强型器件的制造方法
CN113078204A (zh) * 2021-03-25 2021-07-06 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN113972293A (zh) * 2021-09-26 2022-01-25 华南理工大学 一种二硒化钼/InGaN多光谱光电探测器及其制备方法与应用

Also Published As

Publication number Publication date
CN108305834B (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
CN108305834A (zh) 一种增强型氮化镓场效应器件的制备方法
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN108258035B (zh) 一种GaN基增强型场效应器件及其制作方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN105355659A (zh) 槽栅AlGaN/GaN HEMT器件结构及制作方法
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN105448974B (zh) 一种GaN基薄膜晶体管结构及其制备方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN108538908B (zh) 一种增强型GaN HEMT器件及其制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN210897283U (zh) 一种半导体器件
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN111739801A (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant