CN114843337A - 双栅结构氮化镓高电子迁移率晶体管及其制作方法 - Google Patents
双栅结构氮化镓高电子迁移率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN114843337A CN114843337A CN202210478107.1A CN202210478107A CN114843337A CN 114843337 A CN114843337 A CN 114843337A CN 202210478107 A CN202210478107 A CN 202210478107A CN 114843337 A CN114843337 A CN 114843337A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- gate
- layer
- barrier layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 61
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 94
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 18
- 238000005516 engineering process Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 13
- 238000003780 insertion Methods 0.000 claims description 10
- 230000037431 insertion Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000006911 nucleation Effects 0.000 claims description 7
- 238000010899 nucleation Methods 0.000 claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 229910017083 AlN Inorganic materials 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- -1 InAlGaN Inorganic materials 0.000 claims description 2
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种双栅结构氮化镓高电子迁移率晶体管及其制作方法。所述双栅结构氮化镓高电子迁移率晶体管包括异质结构以及源电极、漏电极、主栅电极和副栅电极；所述异质结构包括沟道层以及形成在沟道层上的势垒层，所述沟道层和势垒层之间形成有二维电子气；所述主栅电极和副栅电极分别设置在所述势垒层的主栅电极区域和副栅电极区域，所述势垒层副栅电极区域具有凹槽结构，所述副栅电极的局部设置在所述凹槽结构，所述副栅电极与所述二维电子气形成肖特基二极管。本发明实施例提供的双栅结构氮化镓高电子迁移率晶体管，实现了器件第三象限导通能力和栅极可靠性的提升，提高了器件的高可靠、高能效工作能力。
Description
技术领域
本发明特别涉及一种双栅结构氮化镓高电子迁移率晶体管及其制作方法，属于宽禁带半导体晶体管技术领域。
背景技术
电能与人类社会发展息息相关，而功率电子器件是能量转换的核心器件，可以高效地进行多种形式的电能转换，在各种功率系统中有着广泛的应用。随着目前电子技术的不断发展，传统Si基器件受其材料本身物理限制，性能逐渐难以满足人们对于功率密度、开关速度、能效等方面的需求，而氮化镓(GaN)材料具有禁带宽度大、击穿场强高、饱和电子漂移速度大、热导率高等优异物理特性，是制备新一代功率电子器件的优选材料。基于GaN材料强极化特性，A1GaN/GaN异质结界面处可以形成高浓度、高迁移率的二维电子气(2DEG)，是制备高性能功率电子器件的主要材料体系，目前已实现规模商用。其中，由于2DEG的存在，常规AlGaN/GaN HEMT器件为耗尽型器件(又称常开型器件，即在零栅极偏压下器件处于开启状态)，在实际应用中，需要负电压源才能关闭器件，这不仅存在失效安全问题，也增加了器件栅极驱动电路设计的复杂度，提高了器件使用成本。相应的，增强型(又称常关型)GaN HEMT器件成为了目前的主要研究方向，具有广泛的应用价值和研究意义。
目前，业内通常采用两种技术路线，一种是采用p型帽层结构耗尽2DEG沟道实现增强型工作，另一种是采用低压增强型Si MOSFET和高压耗尽型GaN HEMT级联结构(cascode)实现增强型工作模式。
然而，两种技术路线的器件都面临着器件第三象限导通电压随GaN HEMT器件阈值电压及栅偏压改变而漂移的问题，第三象限导通能力不稳定且功耗高。同时，由于GaN HEMT器件高压、高开关速度影响，栅电极极容易受电路开关条件下寄生电容、电感耦合能量的冲击，轻则带来器件栅极振荡，重则直接带来器件损坏。
因此，无论是在增强型GaN HEMT器件还是在耗尽型GaN HEMT器件中，或是在更高开关频率的射频GaN HEMT器件中，都有必要发展一种具有优异第三象限导通能力和高栅极可靠性的GaN HEMT器件技术，以实现器件的高可靠、高能效应用。
发明内容
本发明的主要目的在于提供一种基于势垒层刻蚀技术的双栅结构氮化镓高电子迁移率晶体管及其制作方法，通过采用主栅电极、副栅电极的双栅结构，以及在副栅电极下方进行势垒层刻蚀，实现更优异的器件第三象限导通能力，并通过实现副栅电极对主栅电极的保护，改善器件栅极可靠性，从而克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种基于势垒层刻蚀技术的双栅结构氮化镓高电子迁移率晶体管，包括异质结构以及与所述异质结构配合的源电极、漏电极、主栅电极和副栅电极；
所述异质结构包括沟道层以及形成在沟道层上的势垒层，所述沟道层和势垒层之间形成有二维电子气；
所述主栅电极和副栅电极分别设置在所述势垒层的主栅电极区域和副栅电极区域，其中，所述势垒层副栅电极区域具有凹槽结构，所述副栅电极的局部设置在所述凹槽结构，且所述副栅电极与所述二维电子气形成肖特基二极管。
本发明实施例提供了所述的双栅结构氮化镓高电子迁移率晶体管的制作方法，包括：
提供异质结构，所述异质结构包括沟道层以及形成在沟道层上的势垒层，所述沟道层和势垒层之间形成有二维电子气；
在所述势垒层表面的源电极区域形成源电极，在所述势垒层表面的漏电极区域形成漏电极，以及，
在所述势垒层表面的主栅极区域形成主栅电极；至少除去所述势垒层表面副栅电极区域的部分势垒层，以在所述副栅极区域加工形成凹槽结构，在所述副栅电极区域形成副栅电极，且使所述副栅电极的局部位于所述凹槽结构内，或者，直接在所述势垒层表面的副栅电极区域形成副栅电极，所述副栅电极与所述二维电子气形成肖特基二极管。
与现有技术相比，本发明实施例提供的一种基于势垒层刻蚀技术的双栅结构氮化镓高电子迁移率晶体管，通过在副栅电极区域的势垒层进行刻蚀形成凹槽结构，在副栅电极与异质结界面2DEG形成肖特基二极管，并通过副栅电极对主栅电极的保护，实现器件第三象限导通能力和栅极可靠性的提升，提高了器件的高可靠、高能效工作能力，可应用于功率电子及射频电子器件中。
附图说明
图1是本发明实施例1中提供的一种基于势垒层刻蚀技术的双栅GaN HEMT器件的结构示意图；
图2是本发明实施例1中提供的一种基于势垒层刻蚀技术的双栅GaN HEMT器件的俯视图；
图3是本发明实施例1中提供的一种基于势垒层刻蚀技术的双栅GaN HEMT器件的制作流程结构示意图；
图4是本发明实施例2中提供的一种基于势垒层刻蚀技术的双栅GaN HEMT器件的结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种基于势垒层刻蚀技术的双栅结构氮化镓高电子迁移率晶体管，包括异质结构以及与所述异质结构配合的源电极、漏电极、主栅电极和副栅电极；
所述异质结构包括沟道层以及形成在沟道层上的势垒层，所述沟道层和势垒层之间形成有二维电子气；
所述主栅电极和副栅电极分别设置在所述势垒层的主栅电极区域和副栅电极区域，其中，所述势垒层副栅电极区域具有凹槽结构，所述副栅电极的局部设置在所述凹槽结构，且所述副栅电极与所述二维电子气形成肖特基二极管。
在一较为具体的实施方案中，所述凹槽结构包括一个或多个沿所述势垒层厚度方向凹陷的凹槽，所述凹槽的深度大于等于0且小于等于所述异质结的厚度。
在一较为具体的实施方案中，所述主栅电极区域还设置有主栅结构，所述主栅电极设置在所述主栅结构上，其中，所述主栅结构为增强型栅结构或耗尽型栅结构。
在一较为具体的实施方案中，所述主栅结构为肖特基型栅结构、金属-绝缘层-半导体(MIS)栅结构、p型栅帽层结构、pn结型栅帽层结构、凹槽型栅结构、氟离子注入栅结构中的任意一种，但不限于此。
在一较为具体的实施方案中，所述主栅电极和副栅电极间隔设置在所述源电极与漏电极之间，其中，所述主栅电极位于所述副栅电极与源电极之间。
在一较为具体的实施方案中，所述沟道层的材质包括GaN，所述势垒层的材质包括AlGaN、InAlGaN、AlN、InAlN中的一种或两种以上的组合。
在一较为具体的实施方案中，所述异质结构还包括插入层，所述插入层设置在所述沟道层和势垒层之间。
在一较为具体的实施方案中，所述插入层的材质包括有AlN，但不限于此。
在一较为具体的实施方案中，所述插入层的厚度大于0而小于等于3nm。
在一较为具体的实施方案中，所述势垒层上除被所述源电极、漏电极、主栅电极和副栅电极覆盖的区域还设置有钝化层。
在一较为具体的实施方案中，所述钝化层的材质包括氧化硅、氮化硅、氧化铝、氮化铝、硅氧氮、铝氧氮、聚酰亚胺中的任意一种或两种以上的组合，但不限于此。
在一较为具体的实施方案中，所述异质结构设置在缓冲层上，所述缓冲层设置在成核层上，所述成核层设置在衬底上。
在一较为具体的实施方案中，所述缓冲层的材质包括AlGaN、GaN、AlN中的任意一种，但不限于此。
在一较为具体的实施方案中，所述衬底的材质包括Si、SiC、蓝宝石、GaN、AlN或金刚石。
本发明实施例提供了所述的双栅结构氮化镓高电子迁移率晶体管的制作方法，包括：
提供异质结构，所述异质结构包括沟道层以及形成在沟道层上的势垒层，所述沟道层和势垒层之间形成有二维电子气；
在所述势垒层表面的源电极区域形成源电极，在所述势垒层表面的漏电极区域形成漏电极，以及，
在所述势垒层表面的主栅极区域形成主栅电极，；至少除去所述势垒层表面副栅电极区域的部分势垒层，以在所述副栅极区域加工形成凹槽结构，在所述副栅电极区域形成副栅电极，且使所述副栅电极的局部位于所述凹槽结构内，或者，直接在所述势垒层表面的副栅电极区域形成副栅电极，所述副栅电极与所述二维电子气形成肖特基二极管。
在一较为具体的实施方案中，所述的制作方法包括：对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的部分势垒层，从而形成所述的凹槽结构，或者，对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的全部势垒层，从而形成所述的凹槽结构，或者，对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的全部势垒层和部分沟道层，从而形成所述的凹槽结构，或者，对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的全部势垒层和全部沟道层，从而形成所述的凹槽结构。
在一较为具体的实施方案中，所述的制作方法包括：在所述主栅电极区域形成主栅结构，且使所述主栅结构与所述异质结构配合形成增强型栅结构或者耗尽型栅结构，之后在所述主栅结构上形成所述主栅电极。
在一较为具体的实施方案中，所述的制作方法包括：采用凹栅技术、p型栅帽层技术、pn结栅帽层技术和氟离子注入技术中的任意一种方式制作形成所述的主栅结构。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例中所采用的半导体外延、器件隔离、光刻、刻蚀、以及退火等均可以采用本领域技术人员已知的工艺方式实现，在此不做具体的限定和说明。
下面详细描述本申请的实施例，描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
实施例1
请参阅图1和图2，一种基于势垒层刻蚀技术的双栅GaN HEMT器件，包括外延结构以及与所述外延结构配合的源电极9、漏电极12、主栅电极10和副栅电极11，所述外延结构包括自下而上依次叠层设置的GaN沟道层4和势垒层6，所述GaN沟道层4和势垒层6形成异质结构，所述GaN沟道层4和势垒层6之间形成有二维电子气，所述源电极9、漏电极12、主栅电极10和副栅电极11间隔设置在所述势垒层6上，所述主栅电极10和副栅电极11依次设置在源电极9和漏电极12之间，以及，所述势垒层6与主栅电极10对应的区域还设置有主栅结构7，所述主栅电极10设置在所述主栅结构7上，所述势垒层6被副栅电极11覆盖的区域还设置有凹槽结构，所述凹槽结构包括一个或多个沿外延结构的厚度方向凹陷形成的凹槽13，所述凹槽13的深度小于所述势垒层6的厚度，所述副栅电极11的局部设置在所述凹槽13内，且所述副栅电极11与所述二维电子气形成肖特基二极管。
在本实施例中，请再次参阅图2，所述凹槽13的可以连续或不连续的，多个凹槽13可以间隔设置，所述凹槽的正投影形状可以是圆形或方形或其他形状等。
在本实施例中，所述副栅电极11与源电极12具有电连接，电连接方式为在器件上进行金属连接或半导体连接，或者，器件上无连接而在封装基板上电连接。
在本实施例中，所述双栅GaN HEMT器件适用于功率电子器件和射频电子器件领域，其中功率电子器件包括增强型和耗尽型功率电子器件，所述主栅结构可以为肖特基型栅结构、金属-绝缘层-半导体(MIS)栅结构、p型栅帽层结构、pn结型栅帽层结构、凹槽型栅结构、氟离子注入栅结构中的任意一种，但不限于此。
在本实施例中，所述外延结构包括自下而上依次叠层设置的衬底1、成核层2、缓冲层3、GaN沟道层4和势垒层6。
在本实施例中，所述外延结构包括自下而上依次叠层设置的衬底1、成核层2、缓冲层3、GaN沟道层4、插入层5和势垒层6，所述GaN沟道层4、插入层5和势垒层6形成所述的异质结构。
在本实施例中，所述衬底1的材质包括但不限于硅、蓝宝石、碳化硅、氮化镓、氮化铝、金刚石中的至少一种，所述成核层2的材质可选为AlN，所述缓冲层3的材质可选为GaN，优选为碳掺杂GaN；所述插入层5的材质可选为AlN，所述势垒层6可选为AlGaN势垒层，进一步可以是Al0.2Ga0.8N势垒层。
在本实施例中，所述衬底1的厚度为300～1000μm，所述缓冲层厚度为0.5～10μm，所述沟道层4的厚度为100～1000nm，所述插入层5的厚度为3nm，所述势垒层6的厚度为5～30nm。
在本实施例中，所述主栅结构7可以是栅帽层，所述栅帽层的材质可以是p-GaN，所述主栅结构7的厚度为100～300nm，优选的，所述栅帽层的材质可以是Mg掺杂的p-GaN，其中的Mg掺杂浓度为5×1019cm-3。
在本实施例中，所述势垒层6上还设置有钝化层8，所述钝化层8设置在未被所述源电极9、漏电极12、主栅电极10和副栅电极11覆盖的区域，所述钝化层8的材质包括氧化硅、氮化硅、氧化铝、氮化铝、硅氧氮、铝氧氮、聚酰亚胺中的任意一种或两种以上的组合。
在本实施例中，请参阅图3，一种基于势垒层刻蚀技术的双栅GaN HEMT器件的制作方法，可以包括如下步骤：
1)通过金属有机化合物气相沉积等方式在衬底1上依次淀积生长一层AlN成核层2、一层GaN缓冲层3、一层300nm厚的GaN沟道层4、一层3nm厚的A1N插入层5、一层13nm厚的A1GaN势垒层6、一层200nm厚的主栅结构7；
2)通过离子注入的方式定义有源区，形成器件之间的电学隔离，其中，离子注入采用双次氮注入平面隔离，注入的元素为Ar、F、N、B中的至少一种，注入能量分别为45keV和135keV；
3)光刻定义出主栅电极、副栅电极以外的窗口区域，通过电感耦合等离子体刻蚀方式去除主栅结构、副栅电极以外所有区域的主栅结构7，需要说明的是，也可以除去位于副栅电极区域的主栅结构而仅保留位于主栅电极区域的主栅结构；
4)光刻定义出源电极9以及漏电极12的电极接触区域，采用电子束蒸发等方式淀积Ti/Al/Ni/Au金属叠层，金属叠层中各层厚度依次为Ti层30nm、A1层150nm、Ni层40nm、Au层100nm，之后通过剥离工艺加工形成源电极9以及漏电极12，并对整个晶圆进行快速热退火处理，从而使源电极9以及漏电极12与势垒层6形成欧姆接触，快速热退火处理的气氛为氮气氛围，温度为500℃～950℃，退火时间为0～500s，优选的，退火温度为850℃，时间为30s；
5)光刻定义出副栅电极11的势垒层刻蚀区域，并用反应离子刻蚀等方式自势垒层6表面进行刻蚀，刻蚀深度大于0而小于势垒层6的厚度，从而形成凹槽结构；
6)光刻定义出主栅电极10和副栅电极11的接触区域，采用电子束蒸发等方式淀积Ni/Au金属叠层，金属叠层的各层厚度依次为Ni层30nm、Au层120nm，通过剥离工艺加工形成主栅电极10和副栅电极11；
7)通过等离子体增强化学气相沉积等方式在器件表面淀积300nm的SiNx钝化层8，在钝化层上定义源电极9、主栅电极10、副栅电极11以及漏电极12的电极窗口区域，并用反应离子刻蚀或湿法刻蚀去掉其上的钝化层8，得到最终的势垒层刻蚀结构双栅GaN HEMT器件。
需要说明的是，所述钝化层8的制备可以设置在金属电极制备之前，也可以设置在金属电极制备之后进行，钝化层制备方法包括原位生长、低压化学气相沉积、等离子体增强化学气相沉积、原子层沉积、物理气相沉积、旋涂中的任意一种或多种组合。
在本实施例中，所述主栅结构7可以是增强型栅结构或者耗尽型栅结构，也称为常关型栅结构或者常开型栅结构，其中增强型栅结构或者常关型栅结构的实现方式至少选自凹栅技术、p型栅帽层技术、pn结栅帽层技术和氟离子注入技术中的任意一种。
实施例2
请参阅图4，本实施例中的一种基于势垒层刻蚀技术的双栅GaN HEMT器件的结构和制作工艺与实施例1基本一致，不同之处在于：位于所述副栅电极11下方的凹槽自势垒层6的表面沿外延结构的厚度方向延伸至沟道层5内；需要说明的是，所述凹槽还可自势垒层6的表面沿外延结构的厚度方向延伸至整个沟道层5，即所述凹槽的深度等于异质结构的厚度。
实施例3
本实施例中的一种基于势垒层刻蚀技术的双栅GaN HEMT器件的结构和制作工艺与实施例1或实施例2基本一致，不同之处在于：
本实施例中的双栅GaN HEMT器件的势垒层上形成有主源电极、主栅电极、主漏电极、副源电极、副栅电极、副漏电极结构的双栅结构器件，其中所述主漏电极与副源电极经所述二维电子气电连接，最终制备的器件上，主漏电极与副源电极是否引出金属电极均可，在实际应用中主漏电极与副源电极均可被省略，也可以不制备金属电极；所述势垒层刻蚀的双栅结构GaN HEMT器件具有等效的三端器件结构，该三端分别为主源电极、主栅电极和副漏电极。
本发明实施例提供的一种基于势垒层刻蚀技术的双栅结构氮化镓高电子迁移率晶体管，通过在副栅电极区域的势垒层进行刻蚀形成凹槽结构，在副栅电极与异质结界面2DEG之间形成肖特基二极管，并通过副栅电极对主栅电极的保护，实现器件第三象限导通能力和栅极可靠性的提升，提高了器件的高可靠、高能效工作能力，可应用于功率电子及射频电子器件中。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种基于势垒层刻蚀技术的双栅结构氮化镓高电子迁移率晶体管，其特征在于，包括：异质结构以及与所述异质结构配合的源电极、漏电极、主栅电极和副栅电极；
所述异质结构包括沟道层以及形成在沟道层上的势垒层，所述沟道层和势垒层之间形成有二维电子气；
所述主栅电极和副栅电极分别设置在所述势垒层的主栅电极区域和副栅电极区域，其中，所述势垒层副栅电极区域具有凹槽结构，所述副栅电极的局部设置在所述凹槽结构，且所述副栅电极与所述二维电子气形成肖特基二极管。
2.根据权利要求1所述的双栅结构氮化镓高电子迁移率晶体管，其特征在于：所述凹槽结构包括一个或多个沿所述势垒层厚度方向凹陷的凹槽，所述凹槽的深度大于等于0且小于等于所述异质结构的厚度。
3.根据权利要求1所述的双栅结构氮化镓高电子迁移率晶体管，其特征在于：所述主栅电极区域还设置有主栅结构，所述主栅电极设置在所述主栅结构上，其中，所述主栅结构为增强型栅结构或耗尽型栅结构；
优选的，所述主栅结构为肖特基型栅结构、金属-绝缘层-半导体(MIS)栅结构、p型栅帽层结构、pn结型栅帽层结构、凹槽型栅结构、氟离子注入栅结构中的任意一种；
优选的，所述主栅电极和副栅电极间隔设置在所述源电极与漏电极之间，其中，所述主栅电极位于所述副栅电极与源电极之间。
4.根据权利要求1所述的双栅结构氮化镓高电子迁移率晶体管，其特征在于：所述沟道层的材质包括GaN，所述势垒层的材质包括AlGaN、InAlGaN、AlN、InAlN中的一种或两种以上的组合。
5.根据权利要求1所述的双栅结构氮化镓高电子迁移率晶体管，其特征在于：所述异质结构还包括插入层，所述插入层设置在所述沟道层和势垒层之间；优选的，所述插入层的材质包括有AlN；优选的，所述插入层的厚度大于0而小于等于3nm。
6.根据权利要求1所述的双栅结构氮化镓高电子迁移率晶体管，其特征在于：所述势垒层上除被所述源电极、漏电极、主栅电极和副栅电极覆盖的区域还设置有钝化层；优选的，所述钝化层的材质包括氧化硅、氮化硅、氧化铝、氮化铝、硅氧氮、铝氧氮、聚酰亚胺中的任意一种或两种以上的组合。
7.根据权利要求1所述的双栅结构氮化镓高电子迁移率晶体管，其特征在于：所述异质结构设置在缓冲层上，所述缓冲层设置在成核层上，所述成核层设置在衬底上；
优选的，所述缓冲层的材质包括AlGaN、GaN、AlN中的任意一种或两种以上形成的复合结构层；
优选的，所述衬底的材质包括Si、SiC、蓝宝石、GaN、AlN或金刚石。
8.如权利要求1-7中任一项所述的双栅结构氮化镓高电子迁移率晶体管的制作方法，其特征在于，包括：
提供异质结构，所述异质结构包括沟道层以及形成在沟道层上的势垒层，所述沟道层和势垒层之间形成有二维电子气；
在所述势垒层表面的源电极区域形成源电极，在所述势垒层表面的漏电极区域形成漏电极，以及，
在所述势垒层表面的主栅极区域形成主栅电极；至少除去所述势垒层表面副栅电极区域的部分势垒层，以在所述副栅极区域加工形成凹槽结构，在所述副栅电极区域形成副栅电极，且使所述副栅电极的局部位于所述凹槽结构内，或者，直接在所述势垒层表面的副栅电极区域形成副栅电极，所述副栅电极与所述二维电子气形成肖特基二极管。
9.根据权利要求8所述的制作方法，其特征在于，包括：对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的部分势垒层，从而形成所述的凹槽结构，
或者，对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的全部势垒层，从而形成所述的凹槽结构，
或者，对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的全部势垒层和部分沟道层，从而形成所述的凹槽结构，
或者，对所述副栅极区域内的一个或多个选定区域进行刻蚀，除去所述选定区域内的全部势垒层和全部沟道层，从而形成所述的凹槽结构。
10.根据权利要求8所述的制作方法，其特征在于，包括：在所述主栅电极区域形成主栅结构，且使所述主栅结构与所述异质结构配合形成增强型栅结构或者耗尽型栅结构，之后在所述主栅结构上形成所述主栅电极；
优选的，所述的制作方法包括：采用凹栅技术、p型栅帽层技术、pn结栅帽层技术和氟离子注入技术中的任意一种方式制作形成所述的主栅结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210478107.1A CN114843337A (zh) | 2022-04-29 | 2022-04-29 | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210478107.1A CN114843337A (zh) | 2022-04-29 | 2022-04-29 | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114843337A true CN114843337A (zh) | 2022-08-02 |
Family
ID=82568774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210478107.1A Pending CN114843337A (zh) | 2022-04-29 | 2022-04-29 | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114843337A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116867276A (zh) * | 2023-06-07 | 2023-10-10 | 合肥美镓传感科技有限公司 | 氮化镓非挥发性存储器件及其制备方法 |
-
2022
- 2022-04-29 CN CN202210478107.1A patent/CN114843337A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116867276A (zh) * | 2023-06-07 | 2023-10-10 | 合肥美镓传感科技有限公司 | 氮化镓非挥发性存储器件及其制备方法 |
| CN116867276B (zh) * | 2023-06-07 | 2023-12-12 | 合肥美镓传感科技有限公司 | 氮化镓非挥发性存储器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11362205B2 (en) | Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof | |
| KR101562879B1 (ko) | 반도체 장치 | |
| US7498618B2 (en) | Nitride semiconductor device | |
| US9087704B2 (en) | Semiconductor devices and methods of manufacturing the semiconductor device | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN111900203B (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN105428412A (zh) | AlGaN/GaN异质结场效应晶体管及其制备方法 | |
| CN104952938A (zh) | 一种氮化镓异质结mis栅控功率二极管及其制造方法 | |
| US20120091508A1 (en) | Compound semiconductor device | |
| CN104332504A (zh) | 一种GaN基异质结肖特基二极管器件及其制作方法 | |
| CN111370470B (zh) | 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113745331A (zh) | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 | |
| CN106531789A (zh) | 通过极性控制实现增强型hemt的方法及增强型hemt | |
| US20200227541A1 (en) | Ballistic transport semiconductor device based on nano array and manufacturing method | |
| CN112820648B (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN114843337A (zh) | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 | |
| JP2006114795A (ja) | 半導体装置 | |
| CN116544232A (zh) | 一种单片集成续流二极管的垂直型iii族氮化物晶体管及其制备方法 | |
| TWI732813B (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| JP7450719B2 (ja) | Ｉｉｉ族窒化物半導体集積回路構造、その製造方法および使用 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CN112768358A (zh) | 一种氮化镓高电子迁移率晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |