CN112820648B - 一种氮化镓金属氧化物半导体晶体管及其制备方法 - Google Patents

一种氮化镓金属氧化物半导体晶体管及其制备方法 Download PDF

Info

Publication number
CN112820648B
CN112820648B CN202011638950.9A CN202011638950A CN112820648B CN 112820648 B CN112820648 B CN 112820648B CN 202011638950 A CN202011638950 A CN 202011638950A CN 112820648 B CN112820648 B CN 112820648B
Authority
CN
China
Prior art keywords
layer
drift
active region
channel
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011638950.9A
Other languages
English (en)
Other versions
CN112820648A (zh
Inventor
赵成
孙越
韩亚
王思元
王毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Yangjie Electronic Co Ltd
Original Assignee
Yangzhou Yangjie Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Yangjie Electronic Co Ltd filed Critical Yangzhou Yangjie Electronic Co Ltd
Priority to CN202011638950.9A priority Critical patent/CN112820648B/zh
Publication of CN112820648A publication Critical patent/CN112820648A/zh
Application granted granted Critical
Publication of CN112820648B publication Critical patent/CN112820648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

一种氮化镓金属氧化物半导体晶体管及其制备方法。涉及氮化镓功率半导体器件。提供了一种采用环状漂移区结构，增大器件结构中漂移区的长度以提高器件的阻断电压，同时使器件的栅极电极、源极电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于器件的平面集成的一种氮化镓金属氧化物半导体晶体管。本发明具有增大器件结构中漂移区的长度以提高器件的阻断电压，同时使器件的栅极电极、源极电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于器件的平面集成等特点。

Description

一种氮化镓金属氧化物半导体晶体管及其制备方法
技术领域
本发明涉及氮化镓功率半导体器件，尤其是一种高阻断电压的氮化镓MOSFET结构，属于电力电子器件技术领域。
背景技术
氮化镓材料具有高的击穿电场、高的饱和速度、好的散热性能，相比于硅基场效应晶体管，氮化镓场效应晶体管具有高耐压，低导通电阻，寄生参数小等优异特性，当应用于开关电源领域中，具有损耗小，工作频率高，可靠性高等优点，可以大大提升开关电源的效率，功率密度和可靠性等性能。
现行技术中的氮化镓MOSFET主要包括基于GaN体材料的垂直型MOSFET和基于二维电子气(2DEG) 的AlGaN/GaN 等异质结的横向型HMET。
现行技术中的横向型氮化镓HEMT一般通过加大极间间距以增大漂移区长度获得较大的阻断电压，但因此会增大器件的芯片面积，且制作在异质衬底上的氮化镓外延层的缺陷密度较大以及难以获得较大厚度的外延层，影响器件阻断电压、导通电阻等性能的提高。
垂直型氮化镓MOSFET制作在同质外延的氮化镓半导体层上，结构包括自下而上依次相接的源极电极和栅极电极、衬底、器件结构层、漏极电极。现行技术中的垂直型氮化镓MOSFET一般通过增加漂移区厚度提高阻断电压，实现高功率密度。但氮化镓外延半导体层的缺陷密度与外延层的厚度成正比，较大厚度的氮化镓半导体外延层中的缺陷密度较大，影响器件关键的阻断电压和反向漏电流性能指标的提高，而现行氮化镓外延技术在性能、成本和尺寸上的不足限制了基于自支撑氮化镓衬底的氮化镓MOSFET器件的制备与应用。
并且，垂直型氮化镓MOSFET总体上为一种体结构MOSFET，输入输出电极分别位于结构的顶部和底部，构成一种垂直的载流子漂移或电流通道，而准垂直型的氮化镓MOSFET通过台面结构暴露位于底部的漂移层，引出输出电极，均为非共面的输入输出电极结构，不便于器件的平面集成以及在功率集成电路中的应用。
发明内容
本发明针对以上问题，提供了一种采用环状漂移区结构，增大器件结构中漂移区的长度以提高器件的阻断电压，同时使器件的栅极电极、源极 电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于器件的平面集成的一种氮化镓金属氧化物半导体晶体管。
本发明的技术方案是：一种氮化镓金属氧化物半导体晶体管的制备方法，包括以下步骤：
1）准备基板；
2）在基板上淀积0.5μm厚的AlN过渡层；
3）在所述过渡层上淀积8μm厚的N―-GaN漂移层，Si掺杂浓度为1×1016 cm-3；
4）采用MOCVD方法在所述漂移层上淀积0.5μm厚的N+-GaN欧姆接触层，Si掺杂浓度为6×1019 cm-3；，
5）采用深反应离子干法刻蚀法刻蚀漂移通道欧姆接触层和漂移层，形成漂移通道内隔离层沟槽和漂移通道外隔离层沟槽；
6）采用等离子体增强化学气相沉积方法淀积二氧化硅或者氮化硅填充漂移通道内隔离层沟槽和漂移通道外隔离层沟槽，形成漂移通道内隔离层和漂移通道外隔离层；
7）刻蚀漂移通道内隔离层之间的N+-GaN欧姆接触层和N―-GaN漂移层形成有源区凹槽；
8）有源区凹槽内再生长连通漂移层的3μm厚的N―-GaN有源区第三半导体层，Si掺杂浓度为1×1016 cm-3；
9）在有源区第三半导体层上生长1μm厚的P-GaN有源区第二半导体层，Mg掺杂浓度为3×1019 cm-3；
10）在有源区第二半导体层上生长1μm厚的N-GaN有源区第一半导体层，Si掺杂浓度为1×1018 cm-3；
11）在上述有源区第一半导体层上生长0.5μm厚的N+-GaN有源区欧姆接触层，Si掺杂浓度为6×1019 cm-3；
12）刻蚀N+-GaN有源区欧姆接触层、N-GaN有源区第一半导体层、P-GaN有源区第二半导体层和N―-GaN有源区第三半导体层，形成栅极绝缘层凹槽；
13）淀积二氧化硅或者氮化硅填充栅极绝缘层凹槽，形成栅极绝缘层；
14）刻蚀所述栅极绝缘层的中部，形成栅极沟槽；
15）采用光刻方法形成用于栅极沟槽金属淀积的光刻胶掩模层，并采用电子束溅射或者磁控溅射方法淀积Ti/Au填充栅极沟槽，形成栅极；
16）采用光刻方法形成用于栅极电极、源极电极和漏极电极金属淀积的光刻胶掩模层，并采用电子束溅射或者磁控溅射方法淀积Ti/Al/Ti/Au多金属层；通过剥离方法形成栅极电极、源极电极、漏极电极；
17）600℃，N2气氛中退火形成源极电极、漏极电极与相应半导体层的欧姆接触。
一种氮化镓金属氧化物半导体晶体管，包括基板、过渡层、漂移层、有源区、栅极区、漂移通道和金属电极层；
所述基板、过渡层和漂移层自下而上依次相接设置；
所述有源区相接于漂移通道与漂移层之间；
所述有源区包括自下而上依次相接的有源区第三半导体层、有源区第二半导体层、有源区第一半导体层、有源区欧姆接触层；
所述栅极区包括栅极和栅极绝缘层；所述栅极绝缘层内嵌于有源区中；所述栅极内嵌入于栅极绝缘层中；
所述漂移通道包括自下而上依次相接的通道漂移层、漂移通道欧姆接触层以及位于通道漂移层与漂移通道欧姆接触层内侧的漂移通道内隔离层和外侧的漂移通道外隔离层；
所述有源区的两侧设有两个所述漂移通道，所述漂移通道通过漂移通道内隔离层与有源区相隔离；
所述金属电极层包括源极电极、漏极电极和栅极电极；
所述源极电极位于有源区的顶部并与有源区欧姆接触层相接；
所述漏极电极位于漂移通道的顶部并与漂移通道欧姆接触层相接；
所述栅极电极位于栅极绝缘层和栅极的顶部并与栅极相接。
所述基板为Si基板、SiC基板或蓝宝石基板。
所述过渡层包括AlN外延层。
还包括设置与所述AlN外延层上的AlGaN外延层。
所述有源区第一半导体层为N-GaN外延层或P-GaN外延层；
所述有源区第二半导体层为P-GaN外延层或N-GaN外延层；
所述有源区第三半导体层、漂移层、通道漂移层为N―-GaN外延层或P―-GaN外延层；
所述有源区欧姆接触层和漂移通道欧姆接触层为N+-GaN外延层或P+-GaN外延层。。
所述漂移通道内隔离层、漂移通道外隔离层和栅极绝缘层分别为二氧化硅层或者氮化硅层。
所述栅极为Ti/Au双金属层或Ni/Au双金属层。
所述源极电极、漏极电极和栅极电极分别为Ti/Al/Ti/Au多金属层或Cr/Al/Ti/Au多金属层。
本发明中包括基板、过渡层、漂移层、有源区、栅极区、漂移通道和金属电极层；有源区第三半导体层、漂移层和两个漂移通道构成一个环状的漂移区结构，相对于仅有垂直漂移区的垂直型氮化镓MOSFET器件结构，或者仅有横向漂移区的横向型氮化镓HEMT器件结构，本发明中的漂移区的路径总长度大于制作在相同基板及外延层尺寸的垂直型器件结构的氮化镓MOSFET或者横向型器件结构的氮化镓HEMT中漂移区的路径的长度，由此增大氮化镓MOSFET器件的阻断电压。本发明具有增大器件结构中漂移区的长度以提高器件的阻断电压，同时使器件的栅极电极、源极 电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于器件的平面集成等特点。
附图说明
图1是本发明的结构示意图，
图2是本发明步骤4）的结构示意图，
图3是本发明步骤6）的结构示意图，
图4是本发明步骤11）的结构示意图，
图5是本发明步骤12）的结构示意图，
图6是本发明步骤15）的结构示意图，
图7是本发明步骤17）的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明如图1-7所示，一种氮化镓金属氧化物半导体晶体管的制备方法，包括以下步骤：
1）准备6英寸的Si基板、SiC基板或者蓝宝石基板；
2）采用金属有机化学气相沉积（MOCVD）方法在基板上淀积0.5μm厚的AlN过渡层；
3）采用MOCVD方法在所述过渡层上淀积8μm厚的N―-GaN漂移层，Si掺杂浓度为1×1016 cm-3（含漂移通道层）；
4）采用MOCVD方法在所述漂移层上淀积0.5μm厚的N+-GaN欧姆接触层，Si掺杂浓度为6×1019 cm-3；，如图2所示；
5）采用反应离子刻蚀（RIE）或者感应耦合等离子体（ICP）等深离子干法刻蚀法刻蚀漂移通道欧姆接触层和部分或全部漂移层，形成漂移通道内隔离层沟槽和漂移通道外隔离层沟槽；
6）采用等离子体增强化学气相沉积（PECVD）方法淀积二氧化硅或者氮化硅填充漂移通道内隔离层沟槽和漂移通道外隔离层沟槽，形成漂移通道内隔离层和漂移通道外隔离层，如图3所示；
7）采用RIE或者ICP方法刻蚀两个漂移通道内隔离层之间的N+-GaN欧姆接触层和部分N―-GaN漂移层形成有源区凹槽；
8）采用MOCVD方法在有源区凹槽内再生长连通漂移层的3μm厚的N―-GaN有源区第三半导体层，Si掺杂浓度为1×1016 cm-3；
9）采用MOCVD方法在有源区第三半导体层上生长1μm厚的P-GaN有源区第二半导体层，Mg掺杂浓度为3×1019 cm-3；
10）采用MOCVD方法在有源区第二半导体层上生长1μm厚的N-GaN有源区第一半导体层，Si掺杂浓度为1×1018 cm-3；
11）采用MOCVD方法在上述有源区第一半导体层上生长0.5μm厚的N+-GaN有源区欧姆接触层，Si掺杂浓度为6×1019 cm-3；如图4所示；
12）ICP方法刻蚀N+-GaN有源区欧姆接触层、N-GaN有源区第一半导体层、P-GaN有源区第二半导体层和部分N―-GaN有源区第三半导体层，形成栅极绝缘层凹槽，如图5所示；
13）采用PECVD方法淀积二氧化硅或者氮化硅填充栅极绝缘层凹槽，形成栅极绝缘层；
14）采用RIE或者ICP方法刻蚀所述栅极绝缘层的中部，形成栅极沟槽；
15）采用光刻方法形成用于栅极沟槽金属淀积的光刻胶掩模层，并采用电子束溅射或者磁控溅射方法淀积Ti/Au填充栅极沟槽，形成栅极，如图6所示；
16）采用光刻方法形成用于栅极电极、源极电极和漏极电极金属淀积的光刻胶掩模层，并采用电子束溅射或者磁控溅射方法淀积Ti/Al/Ti/Au多金属层；通过剥离方法形成栅极电极、源极电极、漏极电极；
17）600℃，N2气氛中退火形成源极电极、漏极电极与相应半导体层的欧姆接触，如图7所示。
一种氮化镓金属氧化物半导体晶体管，包括基板、过渡层、漂移层、有源区、栅极区、漂移通道和金属电极层；
所述基板、过渡层和漂移层自下而上依次相接设置；
所述有源区相接于两个漂移通道与漂移层（有源区与漂移层的上端相接）之间；
所述有源区包括自下而上依次相接的有源区第三半导体层、有源区第二半导体层、有源区第一半导体层、有源区欧姆接触层；
所述栅极区包括栅极和栅极绝缘层；所述栅极绝缘层内嵌于有源区中；所述栅极内嵌入于栅极绝缘层中；
各个所述漂移通道包括自下而上依次相接的通道漂移层、漂移通道欧姆接触层以及位于通道漂移层与漂移通道欧姆接触层内侧的漂移通道内隔离层和外侧的漂移通道外隔离层；
所述有源区的两侧设有两个所述漂移通道，所述漂移通道通过漂移通道内隔离层与有源区相隔离；
所述金属电极层包括源极电极、漏极电极和栅极电极；
所述源极电极位于有源区的顶部并与有源区欧姆接触层相接；
所述漏极电极位于漂移通道的顶部并与漂移通道欧姆接触层相接；
所述栅极电极位于栅极绝缘层和栅极的顶部并与栅极相接。
所述基板为Si基板、SiC基板或蓝宝石基板。
所述过渡层包括AlN外延层。
还包括设置与所述AlN外延层上的AlGaN外延层，即过渡层包括自下而上相接的AlN外延层和AlGaN外延层。
所述有源区第一半导体层为N-GaN外延层，用作本发明的氮化镓金属氧化物半导体晶体管的源区；
所述有源区第二半导体层为P-GaN外延层，用作本发明的氮化镓金属氧化物半导体晶体管的沟道区；
所述有源区第三半导体层、漂移层、通道漂移层为N―-GaN外延层，用作本发明的氮化镓金属氧化物半导体晶体管的漏区（漂移层）；
所述有源区欧姆接触层和漂移通道欧姆接触层为N+-GaN外延层，用以形成本发明的氮化镓金属氧化物半导体晶体管的源极电极、漏极电极的欧姆接触。
所述漂移通道内隔离层、漂移通道外隔离层和栅极绝缘层分别为二氧化硅层或者氮化硅层。
所述栅极为Ti/Au双金属层或Ni/Au双金属层。
所述源极电极、漏极电极和栅极电极分别为Ti/Al/Ti/Au多金属层或Cr/Al/Ti/Au多金属层。
本发明中的有源区第一半导体层、有源区第二半导体层、所述有源区第三半导体层分别作为源区、沟道区和漏区（漂移层）构成本发明的氮化镓金属氧化物半导体晶体管（MOSFET）有源区结构，栅极电极控制沟道区使MOSFET导通或截止。反向偏置时，氮化镓金属氧化物半导体晶体管因氮化镓材料所具有的大禁带宽度、高击穿电场特点而具有较高的阻断电压，并且由于本发明特有的环状漂移区的路径总长度大于制作在相同尺寸的基板及外延层上的横向型器件结构或者垂直型器件结构的氮化镓金属氧化物半导体晶体管中作为漏区的漂移区的路径长度，由此进一步提高氮化镓金属氧化物半导体晶体管的阻断电压，同时使器件的栅极电极、源极电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于实现器件的平面集成以及在功率集成电路中的应用。
本发明中的有源区第三半导体层、漂移层和两个漂移通道构成一个环状的漂移区结构，相对于仅有垂直漂移区的垂直型氮化镓MOSFET器件结构，或者仅有横向漂移区的横向型氮化镓HEMT器件结构，本发明中的漂移区的路径总长度大于制作在相同基板及外延层尺寸的垂直型器件结构的氮化镓MOSFET或者横向型器件结构的氮化镓HEMT中漂移区路径长度，由此增大氮化镓MOSFET器件的阻断电压。
相比于要求较厚垂直漂移区的垂直型氮化镓MOSFET或者要求较长横向漂移区的横向型氮化镓HEMT，本发明特有的环状电流漂移区结构不要求较长或者较厚的外延层，可以利用现行技术中工艺比较成熟，成本比较低廉的硅基氮化镓衬底材料制作高阻断电压的氮化镓功率器件，满足大规模应用的需求。
同时，本发明特有的环状电流漂移区结构，可以使器件的栅极电极、源极电极、漏极电极汇集于结构的顶面，即本发明的氮化镓MOSFET具有共面的输入输出电极结构特点，便于实现器件的平面集成化以及应用于功率集成电路中。
本发明的各个结构要素呈圆形或者任意多边形结构，相应地，本发明的器件芯片外形呈圆形或者任意多边形。
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种氮化镓金属氧化物半导体晶体管的制备方法，其特征在于，包括以下步骤：
1）准备基板；
2）在基板上淀积0.5μm厚的AlN过渡层；
3）在所述过渡层上淀积8μm厚的N―-GaN漂移层，Si掺杂浓度为1×1016 cm-3；
4）采用MOCVD方法在所述漂移层上淀积0.5μm厚的N+-GaN欧姆接触层，Si掺杂浓度为6×1019 cm-3；
5）采用深反应离子干法刻蚀法刻蚀漂移通道欧姆接触层和漂移层，形成漂移通道内隔离层沟槽和漂移通道外隔离层沟槽；
6）采用等离子体增强化学气相沉积方法淀积二氧化硅或者氮化硅填充漂移通道内隔离层沟槽和漂移通道外隔离层沟槽，形成漂移通道内隔离层和漂移通道外隔离层；
7）刻蚀漂移通道内隔离层之间的N+-GaN欧姆接触层和N―-GaN漂移层形成有源区凹槽；
8）有源区凹槽内再生长连通漂移层的3μm厚的N―-GaN有源区第三半导体层，Si掺杂浓度为1×1016 cm-3；
9）在有源区第三半导体层上生长1μm厚的P-GaN有源区第二半导体层，Mg掺杂浓度为3×1019 cm-3；
10）在有源区第二半导体层上生长1μm厚的N-GaN有源区第一半导体层，Si掺杂浓度为1×1018 cm-3；
11）在上述有源区第一半导体层上生长0.5μm厚的N+-GaN有源区欧姆接触层，Si掺杂浓度为6×1019 cm-3；
12）刻蚀N+-GaN有源区欧姆接触层、N-GaN有源区第一半导体层、P-GaN有源区第二半导体层和N―-GaN有源区第三半导体层，形成栅极绝缘层凹槽；
13）淀积二氧化硅或者氮化硅填充栅极绝缘层凹槽，形成栅极绝缘层；
14）刻蚀所述栅极绝缘层的中部，形成栅极沟槽；
15）采用光刻方法形成用于栅极沟槽金属淀积的光刻胶掩模层，并采用电子束溅射或者磁控溅射方法淀积Ti/Au填充栅极沟槽，形成栅极；
16）采用光刻方法形成用于栅极电极、源极电极和漏极电极金属淀积的光刻胶掩模层，并采用电子束溅射或者磁控溅射方法淀积Ti/Al/Ti/Au多金属层；通过剥离方法形成栅极电极、源极电极、漏极电极；
17）600℃，N2气氛中退火形成源极电极、漏极电极与相应半导体层的欧姆接触。
2.一种如权利要求1所述氮化镓金属氧化物半导体晶体管的制备方法制备的氮化镓金属氧化物半导体晶体管，其特征在于，包括基板、过渡层、漂移层、有源区、栅极区、漂移通道和金属电极层；
所述基板、过渡层和漂移层自下而上依次相接设置；
所述有源区相接于漂移通道与漂移层之间；
所述有源区包括自下而上依次相接的有源区第三半导体层、有源区第二半导体层、有源区第一半导体层、有源区欧姆接触层；
所述栅极区包括栅极和栅极绝缘层；所述栅极绝缘层内嵌于有源区中；所述栅极内嵌入于栅极绝缘层中；
所述漂移通道包括自下而上依次相接的通道漂移层、漂移通道欧姆接触层以及位于通道漂移层与漂移通道欧姆接触层内侧的漂移通道内隔离层和外侧的漂移通道外隔离层；
所述有源区的两侧设有两个所述漂移通道，所述漂移通道通过漂移通道内隔离层与有源区相隔离；
所述金属电极层包括源极电极、漏极电极和栅极电极；
所述源极电极位于有源区的顶部并与有源区欧姆接触层相接；
所述漏极电极位于漂移通道的顶部并与漂移通道欧姆接触层相接；
所述栅极电极位于栅极绝缘层和栅极的顶部并与栅极相接。
3.根据权利要求2所述的一种氮化镓金属氧化物半导体晶体管，其特征在于，所述基板为Si基板、SiC基板或蓝宝石基板。
4.根据权利要求2所述的一种氮化镓金属氧化物半导体晶体管，其特征在于，所述过渡层包括AlN外延层。
5.根据权利要求4所述的一种氮化镓金属氧化物半导体晶体管，其特征在于，还包括设置与所述AlN外延层上的AlGaN外延层。
6.根据权利要求2所述的一种氮化镓金属氧化物半导体晶体管，其特征在于，所述有源区第一半导体层为N-GaN外延层或P-GaN外延层；
所述有源区第二半导体层为P-GaN外延层或N-GaN外延层；
所述有源区第三半导体层、漂移层、通道漂移层为N―-GaN外延层或P―-GaN外延层；
所述有源区欧姆接触层和漂移通道欧姆接触层为N+-GaN外延层或P+-GaN外延层。
7.根据权利要求2所述的一种氮化镓金属氧化物半导体晶体管，其特征在于，所述漂移通道内隔离层、漂移通道外隔离层和栅极绝缘层分别为二氧化硅层或者氮化硅层。
8.根据权利要求2所述的一种氮化镓金属氧化物半导体晶体管，其特征在于，所述栅极为Ti/Au双金属层或Ni/Au双金属层。
9.根据权利要求2所述的一种氮化镓金属氧化物半导体晶体管，其特征在于，所述源极电极、漏极电极和栅极电极分别为Ti/Al/Ti/Au多金属层或Cr/Al/Ti/Au多金属层。
CN202011638950.9A 2020-12-31 2020-12-31 一种氮化镓金属氧化物半导体晶体管及其制备方法 Active CN112820648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011638950.9A CN112820648B (zh) 2020-12-31 2020-12-31 一种氮化镓金属氧化物半导体晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011638950.9A CN112820648B (zh) 2020-12-31 2020-12-31 一种氮化镓金属氧化物半导体晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN112820648A CN112820648A (zh) 2021-05-18
CN112820648B true CN112820648B (zh) 2023-08-01

Family

ID=75857802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011638950.9A Active CN112820648B (zh) 2020-12-31 2020-12-31 一种氮化镓金属氧化物半导体晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN112820648B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219672A (zh) * 2023-10-16 2023-12-12 乐山希尔电子股份有限公司 准垂直型氮化镓积累型功率器件
CN117219512B (zh) * 2023-10-16 2024-03-19 乐山希尔电子股份有限公司 一种氮化镓半导体功率器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN102832237A (zh) * 2012-07-03 2012-12-19 电子科技大学 一种槽型半导体功率器件
CN103151310A (zh) * 2013-03-11 2013-06-12 中航（重庆）微电子有限公司 深沟槽功率mos器件及其制造方法
CN107256864A (zh) * 2017-06-09 2017-10-17 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP6950290B2 (ja) * 2017-06-09 2021-10-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN102832237A (zh) * 2012-07-03 2012-12-19 电子科技大学 一种槽型半导体功率器件
CN103151310A (zh) * 2013-03-11 2013-06-12 中航（重庆）微电子有限公司 深沟槽功率mos器件及其制造方法
CN107256864A (zh) * 2017-06-09 2017-10-17 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
600 V GaN vertical V-trench MOSFET with MBE regrown channel;Wenshen Li et., al.;2017 75th Annual Device Research Conference (DRC);全文 *
王玮 ; 王宏兴.GaN 功率开关器件研究现状.半导体技术.2020,全文. *

Also Published As

Publication number Publication date
CN112820648A (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
JP2021510461A (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
WO2020181548A1 (zh) GaN基超结型垂直功率晶体管及其制作方法
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN210897283U (zh) 一种半导体器件
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN112768358A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN113571516B (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN114937597A (zh) 一种双层钝化耗尽型mis-hemt器件及其制备方法
CN213660417U (zh) 氮化镓金属氧化物半导体晶体管
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CN213660413U (zh) 氮化镓高电子迁移率晶体管
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法
CN213660418U (zh) 高阻断电压的氮化镓pn二极管
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN112820644B (zh) 一种高阻断电压的氮化镓pn二极管及制备方法
CN213660420U (zh) 氮化镓肖特基势垒二极管
CN112825330A (zh) 一种高线性度复合栅结构的GaN晶体管器件及其制备方法
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant