CN112825330A - 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 - Google Patents
一种高线性度复合栅结构的GaN晶体管器件及其制备方法 Download PDFInfo
- Publication number
- CN112825330A CN112825330A CN201911150121.3A CN201911150121A CN112825330A CN 112825330 A CN112825330 A CN 112825330A CN 201911150121 A CN201911150121 A CN 201911150121A CN 112825330 A CN112825330 A CN 112825330A
- Authority
- CN
- China
- Prior art keywords
- layer
- transistor device
- gate structure
- gate
- gan transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910002704 AlGaN Inorganic materials 0.000 claims description 59
- 230000004888 barrier function Effects 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000002161 passivation Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 18
- 238000009616 inductively coupled plasma Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 230000003068 static effect Effects 0.000 abstract description 3
- 229910002601 GaN Inorganic materials 0.000 description 75
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 238000001259 photo etching Methods 0.000 description 21
- 238000001704 evaporation Methods 0.000 description 18
- 230000008020 evaporation Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 238000004528 spin coating Methods 0.000 description 12
- 238000005566 electron beam evaporation Methods 0.000 description 9
- 230000005533 two-dimensional electron gas Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000001883 metal evaporation Methods 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000010606 normalization Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000002090 nanochannel Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种高线性度复合栅结构的GaN晶体管器件及其制备方法，其中，所述GaN晶体管器件包括：衬底层；若干沟道层，若干所述沟道层依次叠于所述衬底层上；栅极，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层的两侧不设置所述栅极；源极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；漏极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。本发明的GaN晶体管器件具有较大的电流驱动能力，而且线性度高、静态功耗小。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种高线性度复合栅结构的GaN晶体管器件及其制备方法。
背景技术
近年来以SiC和GaN为代表的第三代宽禁带半导体以其大禁带宽度、高击穿电场、高热导率、高饱和电子速度和异质结界面2DEG浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性。
GaN材料凭借着AlGaN/GaN异质结形成的高浓度的二维电子气，在大电流与高频方面比现有Si MOSFET器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究。AlGaN/GaN异质结可以形成高浓度和高室温迁移率的二维电子气，基于此现象制作的高电子迁移率晶体管具有较大的电流密度和较高的电子速度，这种器件在大功率微波器件、高温器件、开关器件、数字电路等方面有广阔的应用前景。随着第五代移动通信系统的发展，通信基站需要具有高功率密度、高运行电压、高频率和高带宽的电子器件，拥有巨大优势的氮化镓器件成为研究热点
目前，常规的多沟道器件或纳米沟道三维栅结构器件栅控能力差、电流驱动能力较低、线性度方面的性能较差，因此，有必要提供一种能保证多沟道下的大电流驱动能力，提高器件的线性工作特性，满足GaN基电子器件在通信领域高线性度、高功率密度、高频率和高带宽等的应用要求的GaN晶体管器件。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种高线性度复合栅结构的GaN晶体管器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种高线性度复合栅结构的GaN晶体管器件，包括：
衬底层；
若干沟道层，若干所述沟道层依次叠于所述衬底层上；
栅极，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层两侧不设置所述栅极；
源极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；
漏极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。
在本发明的一个实施例中，所述沟道层包括自下而上设置的GaN缓冲层和AlGaN势垒层，所述GaN缓冲层和所述AlGaN势垒层形成AlGaN/GaN异质结。
在本发明的一个实施例中，所述AlGaN势垒层的厚度为15～25nm，Al的摩尔分数为25～35％。
在本发明的一个实施例中，所述衬底层为蓝宝石或SiC衬底。
在本发明的一个实施例中，所述栅极的顶部和侧面与其接触的所述沟道层形成鳍式栅结构。
在本发明的一个实施例中，所述鳍式栅结构的宽度为30～70nm。
在本发明的一个实施例中，所述栅极的底面与其接触的所述沟道层形成平面栅结构。
在本发明的一个实施例中，还包括钝化层，所述钝化层设置在所述若干沟道层上，且所述栅极位于所述钝化层内。
一种高线性度复合栅结构的GaN晶体管器件的制备方法，制备如上述实施例中任一项所述的GaN晶体管器件，包括：
步骤1：选取蓝宝石或SiC作为衬底层；
步骤2：在蓝宝石衬底或SiC衬底层上，生长GaN缓冲层和AlGaN势垒层，以形成AlGaN/GaN异质结作为沟道层，其中，AlGaN层厚度为15～25nm，Al的摩尔分数为25～35％；
步骤3：重复步骤2形成若干沟道层；
步骤4：在所述若干沟道层上设置有源区台面隔离；
步骤5：对所述若干沟道层进行刻蚀，至少留下最下方的沟道层不进行刻蚀，形成栅鳍，所述栅鳍宽度为30-70nm；
步骤6：在最上层AlGaN势垒层的两侧制作源极和漏极；
步骤7：采用PECVD工艺，在最上层AlGaN势垒层上淀积形成SiN钝化层，所述SiN钝化层的厚度为50nm～100nm；
步骤8：对所述SiN钝化层进行栅槽开孔，刻蚀露出栅区域；
步骤9：在露出的所述栅区域内淀积栅金属层，形成栅极；
步骤10：进行金属互联工艺。
在本发明的一个实施例中，所述步骤5包括：
采用ICP干法刻蚀设备，采用1nm/s的刻蚀速率，对所述若干沟道层进行干法刻蚀，且至少最下层的所述沟道层不被刻蚀。
与现有技术相比，本发明的有益效果在于：
1、本发明的高线性度复合栅结构的GaN晶体管器件设置有若干AlGaN/GaN异质结沟道层，使得源极与漏极之间能形成多个并联的二维电子气通路，可以大大降低源极与漏极之间的电阻，使得器件具有较小的开态电阻，同时具有较大的电流驱动能力；
2、本发明的高线性度复合栅结构的GaN晶体管器件采用了平面栅结构和鳍式栅结构结合的复合栅结构，对于上层沟道，鳍式栅结构的栅电极不仅从上端对沟道进行控制，而且栅电极也能从侧面对沟道电子进行控制，对于下层沟道，平面栅结构与沟道距离降低，使得栅控能力增强，降低器件的关态泄漏电流，进而降低器件的静态功耗；
3、本发明的高线性度复合栅结构的GaN晶体管器件采用了平面栅结构和鳍式栅结构复合的复合栅结构，使得器件具有较小的亚阈值摆幅，并使器件具有良好的开关特性，通过复合的栅电极结构对器件跨导进行调制，可以使得跨导曲线峰值区域展宽，从而提高器件的线性度；
4、本发明的复合栅结构可以降低单纯鳍式栅结构对有源区刻蚀而造成的电流损失，器件的单位面积有源区内有效电流更高。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的栅鳍外部栅长方向的截面示意图；
图2是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的栅宽方向的截面示意图；
图3是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的栅鳍内部栅长方向的截面示意图；
图4a-4i是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的工艺流程示意图；
图5是本发明实施例提供的一种常规AlGaN/GaN HEMT器件的直流转移特性的仿真示意图；
图6是本发明实施例提供的一种常规AlGaN/GaN FinFET器件的直流转移特性的仿真示意图；
图7是本发明实施例的高线性度复合栅结构的GaN晶体管器件的直流转移特性的仿真示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种高线性度复合栅结构的GaN晶体管器件及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请结合参见图1-图3，图1是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的栅鳍外部栅长方向的截面示意图；图2是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的栅宽方向的截面示意图；图3是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的栅鳍内部栅长方向的截面示意图。如图所示，本实施例的高线性度复合栅结构的GaN晶体管器件，包括：
衬底层1；
若干沟道层，若干所述沟道层依次叠于衬底层1上；
栅极2，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层两侧不设置栅极2；
源极3，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；
漏极4，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。
优选地，所述沟道层包括自下而上设置的GaN缓冲层和AlGaN势垒层，所述GaN缓冲层和所述AlGaN势垒层形成AlGaN/GaN异质结。
在本实施例中，设置若干AlGaN/GaN异质结沟道层，使得源极与漏极之间能形成多个并联的二维电子气通路，可以大大降低源极与漏极之间的电阻，使得器件具有较小的开态电阻，同时具有较大的电流驱动能力。
进一步地，所述AlGaN势垒层的厚度为15～25nm，其中，Al的摩尔分数为25～35％。
优选地，衬底层1为蓝宝石或SiC衬底。
在本实施例中，栅极2的顶部和侧面与其接触的所述沟道层形成鳍式栅结构，所述鳍式栅结构的宽度(栅鳍宽度)为30～70nm。栅极2的底面与其接触的所述沟道层形成平面栅结构。所述鳍式栅结构和所述平面栅结构组成复合栅结构，对于上层沟道，鳍式栅结构的栅电极不仅从上端对沟道进行控制，而且栅电极也能从侧面对沟道电子进行控制，对于下层沟道，平面栅结构与沟道距离降低，使得栅控能力增强，降低器件的关态泄漏电流，进而降低器件的静态功耗。
另外，通过将所述鳍式栅结构的宽度设置为30～70nm，更有利于侧面栅电极对沟道进行控制，实现复合栅电极的调制作用，提高器件的线性度。进一步地，复合栅结构可以降低单纯鳍式栅结构对有源区刻蚀而造成的电流损失，器件的单位面积有源区内有效电流更高。
进一步地，保证所述鳍式栅结构的栅鳍高度小于导电沟道的总厚度，即被刻蚀区域下方至少保留一层AlGaN/GaN异质结导电沟道，可以进一步提高器件的电流驱动能力，同时降低器件源漏之间的导通电阻。
在本实施例中，源极3为Ti/Al/Ni/Au材料，漏极4为Ti/Al/Ni/Au材料。
进一步地，本实施例的高线性度复合绝缘侧栅结构的GaN晶体管器件，还包括钝化层5，钝化层5设置在所述若干沟道层上，且栅极2位于钝化层5内。
本实施例的高线性度复合栅结构的GaN晶体管器件采用了平面栅结构和鳍式栅结构复合的复合栅结构，使得器件具有较小的亚阈值摆幅，并使器件具有良好的开关特性，通过复合的栅电极结构对器件跨导进行调制，可以使得跨导曲线峰值区域展宽，从而提高器件的线性度。
实施例二
本实施例以双沟道层高线性度复合栅结构的GaN晶体管器件为例说明其制备方法。请参见图4a-4i，图4a-4i是本发明实施例提供的一种高线性度复合栅结构的GaN晶体管器件的工艺流程示意图，该制备方法包括如下步骤：
步骤1：选取蓝宝石或SiC作为衬底层1，参见图4a；
步骤2：在蓝宝石衬底或SiC衬底层1上，生长GaN缓冲层和AlGaN势垒层，以形成AlGaN/GaN异质结作为沟道层，其中，AlGaN层厚度为15～25nm，A的摩尔分数为25～35％，请参见图4b；
步骤3：重复步骤2形成双沟道层，请参见图4c；
步骤4：在双沟道层上设置有源区台面隔离，请参见图4d；
具体地，采用ICP干法刻蚀设备，采用1nm/s的刻蚀速率，干法刻蚀形成有源区台面隔离，其刻蚀深度远大于沟道层的厚度。
步骤5：对双沟道层的上层沟道层进行刻蚀，留下最下方的沟道层不进行刻蚀，形成栅鳍，栅鳍宽度为30-70nm，请参见图4e；
具体地，采用ICP干法刻蚀设备，采用1nm/s的刻蚀速率，干法刻蚀上层AlGaN/GaN沟道，刻蚀在最下方的AlGaN势垒层终止，刻蚀深度小于沟道层的厚度。
步骤6：在最上层的AlGaN势垒层上制作源极3和漏极4，请参见图4f；
步骤7：采用PECVD工艺，在最上层AlGaN势垒层上淀积形成SiN钝化层5，SiN钝化层5的厚度为50nm～100nm，请参见图4g；
步骤8：对SiN钝化层5进行栅槽开孔，刻蚀露出栅区域，请参见4h；
步骤9：在露出的栅区域内淀积栅金属层，形成栅极2，请参见图4i；
步骤10：进行金属互联工艺。
实施例三
本实施例以不同的AlGaN势垒层厚度以及不同Al组分为例，对实施例二的制备方法的具体地工艺流程进行详细说明。
1、AlGaN势垒层厚度为15nm的双沟道层，其中Al组份为35％，具体制备步骤如下：
步骤1.外延材料生长
1.1)在SiC衬底基片上，利用MOCVD工艺，生长GaN缓冲层；
1.2)在GaN缓冲层上，生长15nm厚的AlGaN势垒层，其中Al组份为35％，在GaN缓冲层与AlGaN势垒层的接触位置形成二维电子气2DEG；
1.3)在第一层AlGaN势垒层上生长第二层10nm厚的GaN缓冲层；
1.4)在第二层GaN缓冲层上生长第二层15nm厚的AlGaN势垒层，其中Al组份为35％，形成具有双沟道的异质结材料结构的沟道层。
步骤2.有源区制作
2.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区的掩模图形；
2.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为150nm。
步骤3.栅鳍制作
3.1)采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成栅宽70nm的栅鳍的掩模图形；
3.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行干法刻蚀，形成栅鳍，刻蚀深度为25nm。
步骤4.电极制作和器件钝化
4.1)源极和漏极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源极和漏极的制作。
4.2)钝化和栅槽制作
首先，采用PECVD790淀积设备在AlGaN势垒层上进行SiN淀积，淀积SiN钝化层厚度为100nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅区域100nm厚的SiN钝化层，形成槽栅结构。
4.3)栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤5.完成互联引线的制作
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
2、AlGaN势垒层厚度为20nm的三沟道层，其中Al组份为30％，具体制备步骤如下：
步骤1.外延材料生长
1.1)在SiC衬底基片上，利用MOCVD工艺，生长GaN缓冲层；
1.2)在GaN缓冲层上，生长20nm厚的AlGaN势垒层，其中Al组份为30％，在GaN缓冲层与AlGaN势垒层的接触位置形成二维电子气2DEG；
1.3)在第一层AlGaN势垒层上生长第二层15nm厚的GaN缓冲层；
1.4)在第二层GaN缓冲层上生长第二层20nm厚的AlGaN势垒层，其中Al组份为30％。
1.5)在第二层AlGaN势垒层上生长第三层15nm厚的GaN缓冲层；
1.6)在第三层GaN缓冲层上生长第三层20nm厚的AlGaN势垒层，其中Al组份为30％，形成具有三沟道的异质结材料结构的沟道层。
步骤2.有源区制作
2.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区的掩模图形；
2.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为210nm。
步骤3.栅鳍制作
3.1)采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成栅宽50nm的栅鳍的掩模图形；
3.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行干法刻蚀，形成栅鳍，刻蚀深度为70nm。
步骤4.电极制作和器件钝化
4.1)源极和漏极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源极和漏极的制作。
4.2)钝化和栅槽制作
首先，采用PECVD790淀积设备在AlGaN势垒层上进行SiN淀积，淀积SiN钝化层厚度为75nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅区域75nm厚的SiN钝化层，形成槽栅结构。
4.3)栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤5.完成互联引线的制作
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
3、AlGaN势垒层厚度为25nm的双沟道层，其中Al组份为25％，具体制备步骤如下：
步骤1.外延材料生长
1.1)在SiC衬底基片上，利用MOCVD工艺，生长GaN缓冲层；
1.2)在GaN缓冲层上，生长25nm厚的AlGaN势垒层，其中Al组份为25％，在GaN缓冲层与AlGaN势垒层的接触位置形成二维电子气2DEG；
1.3)在第一层AlGaN势垒层上生长第二层20nm厚的GaN缓冲层；
1.4)在第二层GaN缓冲层上生长第二层25nm厚的AlGaN势垒层，其中Al组份为25％，形成具有双沟道的异质结材料结构的沟道层。
步骤2.有源区制作
2.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区的掩模图形；
2.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为180nm。
步骤3.栅鳍制作
3.1)采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成栅宽30nm的栅鳍的掩模图形；
3.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行干法刻蚀，形成栅鳍，刻蚀深度为45nm。
步骤4.电极制作和器件钝化
4.1)源极和漏极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源极和漏极的制作。
4.2)钝化和栅槽制作
首先，采用PECVD790淀积设备在AlGaN势垒层上进行SiN淀积，淀积SiN钝化层厚度为50nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅区域50nm厚的SiN钝化层，形成槽栅结构。
4.3)栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤5.完成互联引线的制作
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
本发明实施例的高线性度复合栅结构的GaN晶体管器件的性能效果可以通过图5-图7中的仿真结果进一步说明，为比较不同器件结构在相同有源区面积下的直流特性，图中电流值与跨导值均归一化为单位栅宽下的对应数值。
图5为常规AlGaN/GaN HEMT器件仿真得到的直流转移特性，可以看出，器件跨导呈现典型的峰值特性，归一化后最大电流为614mA/mm。图6为对常规AlGaN/GaN FinFET器件仿真得到的直流转移特性，鳍宽为60nm，总栅宽为120nm，由于形成栅鳍时会刻蚀去除一部分导电材料，造成器件的单位面积有源区内有效电流下降，归一化后最大电流为229mA/mm。图7是依据本发明仿真得到的高线性度复合栅结构的GaN晶体管器件的直流转移特性，器件跨导峰值展宽，跨导曲线更加平坦，线性度大幅提高，且归一化后最大电流为774mA/mm。以上对比可知，本发明实施例的高线性度复合栅结构的GaN晶体管器件的最大电流值较常规HEMT器件和FinFET器件有明显提高，并且通过复合栅结构对器件跨导特性进行调制，使得器件线性度得到极大改善。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种高线性度复合栅结构的GaN晶体管器件，其特征在于，包括：
衬底层(1)；
若干沟道层，若干所述沟道层依次叠于所述衬底层(1)上；
栅极(2)，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层两侧不设置所述栅极(2)；
源极(3)，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；
漏极(4)，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。
2.根据权利要求1所述的高线性度复合栅结构的GaN晶体管器件，其特征在于，所述沟道层包括自下而上设置的GaN缓冲层和AlGaN势垒层，所述GaN缓冲层和所述AlGaN势垒层形成AlGaN/GaN异质结。
3.根据权利要求2所述的高线性度复合栅结构的GaN晶体管器件，其特征在于，所述AlGaN势垒层的厚度为15～25nm，Al的摩尔分数为25～35％。
4.根据权利要求1所述的高线性度复合栅结构的GaN晶体管器件，其特征在于，所述衬底层(1)为蓝宝石或SiC衬底。
5.根据权利要求1所述的高线性度复合栅结构的GaN晶体管器件，其特征在于，所述栅极(2)的顶部和侧面与其接触的所述沟道层形成鳍式栅结构。
6.根据权利要求5所述的高线性度复合栅结构的GaN晶体管器件，其特征在于，所述鳍式栅结构的宽度为30～70nm。
7.根据权利要求1所述的高线性度复合栅结构的GaN晶体管器件，其特征在于，所述栅极(2)的底面与其接触的所述沟道层形成平面栅结构。
8.根据权利要求1所述的高线性度复合栅结构的GaN晶体管器件，其特征在于，还包括钝化层(5)，所述钝化层(5)设置在所述若干沟道层上，且所述栅极(2)位于所述钝化层(5)内。
9.一种高线性度复合栅结构的GaN晶体管器件的制备方法，制备如权利要求1～8中任一项所述高线性度复合栅结构的GaN晶体管器件，其特征在于，包括：
步骤1：选取蓝宝石或SiC作为衬底层；
步骤2：在蓝宝石衬底或SiC衬底层上，生长GaN缓冲层和AlGaN势垒层，以形成AlGaN/GaN异质结作为沟道层，其中，AlGaN层厚度为15～25nm，Al的摩尔分数为25～35％；
步骤3：重复步骤2形成若干沟道层；
步骤4：在所述若干沟道层上设置有源区台面隔离；
步骤5：对所述若干沟道层进行刻蚀，至少留下最下方的沟道层不进行刻蚀，形成栅鳍，所述栅鳍宽度为30-70nm；
步骤6：在最上层的AlGaN势垒层上制作源极和漏极；
步骤7：采用PECVD工艺，在最上层AlGaN势垒层上淀积形成SiN钝化层，所述SiN钝化层的厚度为50nm～100nm；
步骤8：对所述SiN钝化层进行栅槽开孔，刻蚀露出栅区域；
步骤9：在露出的所述栅区域内淀积栅金属层，形成栅极；
步骤10：进行金属互联工艺。
10.根据权利要求9所述的制备方法，其特征在于，所述步骤5包括：
采用ICP干法刻蚀设备，采用1nm/s的刻蚀速率，对所述若干沟道层进行干法刻蚀，且至少最下层的所述沟道层不被刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911150121.3A CN112825330B (zh) | 2019-11-21 | 2019-11-21 | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911150121.3A CN112825330B (zh) | 2019-11-21 | 2019-11-21 | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112825330A true CN112825330A (zh) | 2021-05-21 |
| CN112825330B CN112825330B (zh) | 2022-07-22 |
Family
ID=75907632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911150121.3A Active CN112825330B (zh) | 2019-11-21 | 2019-11-21 | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112825330B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113644127A (zh) * | 2021-06-29 | 2021-11-12 | 西安电子科技大学 | 多沟道槽栅mis结构的高电子迁移率晶体管及制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130159A (zh) * | 2011-01-06 | 2011-07-20 | 西安电子科技大学 | 高电子迁移率晶体管 |
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US20130334573A1 (en) * | 2012-06-18 | 2013-12-19 | Infineon Technologies Austria Ag | Multi-Channel HEMT |
| CN105280696A (zh) * | 2015-11-27 | 2016-01-27 | 西安电子科技大学 | 多沟道鳍式结构的AlGaN/GaN高电子迁移率晶体管 |
| CN105914232A (zh) * | 2016-05-06 | 2016-08-31 | 西安电子科技大学 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| WO2017099737A1 (en) * | 2015-12-09 | 2017-06-15 | Intel Corporation | Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters |
| CN109560131A (zh) * | 2017-09-26 | 2019-04-02 | 南京誉凯电子科技有限公司 | 增强型鳍式绝缘栅高电子迁移率晶体管 |
-
2019
- 2019-11-21 CN CN201911150121.3A patent/CN112825330B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| CN102130159A (zh) * | 2011-01-06 | 2011-07-20 | 西安电子科技大学 | 高电子迁移率晶体管 |
| US20130334573A1 (en) * | 2012-06-18 | 2013-12-19 | Infineon Technologies Austria Ag | Multi-Channel HEMT |
| CN105280696A (zh) * | 2015-11-27 | 2016-01-27 | 西安电子科技大学 | 多沟道鳍式结构的AlGaN/GaN高电子迁移率晶体管 |
| WO2017099737A1 (en) * | 2015-12-09 | 2017-06-15 | Intel Corporation | Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters |
| CN105914232A (zh) * | 2016-05-06 | 2016-08-31 | 西安电子科技大学 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| CN109560131A (zh) * | 2017-09-26 | 2019-04-02 | 南京誉凯电子科技有限公司 | 增强型鳍式绝缘栅高电子迁移率晶体管 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113644127A (zh) * | 2021-06-29 | 2021-11-12 | 西安电子科技大学 | 多沟道槽栅mis结构的高电子迁移率晶体管及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112825330B (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105355657A (zh) | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| CN102810564A (zh) | 一种射频器件及其制作方法 | |
| CN111430458A (zh) | 多沟道绝缘鳍式栅复合槽栅的AlGaAs/GaAs高电子迁移率晶体管及其制备方法 | |
| CN105405878B (zh) | 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN112825330B (zh) | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN112825329B (zh) | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 | |
| CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 | |
| CN112820648B (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN113257896A (zh) | 多场板射频hemt器件及其制备方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN213660417U (zh) | 氮化镓金属氧化物半导体晶体管 | |
| CN111430459B (zh) | AlGaAs/GaAs高电子迁移率晶体管及制备方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| CN116053305B (zh) | 一种具有双层异质结构的混合阳极GaN整流芯片及制备方法 | |
| CN114823850B (zh) | P型混合欧姆接触的氮化镓晶体管 | |
| US20240154030A1 (en) | Semiconductor structures and manufacturing methods therefor | |
| CN111048584B (zh) | 一种高线性氮化镓hbt射频功率器件及其制备方法 | |
| CN213660413U (zh) | 氮化镓高电子迁移率晶体管 | |
| US20230282727A1 (en) | Hemt device and manufacturing process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |