CN102810564A - 一种射频器件及其制作方法 - Google Patents

一种射频器件及其制作方法 Download PDF

Info

Publication number
CN102810564A
CN102810564A CN2012101924347A CN201210192434A CN102810564A CN 102810564 A CN102810564 A CN 102810564A CN 2012101924347 A CN2012101924347 A CN 2012101924347A CN 201210192434 A CN201210192434 A CN 201210192434A CN 102810564 A CN102810564 A CN 102810564A
Authority
CN
China
Prior art keywords
layer
nitride
radio
frequency devices
dielectric passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101924347A
Other languages
English (en)
Other versions
CN102810564B (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210192434.7A priority Critical patent/CN102810564B/zh
Publication of CN102810564A publication Critical patent/CN102810564A/zh
Priority to PCT/CN2013/075969 priority patent/WO2013185526A1/zh
Application granted granted Critical
Publication of CN102810564B publication Critical patent/CN102810564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种射频器件,该射频器件的氮化物势垒层具有两层富铝氮化物,其中铝的含量超过75%。第二氮化物层为含硅氮化物,通过使硅的含量足够高,从而使漏、源极中的金属电极与第二氮化物层形成欧姆接触,既降低了漏源极的接触电阻,又由于含硅氮化物能够提供更多的自由电子,进一步提高了二维电子气的浓度,进而提高了器件的射频性能。同时,在上述含硅氮化物上,通过原位生长一层介质层,作为氮化物的钝化层,从而降低表面态密度,减少应力的释放。在制造栅极的过程中,刻蚀掉栅区的钝化层,对暴露出来的氮化物势垒层做氧化处理。栅极处生成的氧化物可以大大降低栅极的漏电流,以及源极和漏极之间的漏电流。另外本发明还提供了制作上述射频器件的方法。

Description

一种射频器件及其制作方法
技术领域
本发明属于微电子技术领域,尤其涉及一种射频器件及其制作方法。
背景技术
宽禁带半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点,所以比硅和砷化镓更适合于制作高温、高频、高压和大功率的器件。氮化镓电子器件在高频率大功率器件方面有很好的应用前景,从20世纪90年代至今,氮化镓基射频器件的研制一直是氮化镓电子器件研究的热点之一。
电流增益截止频率和最大振荡频率是射频器件的两个重要性能指标,这两个指标的好坏主要取决于栅长、栅极对沟道的控制能力,以及源极和漏极的接触电阻。而栅极对沟道的控制能力(跨导)从很大程度上来说是由(栅极的长度)/(栅极和沟道之间的距离)的比值决定的。
为了提高氮化镓基高电子迁移率晶体管的射频特性,需要减薄异质结中的势垒层铝镓氮层的厚度,同时还需保持高浓度的二维电子气和高的电子迁移率,若要同时满足这些要求,异质结结构中氮化铝/氮化镓异质结是很好的选择。由于氮化铝中存在极强的自发极化电场,氮化铝和氮化镓之间存在巨大的压电效应,因此在氮化铝/氮化镓异质结中存在极高浓度的二维电子气,理论给出的预计值可以达到5E13/cm2。这样,在氮化铝/氮化镓异质结中,几个纳米的氮化铝层就可以提供很高浓度的二维电子气,栅极和沟道的距离也可以做到最小,因而氮化铝/氮化镓异质结是提高氮化镓基高电子迁移率晶体管射频特性的很好的选择。
但是,由于氮化铝的能带宽度很宽,超过了6个电子伏特,所以会带来金属与半导体之间高的肖特基势垒高度,极大地提高源极和漏极的接触电阻,进而降低器件的射频性能。另外,由于氮化铝和氮化镓之间存在巨大的晶格失配,会引起氮化铝/氮化镓异质结中的应力释放,因此为了稳定氮化铝表面需要额外引入氮化镓冒层,此氮化镓冒层的厚度通常在3~5纳米范围内,这就使得栅极到二维电子气的距离增加,降低了栅极对沟道的控制能力,从而降低了器件的射频性能。而且,栅极的肖特基接触会引入大的栅极漏电流,通常人们采用氟处理的方法,在沉积栅极金属前用CF4处理氮化物表面形成氟化物来降低栅极的漏电流,但CF4处理会降低沟道处二维电子气浓度,影响射频特性。
发明内容
有鉴于此,本发明提出了一种射频器件及其制作方法。该器件结构具有极薄的势垒层(小于10nm),大大提高了栅极对沟道中载流子的控制能力;同时该器件具备绝缘栅结构,解决了大电流高频器件的漏电问题;而且绝缘介质层是器件的本征氧化物,具有极低的表面态,避免了电流崩塌效应。
所述射频器件的性能是通过双层氮化铝结构来实现,其中上层氮化铝含有硅,甚至形成合金,来降低源极和漏极的欧姆接触电阻。为了避免该含硅氮化铝层对栅极漏电流的影响,需要对氮化铝层进行氧化处理,生成本征氧化物或者氮氧化物,如氧化铝或者氮氧化铝。在所述氧化处理生成的介质层上制备绝缘栅型场效应管,可以极大降低栅极和漏极的漏电流。这种结构能够改善氮化铝在作为氮化镓基高电子迁移率晶体管中的势垒层时,源极和漏极区域会产生过高的肖特基势垒高度的问题。另外,在双层氮化铝结构上可以附加介质层,可以减少氮化铝表面的应力释放,提高器件的射频性能。
根据本发明的目的提出的一种射频器件,包括:
衬底,
氮化物成核层和氮化物缓冲层,依次形成于所述衬底上;
形成于所述氮化物缓冲层上的氮化物晶体管结构,所述氮化物晶体管包括氮化镓沟道层和氮化物势垒层,所述氮化物势垒层包括位于氮化镓沟道层之上的第一氮化物层和位于该第一氮化物层上的第二氮化物层,所述第二氮化物层含有硅元素;
形成于所述第二氮化物层上的介质钝化层,所述介质钝化层上定义有栅极区及分别位于所述栅极两侧的源极区和漏极区;
氮化物势垒层位于栅极区上经过氧化处理形成的氧化物和/或氮氧化物;
以及形成于所述栅极区中的栅极以及形成于所述源极区和漏极区的源极和漏极。
优选的,第一氮化物层和第二氮化物层的组分为AlxInyGa1-x-yN,其中铝的组分x>75%。
优选的,所述第二氮化物层中的硅含量大于1E/18cm3
优选的,所述第二氮化物层中的硅含量超过0.1%,使得该第二氮化物层变成铝硅氮合金。
优选的,所述第一氮化物层的厚度为0.25nm-12nm;所述第二氮化物层的厚度为0.25nm-12nm。
优选的,所述介质钝化层包括位于该第二氮化物层上的第一介质钝化层和位于该第一介质钝化层上的第二介质钝化层,所述第一介质钝化层为通过原位生长的氮化硅或者硅铝氮。
优选的,所述第二介质钝化层为氮化硅层。
优选的,所述栅极区贯穿整个介质钝化层,所述氮化物势垒层对应所述栅极区的位置被全部或者部分氧化成氧化物和/或氮氧化物,所述栅极位于该氧化物之上。
优选的,所述栅极区贯穿整个介质钝化层,在所述栅极和所述介质钝化层之间进一步设有第三介质层,该第三介质层为三氧化二铝、氮氧化铝、氧化铪、氧化铪铝、氮化硅、硅铝氮、氧化硅、氮氧化硅中的一种或其任意组合。
优选的,所述源极区和所述漏极区贯穿整个介质钝化层,所述源极和所述漏极与所述氮化物势垒层形成欧姆接触。
优选的,所述衬底为硅、碳化硅、蓝宝石、氮化镓、氮化铝、铌酸锂或SOI中的一种。
同时,本发明还提出了所述的射频器件的制作方法,包括步骤:
衬底外延工艺:在衬底上依次形成氮化物成核层、氮化物缓冲层、氮化镓沟道层、氮化物势垒层和介质钝化层,其中:所述氮化物势垒层包括第一氮化物层和第二氮化物层,该第二氮化物层含有硅;
栅极工艺:在所述介质钝化层上定义栅极区,对所述栅极区进行刻蚀,使栅极区贯穿整个介质钝化层,对栅极区中暴露出来的氮化物势垒层进行氧化处理形成氧化物和/或氮氧化物,在该栅极区中沉积金属形成栅极;
源极和漏极工艺:在所述介质钝化层上定义源极区和漏极区,对所述源极区和漏极区进行刻蚀,使源极区和漏极区贯穿整个介质钝化层,在所述源极区和漏极区中沉积金属形成源极和漏极,使源极和漏极与所述氮化物势垒层形成欧姆接触。
优选的,所述第一氮化物层和第二氮化物层的组分是AlxInyGa1-x-yN,其中铝的组分x>75%。
优选的,所述第二氮化物层中的硅含量大于1E/18cm3
优选的,所述第二氮化物层中的硅含量超过0.1%,使得该第二氮化物层变成铝硅氮合金。
优选的,所述介质钝化层包括位于该第二氮化物层上的第一介质钝化层和位于该第一介质钝化层上的第二介质钝化层,其中所述第一介质钝化层为通过原位生长的氮化硅或者硅铝氮。
优选的,所述第二介质层为氮化硅层,该第二介质层通过等离子体增强化学气相沉积、低压化学气相沉积、微波等离子溅射沉积或气体离化团束方法中的一种进行制作。
优选的,所述氧化处理形成的氧化物和/或氮氧化物为该栅极区对应位置处的氮化物势垒层全部或者部分。
优选的,所述氧化处理可以通过氧离子、臭氧或热氧化方法中的一种进行处理,生成的氧化物和/或氮氧化物可以为AlSiON、AlSiO、AlON、Al2O3或者其任意组合。
优选的,所述栅极工艺在刻蚀完介质钝化层之后,进一步包括在整个器件表面沉积第三介质层。
优选的,所述第三介质层的材质可以是三氧化二铝、氮氧化铝、氧化铪、氧化铪铝、氮化硅、硅铝氮、氧化硅、氮氧化硅中的一种或其任意组合,沉积的方法为CVD、ALD、MOCVD或PVD中的一种。
优选的,所述栅极工艺和所述源极和漏极工艺的次序可以互换。
相比较现有技术,本发明的射频器件具有如下的特征:
第一、通过在富铝氮化物层上,再制作一层含硅氮化物,使硅的含量足够高,从而使漏、源极中的金属电极与该含硅氮化铝形成欧姆接触,一方面降低了漏源极的接触电阻,另一方面,由于含硅氮化铝能够提供更多的自由电子,进一步提高了二维电子气的浓度,进而提高了器件的射频性能。
第二、在上述含硅氮化铝上,通过原位生长一层氮化硅或硅铝氮,作为氮化铝的钝化层,从而降低表面态密度,减少应力的释放。
第三、对栅极处的氮化物势垒层做氧化处理,生成氧化物、氮氧化物或者其组合,降低栅极漏电流和源极漏极漏电流。
附图说明
图1是本发明的第一实施方式的射频器件结构示意图;
图2和图3是本发明的第二实施方式的射频器件结构示意图;
图4是本发明的第三实施方式的射频器件结构示意图;
图5A至5F为本发明第一实施方式的射频器件制作方法的流程示意图;
图6A至6G为本发明第二实施方式的射频器件制作方法的流程示意图;
图7A至7G为本发明第三实施方式的射频器件制作方法的流程示意图;
图8A至8F为本发明第四实施方式的射频器件制作方法的流程示意图;
具体实施方式
正如背景技术中所述,氮化铝在氮化镓基高电子迁移率晶体管中的应用,极大地提高了器件的射频性能。然而较宽的能带宽度使氮化铝材料在与金属材料接触时会产生高的肖特基势垒,极大地提高了漏、源极的接触电阻。同时为了调节氮化铝和氮化镓之间的晶格失配问题,现有技术往往通过在氮化铝表面引入氮化镓冒层,该氮化镓冒层增加了栅极到二维电子气的距离,从而降低了器件的射频性能。
为了改善上述两个缺点,提高氮化镓基高电子迁移率晶体管的射频性能,本发明提出了一种含有氮化镓基高电子迁移率晶体管的射频器件。该射频器件通过在结构上做如下改变,来提高器件的射频性能:
第一、在富铝的第一氮化物层上,再制作一层含硅的第二氮化物层,使硅的含量足够高,从而使漏、源极中的金属电极与该含硅氮化物形成欧姆接触,一方面降低了漏源极的接触电阻,另一方面,由于含硅氮化物能够提供更多的自由电子,进一步提高了二维电子气的浓度,进而提高了器件的射频性能。第一氮化物层和第二氮化物层的组分优选为AlxInyGa1-x-yN,其中铝的组分x>75%。
第二、在上述第二氮化物上,通过原位生长一层氮化硅或硅铝氮,作为的钝化层,从而降低表面态密度,减少应力的释放。
第三、对栅极处的氮化物势垒层做氧化处理,生成氧化物、氮氧化物或者其组合,降低栅极漏电流和源极漏极漏电流。
下面将通过具体实施方式对本发明的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图1,图1是本发明的第一实施方式的射频器件结构示意图。如图所示,本发明的射频器件包括:
衬底10,所述衬底10可以为为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓或氮化铝中的一种。
在所述衬底10上形成氮化物成核层11、氮化物缓冲层12。
该氮化物成核层11起到匹配衬底材料和氮化镓层的作用。
需要注意的是,所述成核层11和缓冲层12为后续在衬底上生长氮化镓半导体材料提供晶格匹配和保护衬底的功效,然而该两层材质并非半导体生产工艺中必须的,在一些极端情况下可以不用成核层11和/或缓冲层12,或者该成核层和/或缓冲层12也可以使用其它材质代替。
在所述缓冲层12上形成的氮化物晶体管结构,该氮化物晶体管包括氮化镓沟道层13和氮化物势垒层14,该氮化镓沟道层13提供二维电子气运动的沟道,在该氮化镓沟道层13中,也可以掺入铝或者铟等其他成分。该氮化物势垒层14包括位于氮化镓沟道层13之上的第一氮化物层141和位于该第一氮化物层上的第二氮化物层142,该第一氮化物层141和第二氮化物层142的组分优选为AlxInyGa1-x-yN,其中铝的组分x>75%,当然该第一氮化物层141和第二氮化物层142也可以是其他氮化物材料,比如氮化铝、铝镓氮等。所述第二氮化物层142含有硅,其硅的含量要尽量高,比如超过1E18/cm3,1E19/cm3,甚至1E20/cm3。更加极端的情况是生成含硅合金,其中硅的比例可以超过0.1%,甚至1%,甚至10%。该掺杂硅的第二氮化物层可以降低源漏接触电阻,同时增加二维电子气浓度。所述第一氮化物层141的厚度为0.25nm至12nm,所述第二氮化物层142的厚度为0.25nm至12nm。
形成于所述第二氮化物层141上的介质钝化层15,所述介质钝化层15优选以原位生长方式形成在所述第二氮化物层141上的第一介质钝化层151,通过该层原位生长的第一介质钝化层151,可以减少氮化物势垒层14的表面态,减少势垒层的应力释放。进一步地,还可以在所述第一介质钝化层151上生长第二介质钝化层152,使氮化铝的表面态进一步降低。该第二介质钝化层152可以是通过金属有机化学气相沉积MOCVD、原子层沉积ALD、离子体增强化学气相沉积PECVD、低压化学气相沉积LPCVD、分子束外延MBE、化学气相沉积CVD、气体离化团束GCIB等方法制作,该第一介质层151和第二介质层152的材质可以为SiN、SiO2、SiAlN、SiON、Al2O3、HfO2、HfAlO中的一种,或者是其组合。尺寸上,对于原位生长的第一介质层151,可以控制在0.25nm至100nm。
在所述介质钝化层15上定义有栅极区及分别位于所述栅极两侧的源极区和漏极区,通过在这些区域沉积金属或其它导电材料,从而形成栅极161以及源极162和漏极163。其中源极162和漏极163贯穿整个介质钝化层15之后,与第二氮化物层142形成欧姆接触。栅极161贯穿整个介质钝化层15,且第二氮化物142位于该栅极区的位置被全部氧化,从而在该区域形成氧化物171,栅极161正好设置于该氧化物171上,需要指出的是,该氧化物171也可以是氮氧化物或者氧化物与氮氧化物的组合,比如AlSiON、AlSiO、AlON、Al2O3或者其任意组合。
请参见图2,图2是本发明的第二实施方式的射频器件结构示意图。如图所示,在本实施方式中,第二氮化物层142位于该栅极区的位置被减薄,减薄后,对该位置处剩余部分的第二氮化物层进行氧化处理,形成的氧化物172包括第二氮化物层底部的剩余部分以及侧壁上的部分,使该氧化物172形成“凹”字形。请参见图3,图3是第二实施方式的另外一种变形,即将第二氮化物层142完全刻蚀掉,露出第一氮化物141,然后对该栅极区的氮化物势垒层进行氧化处理,生成的氧化物172’包括第一氮化物顶部,以及第二氮化物侧壁部分。其它与第一实施方式的结构相同,此处不再赘述。
图4是本发明第三实施方式的射频器件结构示意图。如图所示,在本实施方式中,在所述栅极161和所述介质钝化层15之间进一步设有第三介质层153,该第三介质层153覆盖介质钝化层15的最外侧表面以及该介质钝化层15位于栅极区的凹槽之中。该第三介质层153的材质可以为三氧化二铝、氮氧化铝、氧化铪、氧化铪铝、氮化硅、硅铝氮、氧化硅、氮氧化硅中的一种或其任意组合。沉积的方法包括PECVD、LPCVD、MBE、CVD、ALD、MOCVD或PVD等等。
这里要指出的是,以上各种实施方式的射频器件,还可以通过进一步组合,比如将氧化物和第三介质钝化层等特征进行任意组合搭配,从而形成更多的实施方式,由于这些组合通过对已有实施方式的描述可以简单的得到,此处不再赘述。
下面,将对本发明中,用以形成上述各种射频器件的制作方法,通过具体实施方式做详细描述。
图5A至5F为本发明第一实施方式的射频器件制作方法的流程示意图。如图所示,该制作方法包括:
衬底外延工艺:在衬底上10依次形成氮化物成核层11、氮化物缓冲层12、氮化镓沟道层13、氮化物势垒层14和介质钝化层15,如图5A所示。
在该步骤中,衬底10可以为为蓝宝石、碳化硅、硅、铌酸锂、SOI、氮化镓或氮化铝中的一种。
氮化镓沟道层13和氮化物势垒层14一起形成氮化物晶体管结构。该氮化镓沟道层13提供二维电子气运动的沟道,此沟道层也可以包含铝或者铟等其他成分。该氮化物势垒层14为富铝结构的四元合金如AlInGaN,其中铝的含量超过75%,起到势垒的作用。进一步地,该氮化物势垒层14包括第一氮化物层141和第二氮化物层142,其中该第二氮化物层142含有硅,其硅的含量要尽量高,比如超过1E18/cm3,1E19/cm3,甚至1E20/cm3,更加极端的情况是生成合金,其中硅的比例可以超过0.1%,甚至1%,甚至10%。该掺杂氮化物层可以降低源漏接触电阻,同时增加二维电子气浓度。所述第一氮化物层141的厚度为0.25nm至12nm,所述第二氮化物层142的厚度为0.25nm至12nm。
所述介质钝化层15优选以原位生长方式形成在所述第二氮化物层142上的第一介质钝化层151,通过该层原位生长的第一介质钝化层151,可以减少氮化物势垒层14的表面态,减少势垒层的应力释放。进一步地,还可以在所述第一介质钝化层151上生长第二介质钝化层152,使氮化物势垒层14的表面态进一步降低。该第二介质钝化层152可以是通过金属有机化学气相沉积MOCVD、原子层沉积ALD、离子体增强化学气相沉积PECVD、低压化学气相沉积LPCVD、分子束外延MBE、化学气相沉积CVD、气体离化团束GCIB等方法制作,该第一介质层151和第二介质层152的材质可以为SiN、SiO2、SiAlN、SiON、Al2O3、HfO2、HfAlO中的一种,或者是其组合。尺寸上,对于原位生长的第一介质层151,可以控制在0.25nm至100nm。
源极和漏极工艺:在所述介质钝化层15上定义源极区和漏极区,对所述源极区和漏极区进行刻蚀,使源极区和漏极区贯穿整个介质钝化层,在所述源极区和漏极区中沉积金属或其它导电材料形成源极162和漏极163,使源极162和漏极163与所述氮化物势垒层14形成欧姆接触,如图5B至5C所示。
在该步骤中,对源极区和漏极区刻蚀采用的方法优选为基于氟离子的干法刻蚀,当然也可以是使用其它刻蚀气的干法刻蚀或者使用腐蚀液进行的湿法刻蚀。
栅极工艺,在本实施方式中,该栅极工艺具体包括步骤:
在所述介质钝化层15上定义栅极区,对所述栅极区进行刻蚀,使栅极区贯穿整个介质钝化层,如图5D。在该步骤中,对栅极区刻蚀采用的方法优选为基于氟离子的干法刻蚀,当然也可以是使用其它刻蚀气的干法刻蚀或者使用腐蚀液进行的湿法刻蚀。
对该栅极区中露出的氮化物势垒层14进行氧化处理,使该栅极区对应位置处的第二氮化物层142全部变成氧化物、氮氧化物或其混合物171,如图5E。在该步骤中氧化处理可以通过氧离子/臭氧/热氧化等方法处理,生成的氧化物171可以为AlSiON、AlSiO、AlON、Al2O3或者其任意组合。
在该栅极区中沉积栅极金属或其它导电材料形成栅极161,如图5F。
请参见图6A至6G,图6A至6G为本发明第二实施方式的射频器件制作方法的流程示意图。该第二实施方式与第一实施方式的不同之处在于,在所述栅极工艺中,对介质钝化层15刻蚀完成后,还包括对栅极区对应位置处的第二氮化物142的减薄工艺,该减薄工艺通过干法刻蚀或者湿法刻蚀进行。通过该减薄工艺,使栅极区除了贯穿介质钝化层15之外,进一步渗透至第二氮化物层142中,如图6E所示。然后对减薄之后的氮化物势垒层实施氧化处理,此时处理形成的氧化物172包括第二氮化物底部的剩余部分以及侧壁上的部分,使该氧化物172形成“凹”字形,如图6F所示。其余与第一实施方式相同之处,此处不再赘述。需要注意的是,在该实施方式中,在对第二氮化物142进行减薄时,可以将该第二氮化物142完全刻蚀,露出第一氮化物141,此时形成的氧化物172’具有如图3的形状。
请参见图7A至7G,图7A至7G为本发明第三实施方式的射频器件制作方法的流程示意图。在该实施方式的栅极工艺中,包括如下步骤:
在所述介质钝化层15上定义栅极区,对所述栅极区进行刻蚀,使栅极区贯穿整个介质钝化层,如图7D所示。
对栅极区对应位置处的第二氮化物142进行减薄工艺,直至第一氮化物层141,如图7E所示。
在整个器件的表面沉积第三介质层153,即该第三介质层153覆盖于源极162、漏极163、第二介质钝化层152,以及栅极区的凹槽内表面,如图7F所示。第三介质层153的材质可以是三氧化二铝、氮氧化铝、氧化铪、氧化铪铝、氮化硅、硅铝氮、氧化硅、氮氧化硅中的一种或其任意组合。沉积的方法包括PECVD、LPCVD、MBE、CVD、ALD、MOCVD或PVD等等。
在该栅极区中沉积栅极金属或其它导电材料形成栅极161,如图7G。
其余与其他实施方式相同之处不再赘述。
请参见图8A至8F,图8A至8F为本发明第四实施方式的射频器件制作方法的流程示意图。该第四实施方式与第一实施方式的不同之处在于,将源极和漏极工艺与栅极工艺的先后次序进行了调换,即先进行栅极工艺,在介质钝化层上刻蚀出栅极区并沉积形成栅极161,然后再在该栅极161的两侧分别刻蚀出源极区和漏极区并沉积形成源极162和漏极163。其余与第一实施方式相同之处,此处不再赘述。
需要指出的是,除了上述的四种实施方式之外,还可以将各种实施方式对应的各个工艺进行其它组合,从而形成另外的实施方式,由于这种组合可以通过给出的实施方式进行简单的变换即能得到,在此不再一一列举。
综上所述,本发明提出了一种射频器件及其制作方法,该射频器件通过第一、在富铝的第一氮化物层上,再制作一层含硅的第二氮化物层,使硅的含量足够高,从而使漏、源极中的金属电极与该含硅氮化铝形成欧姆接触,一方面降低了漏源极的接触电阻,另一方面,由于含硅氮化物能够提供更多的自由电子,进一步提高了二维电子气的浓度,进而提高了器件的射频性能。第一氮化物层和第二氮化物层中的铝的含量超过75%。第二、在上述含硅氮化铝上,通过原位生长一层氮化硅或硅铝氮,作为氮化物势垒层的钝化层,从而降低表面态密度,减少应力的释放。第三、对栅极处的氮化物势垒层做氧化处理,生成氧化物、氮氧化物或者其组合,降低栅极漏电流和源极漏极漏电流。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (22)

1.一种射频器件,其特征在于,包括:
衬底,
氮化物成核层和氮化物缓冲层,依次形成于所述衬底上;
形成于所述氮化物缓冲层上的氮化物晶体管结构,所述氮化物晶体管包括氮化镓沟道层和氮化物势垒层,所述氮化物势垒层包括位于氮化镓沟道层之上的第一氮化物层和位于该第一氮化物层上的第二氮化物层,所述第二氮化物层含有硅元素;
形成于所述第二氮化物层上的介质钝化层,所述介质钝化层上定义有栅极区及分别位于所述栅极区两侧的源极区和漏极区;
位于栅极区的氮化物势垒层经过氧化处理形成的氧化物和/或氮氧化物;
以及形成于所述栅极区中的栅极以及形成于所述源极区和漏极区的源极和漏极。
2.如权利要求1所述的射频器件,其特征在于:第一氮化物层和第二氮化物层的组分为是AlxInyGa1-x-yN,其中铝的组分x>75%。
3.如权利要求1所述的射频器件,其特征在于:所述第二氮化物层中的硅含量大于1E/18cm3
4.如权利要求1所述的射频器件,其特征在于:所述第二氮化物层中的硅含量超过0.1%。
5.如权利要求1所述的射频器件,其特征在于:所述第一氮化物层的厚度为0.25nm-12nm;所述第二氮化物层的厚度为0.25nm-12nm。
6.如权利要求1所述的射频器件,其特征在于:所述介质钝化层包括位于该第二氮化物层上的第一介质钝化层和位于该第一介质钝化层上的第二介质钝化层。
7.如权利要求6所述的射频器件,其特征在于:所述第一介质钝化层和第二介质钝化层为SiN、SiO2、SiAlN、SiON、Al2O3、HfO2、HfAlO中的一种,或者是其组合。
8.如权利要求1所述的射频器件,其特征在于:所述栅极区贯穿整个介质钝化层,所述氮化物势垒层对应所述栅极区的位置被全部或者部分氧化成氧化物,所述栅极位于该氧化物之上。
9.如权利要求1所述的射频器件,其特征在于:所述栅极区贯穿整个介质钝化层,在所述栅极和所述介质钝化层之间进一步设有第三介质层,该第三介质层为三氧化二铝、氮氧化铝、氧化铪、氧化铪铝、氮化硅、硅铝氮、氧化硅、氮氧化硅中的一种或其任意组合。
10.如权利要求1所述的射频器件,其特征在于:所述源极区和所述漏极区贯穿整个介质钝化层,所述源极和所述漏极与所述氮化物势垒层形成欧姆接触。
11.如权利要求1所述的射频器件,其特征在于:所述衬底为硅、碳化硅、蓝宝石、氮化镓、氮化铝、铌酸锂或SOI中的一种。
12.一种如权利要求1至11任意一项所述的射频器件的制作方法,其特征在于,包括步骤:
衬底外延工艺:在衬底上依次形成氮化物成核层、氮化物缓冲层、氮化镓沟道层、氮化物势垒层和介质钝化层,其中:所述氮化物势垒层包括第一氮化物层和第二氮化物层,该第二氮化物层含有硅;
栅极工艺:在所述介质钝化层上定义栅极区,对所述栅极区进行刻蚀,使栅极区贯穿整个介质钝化层,对栅极区中暴露出来的氮化物势垒层进行氧化处理形成氧化物和/或氮氧化物,在该栅极区中沉积金属形成栅极;
源极和漏极工艺:在所述介质钝化层上定义源极区和漏极区,对所述源极区和漏极区进行刻蚀,使源极区和漏极区贯穿整个介质钝化层,在所述源极区和漏极区中沉积金属形成源极和漏极,使源极和漏极与所述氮化物势垒层形成欧姆接触。
13.如权利要求12所述的射频器件的制作方法,其特征在于:所述第一氮化物层和第二氮化物层的组分是AlxInyGa1-x-yN,其中铝的组分x>75%。
14.如权利要求12所述的射频器件的制作方法,其特征在于:所述第二氮化物层中的硅含量大于1E/18cm3
15.如权利要求12所述的射频器件的制作方法,其特征在于:所述第二氮化物层中的硅含量超过0.1%,使得该第二氮化物层变成含硅合金。
16.如权利要求12所述的射频器件的制作方法,其特征在于:所述介质钝化层包括位于该第二氮化物层上的第一介质钝化层和位于该第一介质钝化层上的第二介质钝化层
17.如权利要求16所述的射频器件的制作方法,其特征在于:所述第一介质层和第二介质层为SiN、SiO2、SiAlN、SiON、Al2O3、HfO2、HfAlO中的一种或者是其任意组合,第二介质层的生长方式可以是MOCVD、ALD、PECVD、LPCVD、MBE、CVD、GCIB中的一种。
18.如权利要求12所述的射频器件的制作方法,其特征在于:所述氧化处理形成的氧化物和/或氮氧化物为该栅极区对应位置处的氮化物势垒层全部或者部分。
19.如权利要求18所述的射频器件的制作方法,其特征在于:所述氧化处理可以通过氧离子、臭氧或热氧化方法中的一种进行处理,生成的氧化物和/或氮氧化物可以为AlSiON、AlSiO、AlON、Al2O3或者其任意组合。
20.如权利要求12所述的射频器件的制作方法,其特征在于:所述栅极工艺在刻蚀完介质钝化层之后,进一步包括在整个器件表面沉积第三介质层。
21.如权利要求20所述的射频器件的制作方法,其特征在于:所述第三介质层的材质可以是三氧化二铝、氮氧化铝、氧化铪、氧化铪铝、氮化硅、硅铝氮、氧化硅、氮氧化硅中的一种或其任意组合,沉积的方法为PECVD、LPCVD、MBE、CVD、ALD、MOCVD或PVD中的一种。
22.如权利要求12所述的射频器件的制作方法,其特征在于:所述栅极工艺和所述源极和漏极工艺的次序可以互换。
CN201210192434.7A 2012-06-12 2012-06-12 一种射频器件及其制作方法 Active CN102810564B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210192434.7A CN102810564B (zh) 2012-06-12 2012-06-12 一种射频器件及其制作方法
PCT/CN2013/075969 WO2013185526A1 (zh) 2012-06-12 2013-05-21 一种射频器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210192434.7A CN102810564B (zh) 2012-06-12 2012-06-12 一种射频器件及其制作方法

Publications (2)

Publication Number Publication Date
CN102810564A true CN102810564A (zh) 2012-12-05
CN102810564B CN102810564B (zh) 2017-03-15

Family

ID=47234228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210192434.7A Active CN102810564B (zh) 2012-06-12 2012-06-12 一种射频器件及其制作方法

Country Status (2)

Country Link
CN (1) CN102810564B (zh)
WO (1) WO2013185526A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013185526A1 (zh) * 2012-06-12 2013-12-19 苏州能讯高能半导体有限公司 一种射频器件及其制作方法
CN104064594A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法、电源装置和高频放大器
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN105304704A (zh) * 2014-05-30 2016-02-03 台达电子工业股份有限公司 半导体装置与其的制造方法
CN106449406A (zh) * 2016-05-30 2017-02-22 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN108258043A (zh) * 2018-01-11 2018-07-06 北京华碳科技有限责任公司 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN108695157A (zh) * 2018-04-16 2018-10-23 厦门市三安集成电路有限公司 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN110277446A (zh) * 2013-01-21 2019-09-24 台湾积体电路制造股份有限公司 高电子迁移率晶体管
CN110534421A (zh) * 2019-08-26 2019-12-03 深圳市汇芯通信技术有限公司 栅极制造方法及相关产品
CN110767746A (zh) * 2019-10-28 2020-02-07 北京华进创威电子有限公司 一种在位生长介质层作为帽层的hemt结构及其制作方法
CN111937156A (zh) * 2020-06-30 2020-11-13 英诺赛科(珠海)科技有限公司 半导体装置和其制造方法
WO2024001693A1 (zh) * 2022-06-29 2024-01-04 华为技术有限公司 一种器件、模组和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1596477A (zh) * 2001-05-11 2005-03-16 美商克立股份有限公司 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管
CN1989601A (zh) * 2004-07-23 2007-06-27 克里公司 制造具有盖层和凹进栅极的氮化物基晶体管的方法
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20100012977A1 (en) * 2008-07-15 2010-01-21 Interuniversitair Microelektronica Centrum Vzw (Imec) Semiconductor device
CN102315261A (zh) * 2010-07-06 2012-01-11 西安能讯微电子有限公司 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383980C (zh) * 2004-12-30 2008-04-23 中国科学院半导体研究所 改善氮化镓基高电子迁移率晶体管栅极肖特基性能的结构
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
CN102810564B (zh) * 2012-06-12 2017-03-15 苏州能讯高能半导体有限公司 一种射频器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1596477A (zh) * 2001-05-11 2005-03-16 美商克立股份有限公司 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管
CN1989601A (zh) * 2004-07-23 2007-06-27 克里公司 制造具有盖层和凹进栅极的氮化物基晶体管的方法
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20100012977A1 (en) * 2008-07-15 2010-01-21 Interuniversitair Microelektronica Centrum Vzw (Imec) Semiconductor device
CN102315261A (zh) * 2010-07-06 2012-01-11 西安能讯微电子有限公司 半导体器件及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013185526A1 (zh) * 2012-06-12 2013-12-19 苏州能讯高能半导体有限公司 一种射频器件及其制作方法
CN110277446A (zh) * 2013-01-21 2019-09-24 台湾积体电路制造股份有限公司 高电子迁移率晶体管
CN104064594A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法、电源装置和高频放大器
US9755061B2 (en) 2013-03-18 2017-09-05 Fujitsu Limited Semiconductor device and method for producing the same, power supply device, and high-frequency amplifier
US10468514B2 (en) 2013-03-18 2019-11-05 Fujitsu Limited Semiconductor device and method for producing the same, power supply device, and high-frequency amplifier
CN104064594B (zh) * 2013-03-18 2018-10-12 富士通株式会社 半导体器件及其制造方法、电源装置和高频放大器
CN105304704A (zh) * 2014-05-30 2016-02-03 台达电子工业股份有限公司 半导体装置与其的制造方法
CN104393039A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN104393039B (zh) * 2014-10-23 2017-02-15 西安电子科技大学 InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN106449406A (zh) * 2016-05-30 2017-02-22 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN106449406B (zh) * 2016-05-30 2020-05-12 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN108258043A (zh) * 2018-01-11 2018-07-06 北京华碳科技有限责任公司 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN108695157A (zh) * 2018-04-16 2018-10-23 厦门市三安集成电路有限公司 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN108695157B (zh) * 2018-04-16 2020-09-04 厦门市三安集成电路有限公司 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN110534421A (zh) * 2019-08-26 2019-12-03 深圳市汇芯通信技术有限公司 栅极制造方法及相关产品
CN110534421B (zh) * 2019-08-26 2020-06-23 深圳市汇芯通信技术有限公司 栅极制造方法及相关产品
CN110767746A (zh) * 2019-10-28 2020-02-07 北京华进创威电子有限公司 一种在位生长介质层作为帽层的hemt结构及其制作方法
CN111937156A (zh) * 2020-06-30 2020-11-13 英诺赛科(珠海)科技有限公司 半导体装置和其制造方法
CN111937156B (zh) * 2020-06-30 2024-04-05 英诺赛科(珠海)科技有限公司 半导体器件和其制造方法
US12021122B2 (en) 2020-06-30 2024-06-25 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
WO2024001693A1 (zh) * 2022-06-29 2024-01-04 华为技术有限公司 一种器件、模组和设备

Also Published As

Publication number Publication date
WO2013185526A1 (zh) 2013-12-19
CN102810564B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN102810564A (zh) 一种射频器件及其制作方法
US9722064B2 (en) Isolated gate field effect transistor and manufacture method thereof
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
JP5697012B2 (ja) 溝の形成方法、および電界効果トランジスタの製造方法
US9812540B2 (en) Enhanced switch device and manufacturing method therefor
JP2010238838A (ja) 半導体装置及び半導体装置の製造方法
CN112420850B (zh) 一种半导体器件及其制备方法
JP2011124258A (ja) 窒化物系ダイオード
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
JP5144326B2 (ja) 電界効果トランジスタ
JP5520432B2 (ja) 半導体トランジスタの製造方法
JP2009267155A (ja) 半導体装置
JP2017073500A (ja) 窒化物半導体装置およびその製造方法
CN113113477A (zh) 基于ScAlN双沟道异质结结构的GaN射频器件及其制备方法
CN106257686A (zh) 半导体器件及其制造方法
JP2003051508A (ja) GaN系半導体装置
CN112825330B (zh) 一种高线性度复合栅结构的GaN晶体管器件及其制备方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
JP5629977B2 (ja) 半導体装置及びその製造方法
JP5087235B2 (ja) 窒化物半導体装置の製造方法
JP2003229412A (ja) ドライエッチング方法および半導体素子
CN103745922A (zh) GaN高电子迁移率晶体管复合介质绝缘栅的制造方法
CN109755301A (zh) 一种高质量栅界面的GaN MISFET器件及其制备方法
CN218414587U (zh) 插指栅结构的hemt射频器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU DYNAX SEMICONDUCTOR INC.

Free format text: FORMER OWNER: CHENG KAI

Effective date: 20130409

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 215124 SUZHOU, JIANGSU PROVINCE TO: 215300 SUZHOU, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20130409

Address after: 215300 Suzhou Province, Kunshan City, Yushan Town, Feng Feng Road, No. 18, No.

Applicant after: Suzhou Dynax High-Energy Semiconductor Co., Ltd.

Address before: 215124 No. 99 benevolence Road, Suzhou Industrial Park, Jiangsu, Suzhou

Applicant before: Cheng Kai

C14 Grant of patent or utility model
GR01 Patent grant