CN110534421B - 栅极制造方法及相关产品 - Google Patents
栅极制造方法及相关产品 Download PDFInfo
- Publication number
- CN110534421B CN110534421B CN201910798919.2A CN201910798919A CN110534421B CN 110534421 B CN110534421 B CN 110534421B CN 201910798919 A CN201910798919 A CN 201910798919A CN 110534421 B CN110534421 B CN 110534421B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- gate
- window
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000011810 insulating material Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 230000003071 parasitic effect Effects 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 69
- 229910002601 GaN Inorganic materials 0.000 claims description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910004205 SiNX Inorganic materials 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 238000013461 design Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 239000010410 layer Substances 0.000 description 177
- 238000010586 diagram Methods 0.000 description 24
- 238000004590 computer program Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 230000015654 memory Effects 0.000 description 10
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请实施例公开了一种栅极制造方法及相关产品，包括：提供硅基GaN基板(包括硅基衬底、GaN缓冲层和外延层)，在外延层X的上端面设置开设有栅极窗口的介质层Y，栅极窗口为凹槽；在介质层Y和栅极窗口沉积预设绝缘材料，形成绝缘层J，刻蚀绝缘层J1和绝缘层J2得到仅保留有部分侧边绝缘层的内侧墙，栅极窗口在内侧墙的约束下的线宽小于预设线宽；在介质层Y和栅极窗口上设置金属层G1，形成T型栅极。本申请实施例实现栅极线宽的更小物理尺寸的量产化，保证射频器件的高频性能，同时金属层G1形成改进型的T‑型栅极，能够带来更低的栅极寄生电容Cgs和Cgd，进一步提升在应用中的射频性能。
Description
技术领域
本申请涉及芯片领域，具体涉及一种栅极制造方法及相关产品。
背景技术
氮化镓GaN因为其优越的材料特性，成为下一代射频技术的优选的半导体材料。GaN的高电子迁移率晶体管HEMT利用GaN/AlGaN异质结形成的二维电子气2DEG实现HEMT晶体管的射频特性，又利用GaN的高击穿电场特性，实现高频率条件下对于输入信号进行功率放大。截止频率fT是用于衡量HEMT高频性能的主要技术性能指标，而提高截止频率fT的主要在于不断减小HEMT的栅极尺寸Gate Length。
发明内容
本申请实施例提供了一种栅极制造方法及相关产品，实现栅极线宽的更小物理尺寸的量产化，保证射频器件的高频性能，同时金属层G1形成改进型的 T-型栅极，能够带来更低的栅极寄生电容Cgs和Cgd，进一步提升在应用中的射频性能。
第一方面，本申请实施例提供了一种栅极制造方法，应用于器件制造系统，所述器件制造系统用于制造硅基氮化镓GaN射频高电子迁移率晶体管HEMT，所述器件制造系统包括基于CMOS工艺的深紫外光刻机；所述方法包括：
提供硅基GaN基板，所述硅基GaN基板包括硅基衬底、设置于所述硅基衬底的上端面的GaN层、设置于所述GaN层上端面的外延层X，其中上和下的第一位置关系和第二位置关系对应，所述第二位置关系为所述外延层X、所述GaN层和所述硅基衬底的由上至下的位置关系；
在所述外延层X的上端面设置开设有栅极窗口的介质层Y，所述栅极窗口为凹槽；
在所述介质层Y和所述栅极窗口沉积预设绝缘材料，形成绝缘层J，所述绝缘层J包括设置于所述介质层Y的绝缘层J1和相对于所述栅极窗口设置的绝缘层J2，所述绝缘层J2包括侧边绝缘层和底部绝缘层；
刻蚀所述绝缘层J1和所述绝缘层J2得到仅保留有部分所述侧边绝缘层的内侧墙，所述栅极窗口在所述内侧墙的约束下的线宽小于预设线宽；
在所述介质层Y和所述栅极窗口上设置金属层G1。
第二方面，本申请实施例提供了一种硅基GaN射频HEMT，包括硅基GaN 基板、开设有栅极窗口的介质层Y、设置于所述栅极窗口的内侧墙、设置于所述介质层Y和所述栅极窗口上的金属层G1，其中，
所述硅基GaN基板包括硅基衬底、设置于所述硅基衬底的上端面的GaN 层、设置于所述GaN层上端面的外延层X，其中上和下的第一位置关系和第二位置关系对应，所述第二位置关系为所述外延层X、所述GaN层和所述硅基衬底的由上至下的位置关系，所述介质层Y设置于所述外延层X的上端面；
所述栅极窗口为凹槽，所述栅极窗口在所述内侧墙的约束下的线宽小于预设线宽。
第三方面，本申请实施例提供了一种栅极制造装置，应用于器件制造系统，所述器件制造系统用于制造硅基氮化镓GaN射频高电子迁移率晶体管HEMT，所述器件制造系统包括基于CMOS工艺的深紫外光刻机；所述装置包括处理单元和通信单元，其中，
所述处理单元，用于执行如上述第一方面任一方法所描述的部分或全部步骤。
第四方面，本申请实施例提供了一种器件制造系统，包括：处理器，存储器，以及一个或多个程序；所述一个或多个程序被存储在上述存储器中，并且被配置成由所述处理器执行，所述程序包括用于执行本申请实施例第一方面任一方法中所描述的步骤的指令。
第五方面，本申请实施例提供了一种计算机可读存储介质，其中，所述计算机可读存储介质存储有用于电子数据交换的计算机程序，该计算机程序具体包括指令，所述指令用于执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。
第六方面，本申请实施例提供了一种计算机程序产品，其中，所述计算机程序产品包括计算机程序，所述计算机程序可操作来使计算机执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
可以看出，本申请实施例中，器件制造系统为基于CMOS工艺的深紫外光刻机，在使用该系统制造硅基GaN射频HEMT的工艺流程中，通过采用内侧墙结构的制造工艺，能够使得栅极窗口在内侧墙的约束下的线宽小于预设线宽，从而实现栅极线宽的更小物理尺寸的量产化，保证射频器件的高频性能，同时金属层G1形成改进型的T-型栅极，能够带来更低的栅极寄生电容Cgs和Cgd，进一步提升在应用中的射频性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是本申请实施例公开的一种栅极制造方法的流程示意图；
图1B是本申请实施例公开的一种栅极制造工艺的中间过程示意图；
图1C是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1D是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1E是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1F是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1G是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1H是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1I是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1J是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1K是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1L是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1M是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1N是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1O是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1P是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1Q是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1R是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图1S是本申请实施例公开的另一种栅极制造工艺的中间过程示意图；
图2a是本申请实施例公开的一种硅基GaN射频HEMT的结构示意图；
图2b是本申请实施例公开的另一种硅基GaN射频HEMT的结构示意图；
图3是本申请实施例公开的一种器件制造系统的结构示意图；
图4是本申请实施例公开的一种栅极制造装置的功能单元组成框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
硅基氮化镓技术路线的优势在于可以利用工业界丰富的150mm/200mm的 CMOS工艺生产线和制造设备带来的潜在的产能和成本优势，为后期硅基氮化镓射频技术的大规模商用带来前所未有的竞争优势。但是由于CMOS技术路线发展的历史原因，如表1所示，现存的150mm的CMOS生产线的先进技术节点停留在350nm的线宽，200mm的CMOS生产线的先进技术节点停留在130nm的线宽。沿用化合物半导体的工艺传统，100GHz的fT的GaN HEMT需要采用电子束曝光实现100nm的栅极尺寸。因为受限于栅极光刻设备(更先进的光刻机台用于更大的300mmSi衬底)，现存150/200mm的CMOS产线上的硅基工艺技术的栅极尺寸的最小尺度无法达到化合物半导体工艺路线中电子束曝光的最小尺寸，从而影响硅基氮化镓射频技术的性能。
表1
近年来硅基氮化镓(GaN-on-Si)的材料和工艺的逐步成熟为GaN的射频应用提出了全新的技术路线。不同于沿用化合物半导体的工艺技术路线图，硅基技术路线选择利旧大量150mm/200mm的传统的硅基CMOS工艺产线和工艺设备，有潜力大幅的增加GaN射频器件的生产产出率和降低GaN射频器件的生产制造成本，在更大的晶圆衬底上的实现GaN的集成工艺技术和微波单芯片产品。
基于此，本申请实施例提供了一种栅极制造方法，具体为采用内侧墙的硅基GaN射频HEMT的栅极缩小工艺，下面结合附图对本申请实施例进行详细说明。
如图1A所示，本申请实施例提供一种栅极制造方法，应用于器件制造系统，所述器件制造系统用于制造硅基GaN射频HEMT，所述器件制造系统包括基于CMOS工艺的深紫外光刻机，所述深紫外光刻机包括150mm/200mm的传统CMOS工艺上的深紫外光刻机台上，例如ASML PAS5500/850机型等；如图所示，本栅极制造方法包括：
步骤101，如图1B所示，提供硅基GaN基板，所述硅基GaN基板包括硅基衬底、设置于所述硅基衬底的上端面的GaN层、设置于所述GaN层上端面的外延层X，其中上和下的第一位置关系和第二位置关系对应，所述第二位置关系为所述外延层X、所述GaN层和所述硅基衬底的由上至下的位置关系。
其中，所述硅基GaN基板的硅基衬底与GaN层之间还可以设置有GaN缓冲层，所述外延层X可以是AlGaN，所述硅基衬底包括硅Si。
步骤102，如图1C所示，在所述外延层X的上端面设置开设有栅极窗口的介质层Y，所述栅极窗口为凹槽。
其中，所述栅极窗口的初始线宽可以是130nm。
其中，所述栅极窗口的形状、位置均可以根据器件设计需求进行灵活设置，此处不做唯一限定。
具体实现中，在外延层X的上端面设置介质层Y可以通过金属沉积工艺，所述栅极窗口可以通过刻蚀工艺形成。
步骤103，如图1D所示，在所述介质层Y和所述栅极窗口沉积预设绝缘材料，形成绝缘层J，所述绝缘层J包括设置于所述介质层Y的绝缘层J1和相对于所述栅极窗口设置的绝缘层J2，所述绝缘层J2包括侧边绝缘层和底部绝缘层。
其中，所述预设绝缘材料可以是SiO2。
步骤104，如图1E所示，刻蚀所述绝缘层J1和所述绝缘层J2得到仅保留有部分侧边绝缘层的内侧墙，所述栅极窗口在所述内侧墙的约束下的线宽小于预设线宽。
其中，所述内侧墙又可以称为内部隔离侧墙inside spacer，所述预设线宽可以是100nm或更小尺寸。
其中，所述部分侧边绝缘层的高度可以与介质层Y的高度相同，或者差值小于预设距离。
步骤105，如图1F所示，在所述介质层Y和所述栅极窗口上设置金属层G1，形成T型栅极。
其中，所述金属层G1例如可以是镍Ni、金Au或其他金属，此处不做唯一限定。
具体实现中，可以通过金属沉淀工艺沉积该金属层G1。
可见，本申请实施例中，器件制造系统为基于CMOS工艺的深紫外光刻机，在使用该系统制造硅基GaN射频HEMT的工艺流程中，通过采用内侧墙结构的制造工艺，能够使得栅极窗口在内侧墙的约束下的线宽小于预设线宽，从而实现栅极线宽的更小物理尺寸的量产化，保证射频器件的高频性能，同时金属层 G1形成改进型的T-型栅极，能够带来更低的栅极寄生电容Cgs和Cgd，进一步提升在应用中的射频性能。
具体的，提高量产的产出率达到100倍以上，同时实现低寄生电容的T型栅极线宽～100nm，截止频率fT～100GHz。
在一个可能的示例中，所述在所述硅基GaN基板上设置开设有栅极窗口的介质层Y，包括：在所述硅基GaN基板的所述GaN层的上端面设置介质层Y；在所述介质层Y设置栅极窗口。
具体实现中，介质层Y设置可以采用介质的化学气相沉积或其他薄膜工艺，栅极窗口的设置可以采用刻蚀工艺。
在一个可能的示例中，所述在所述介质层Y和所述栅极窗口上设置金属层 G1，形成T型栅极，包括：在所述介质层Y和所述栅极窗口上设置金属层G；刻蚀所述介质层Y的金属层G得到长度满足当前器件的设计要求的金属层G1，形成T型栅极。
在一个可能的示例中，如图1G所示，所述介质层Y包括由上至下层叠设置的介质层Y1、介质层Y2和介质层Y3。
其中，所述介质层Y1包括SiNx，所述介质层Y2包括SiO2，所述介质层Y3 包括SiNx。
在一个可能的示例中，所述在所述介质层Y设置栅极窗口，包括：使用暗场光刻工艺刻蚀所述介质层Y1和介质层Y2，形成栅极窗口，所述栅极窗口的底部端面为所述介质层Y3。
其中，如图1H所示，所述器件制造系统可以使用暗场光刻工艺刻蚀最上层 SiNx/SiO2，形成栅极窗口。
进一步地，如图1I所示，所述器件制造系统可以形成栅极窗口之后，在最上层SiNx层和所述栅极窗口沉积SiO2，形成绝缘层J，该绝缘层J包括设置于所述介质层Y的绝缘层J1和相对于所述栅极窗口设置的绝缘层J2，所述绝缘层J2 包括侧边绝缘层和底部绝缘层。
进一步地，如图1J所示，所述器件制造系统可以形成绝缘层J之后，刻蚀所述绝缘层J1和所述绝缘层J2得到仅保留有部分侧边绝缘层的内侧墙，该内侧墙的高度可以等于或略低于介质层Y2的高度。
在一个可能的示例中，所述刻蚀所述绝缘层J1和所述绝缘层J2得到仅保留有部分侧边绝缘层的内侧墙之后，所述在所述介质层Y和所述栅极窗口上设置金属层G1，形成T型栅极之前，所述方法还包括：刻蚀所述介质层Y1和所述栅极窗口的底部端面的所述介质层Y3，暴露出所述介质层Y2和所述外延层X。
其中，如图1K所示，所述器件制造系统可以采用干法或湿法刻蚀所述介质层Y1(SiNx)，暴露出所述介质层Y2(SiO2)，同时刻蚀所述栅极窗口的底部端面的所述介质层Y3(SiNx)，暴露出所述外延层X(AlGaN)，器件制造系统按照预设刻蚀参数执行刻蚀操作即可实现上述工艺。
在一个可能的示例中，所述在所述介质层Y和所述栅极窗口上设置金属层 G，形成T型栅极，包括：在所述介质层Y2和所述外延层X上沉积金属层G，形成T型栅极。
其中，如图1L所示，所述器件制造系统可以在所述介质层Y2和所述外延层 X上沉积金属层G(Ni、Au或其他金属)。
进一步地，如图1L和1M所示，所述器件制造系统刻蚀所述介质层Y2+Y3 (SiO2+SiNx)的金属层G(Ni、Au或其他金属)得到长度满足当前器件的设计要求的金属层G1，形成改进型的T型栅极。
在一个可能的示例中，如图1N所示，所述介质层Y为单层。
在一个可能的示例中，如图1O所示，所述在所述介质层Y设置栅极窗口，包括：使用暗场光刻工艺刻蚀所述介质层Y，形成栅极窗口，所述栅极窗口的底部端面为所述外延层X。
具体实现中，如图1P所示，所述器件制造系统可以形成栅极窗口之后，在最上层介质层Y和所述栅极窗口沉积SiO2，形成绝缘层J，该绝缘层J包括设置于所述介质层Y的绝缘层J1和相对于所述栅极窗口设置的绝缘层J2，所述绝缘层J2 包括侧边绝缘层和底部绝缘层。
进一步地，如图1Q所示，所述器件制造系统可以形成绝缘层J之后，刻蚀所述绝缘层J1和所述绝缘层J2得到仅保留有部分侧边绝缘层的内侧墙，该内侧墙的高度可以等于或略低于介质层Y的高度。
进一步地，如图1R所示，所述器件制造系统在所述介质层Y和所述栅极窗口上设置金属层G，形成T型栅极，包括：所述器件制造系统在所述介质层Y和所述外延层X上沉积预设金属材料以形成金属层G，形成T型栅极。
进一步地，如图1R和1S所示，所述器件制造系统刻蚀金属层G(Ni、Au或其他金属)得到长度满足当前器件的设计要求的金属层G1，形成改进型的T型栅极。
请参阅图2a，图2a是本申请实施例提供了一种硅基GaN射频HEMT200；本如图所示，本硅基GaN射频HEMT200包括硅基GaN基板210、开设有栅极窗口的介质层Y 220、设置于所述栅极窗口的内侧墙230、设置于所述介质层Y 220和所述栅极窗口上的金属层G1 240，其中，
所述硅基GaN基板210包括硅基衬底211、设置于所述硅基衬底的上端面的GaN层212、设置于所述GaN层上端面的外延层X 213，其中上和下的第一位置关系和第二位置关系对应，所述第二位置关系为所述外延层X 213、所述 GaN层212和所述硅基衬底211的由上至下的位置关系，所述介质层Y 220设置于所述外延层X 213的上端面；
所述栅极窗口为凹槽，所述栅极窗口在所述内侧墙230的约束下的线宽小于预设线宽。
其中，所述栅极窗口的底部端面可以是所述外延层X 213，也可以是所述介质层Y，即该栅极窗口相对于介质层Y可以是穿透式的开槽，也可以是非穿透式的开槽。
可以看出，本申请实施例中，器件制造系统为基于CMOS工艺的深紫外光刻机，在使用该系统制造硅基GaN射频HEMT的工艺流程中，通过采用内侧墙结构的制造工艺，能够使得栅极窗口在内侧墙的约束下的线宽小于预设线宽，从而实现栅极线宽的更小物理尺寸的量产化，保证射频器件的高频性能，同时金属层G1形成改进型的T-型栅极，能够带来更低的栅极寄生电容Cgs和Cgd，进一步提升在应用中的射频性能。
在一个可能的示例中，所述内侧墙230为预设绝缘材料。
在一个可能的示例中，所述预设绝缘材料包括SiO2。
在一个可能的示例中，所述内侧墙230的高度与所述介质层Y 220的高度相同。
在一个可能的示例中，所述内侧墙230的高度与所述介质层Y 220的高度的差值小于预设值。
其中，所述预设值例如可以是200nm等。
在一个可能的示例中，如图2b所示，所述介质层Y 220包括由上至下层叠设置的介质层Y2 222和介质层Y3 223。
在一个可能的示例中，所述介质层Y2 222包括SiO2，所述介质层Y3 223 包括SiNx。
在一个可能的示例中，所述介质层Y 220为单层。
在一个可能的示例中，所述介质层Y 220包括SiO2。
在一个可能的示例中，所述栅极窗口的底部端面为所述外延层X 213。
在一个可能的实例中，所述栅极窗口的底部端面为薄层栅极介质层形成 MIS结。
在一个可能的示例中，所述金属层G1 240的长度满足当前器件的设计要求。
与上述图1A所示的实施例一致的，请参阅图3，图3是本申请实施例提供的一种器件制造系统300的结构示意图，如图所示，该器件制造系统包括处理器301、存储器302、通信接口303以及一个或多个程序304，其中，上述一个或多个程序304被存储在上述存储器302中，并且被配置由上述处理器301执行，上述程序304包括用于执行如上述栅极制造方法实施例中任一步骤的指令。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，器件制造系统为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所提供的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对器件制造系统进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
图4是本申请实施例中所涉及的栅极制造装置400的功能单元组成框图。该栅极制造装置400应用于器件制造系统，所述器件制造系统制造硅基氮化镓 GaN射频HEMT，该栅极制造装置400包括处理单元401和通信单元402，其中，
所述处理单元401，用于执行如上述方法实施例中任一步骤。
其中，所述栅极制造装置400还可以包括存储单元403，用于存储移动终端的程序代码和数据。所述处理单元401可以是处理器，所述通信单元402可以是触控显示屏或者收发器，存储单元403可以是存储器。
本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述栅极制造方法实施例中记载的任何一种栅极制造方法的部分或全部步骤，上述计算机包括器件制造系统。
本申请实施例还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种栅极制造方法的部分或全部步骤，上述计算机包括器件制造系统。
需要说明的是，对于前述的各栅极制造方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
本领域普通技术人员可以理解上述栅极制造方法实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称： RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请栅极制造方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请栅极制造方法的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
可以理解的是，凡是被控制或者被配置以用于执行本申请栅极制造方法实施例所描述的流程图的处理方法的产品，如上述流程图的处理装置、电子设备以及计算机可读存储介质，均属于本申请所描述的相关产品的范畴。
显然，本领域的技术人员可以对本申请提供的硅基GaN射频HEMT进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (1)
1.一种栅极制造方法，其特征在于，应用于器件制造系统，通过采用内侧墙结构的制造工艺，能够使得栅极窗口在内侧墙的约束下的线宽小于预设线宽，从而实现栅极线宽的更小物理尺寸的量产化，保证射频器件的高频性能，同时金属层G1形成改进型的T-型栅极，能够带来更低的栅极寄生电容Cgs和Cgd，进一步提升在应用中的射频性能；所述器件制造系统用于制造硅基氮化镓GaN射频高电子迁移率晶体管HEMT，所述器件制造系统包括基于互补金属氧化物半导体CMOS工艺的深紫外光刻机，所述深紫外光刻机包括150mm/200mm的传统CMOS工艺上的深紫外光刻机台上，所述传统CMOS工艺上的深紫外光刻机台为ASMLPAS5500/850机型；所述方法包括：
提供硅基GaN基板，所述硅基GaN基板包括硅基衬底、设置于所述硅基衬底的上端面的GaN层、设置于所述GaN层上端面的外延层X，其中上和下的第一位置关系和第二位置关系对应，所述第二位置关系为所述外延层X、所述GaN层和所述硅基衬底的由上至下的位置关系，其中，所述硅基GaN基板的硅基衬底与所述GaN层之间还设置有GaN缓冲层，所述外延层X是AlGaN，所述硅基衬底包括硅Si；在所述外延层X的上端面设置开设有栅极窗口的介质层Y，所述栅极窗口为凹槽，在所述外延层X的上端面设置的所述介质层Y通过金属沉积工艺，所述栅极窗口通过刻蚀工艺形成；在所述介质层Y和所述栅极窗口沉积预设绝缘材料，形成绝缘层J，所述绝缘层J包括设置于所述介质层Y的绝缘层J1和相对于所述栅极窗口设置的绝缘层J2，所述绝缘层J2包括侧边绝缘层和底部绝缘层，所述预设绝缘材料为SiO2；刻蚀所述绝缘层J1和所述绝缘层J2得到仅保留有部分所述侧边绝缘层的内侧墙，所述部分侧边绝缘层的高度与所述介质层Y的高度相同，所述内侧墙的高度等于或略低于介质层Y2的高度，所述栅极窗口在所述内侧墙的约束下的线宽小于预设线宽，所述预设线宽为小于100nm的长度；在所述介质层Y和所述栅极窗口上设置金属层G1，形成T型栅极，所述金属层G1包括Ni或Au；
所述在所述硅基GaN基板上设置开设有栅极窗口的介质层Y，包括：在所述硅基GaN基板的所述GaN层的上端面设置介质层Y；在所述介质层Y设置栅极窗口；所述介质层Y包括由上至下层叠设置的介质层Y1、介质层Y2和介质层Y3；所述介质层Y1包括SiNx，所述介质层Y2包括SiO2，所述介质层Y3包括SiNx；
所述在所述介质层Y设置栅极窗口，包括：使用暗场光刻工艺刻蚀所述介质层Y1和介质层Y2，形成栅极窗口，所述栅极窗口的底部端面为所述介质层Y3；所述栅极窗口的初始线宽为130nm；
所述在所述介质层Y和所述栅极窗口沉积预设绝缘材料，形成绝缘层J，包括：在最上层SiNx层即所述介质层Y1和所述栅极窗口沉积SiO2，形成绝缘层J；
所述刻蚀所述绝缘层J1和所述绝缘层J2得到仅保留有部分侧边绝缘层的内侧墙之后，所述在所述介质层Y和所述栅极窗口上设置金属层G1，形成T型栅极之前，所述方法还包括：刻蚀所述介质层Y1和所述栅极窗口的底部端面的所述介质层Y3，暴露出所述介质层Y2和所述外延层X；
所述在所述介质层Y和所述栅极窗口上设置金属层G1，形成T型栅极，包括：在所述介质层Y和所述栅极窗口上设置金属层G；刻蚀所述介质层Y的金属层G得到长度满足当前器件的设计要求的金属层G1，形成T型栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910798919.2A CN110534421B (zh) | 2019-08-26 | 2019-08-26 | 栅极制造方法及相关产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910798919.2A CN110534421B (zh) | 2019-08-26 | 2019-08-26 | 栅极制造方法及相关产品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534421A CN110534421A (zh) | 2019-12-03 |
| CN110534421B true CN110534421B (zh) | 2020-06-23 |
Family
ID=68664602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910798919.2A Active CN110534421B (zh) | 2019-08-26 | 2019-08-26 | 栅极制造方法及相关产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534421B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161348B (zh) * | 2020-01-22 | 2023-03-21 | 深圳市汇芯通信技术有限公司 | 一种集成芯片及其制作方法和集成电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102810564A (zh) * | 2012-06-12 | 2012-12-05 | 程凯 | 一种射频器件及其制作方法 |
| CN104752434A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
| US9653364B1 (en) * | 2016-01-08 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device and method of forming the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828160B2 (en) * | 2002-06-11 | 2004-12-07 | Winbond Electronics Corporation | Method of forming ferroelectric random access memory cell |
| KR100698064B1 (ko) * | 2004-12-30 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 마스크 롬 및 이의 제조 방법 |
| CN101251713B (zh) * | 2008-04-07 | 2010-11-10 | 中国电子科技集团公司第十三研究所 | 深紫外光刻制作“t”型栅的方法 |
| JP2014045069A (ja) * | 2012-08-27 | 2014-03-13 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US9231094B2 (en) * | 2013-05-21 | 2016-01-05 | Globalfoundries Inc. | Elemental semiconductor material contact for high electron mobility transistor |
| CN108376706A (zh) * | 2018-01-11 | 2018-08-07 | 北京华碳科技有限责任公司 | 一种GaN基HEMT器件及其制造方法 |
| CN109841677A (zh) * | 2019-03-28 | 2019-06-04 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN110047744A (zh) * | 2019-04-28 | 2019-07-23 | 苏州汉骅半导体有限公司 | T型栅制备方法 |
-
2019
- 2019-08-26 CN CN201910798919.2A patent/CN110534421B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102810564A (zh) * | 2012-06-12 | 2012-12-05 | 程凯 | 一种射频器件及其制作方法 |
| CN104752434A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
| US9653364B1 (en) * | 2016-01-08 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534421A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6211275B2 (ja) | 電界効果トランジスタの製造方法 | |
| US9871121B2 (en) | Semiconductor device having a gap defined therein | |
| US7659561B2 (en) | Methods of fabricating semiconductor devices and structures thereof | |
| CN109786378A (zh) | 集成电路器件 | |
| CN112908997B (zh) | 半导体元件及其制备方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN102487048A (zh) | 半导体器件的形成方法 | |
| CN107768249A (zh) | 一种高电子迁移率晶体管及其制造方法 | |
| KR101556867B1 (ko) | 플래시 메모리 디바이스에서 데이터 보존을 향상시키기 위한 에칭 프로세스 포스트 워드라인 정의의 사용 | |
| TW202117856A (zh) | 半導體裝置的形成方法 | |
| CN110534421B (zh) | 栅极制造方法及相关产品 | |
| JP2017527988A (ja) | 自己整合ゲートラストｉｉｉ−ｎトランジスタ | |
| US20180033788A1 (en) | Vertical field effect transistor with uniform gate length | |
| CN103811307A (zh) | 半导体器件及其形成方法 | |
| US20130181301A1 (en) | Method for manufacturing a field-effect semiconductor device following a replacement gate process | |
| CN104952706A (zh) | 一种半导体器件的制备方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN103021956A (zh) | 分栅式快闪存储器的pip电容及制备方法 | |
| CN107369621A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103187449A (zh) | 半导体结构及其形成方法 | |
| CN106298669A (zh) | 半导体器件的形成方法 | |
| CN115881795A (zh) | 一种hemt器件 | |
| TW202205596A (zh) | 半導體裝置 | |
| CN114242788A (zh) | 一种埋栅晶体管及其制造方法、半导体存储器件 | |
| JP2013219301A (ja) | 電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |