CN101567320B - 功率mos晶体管的制造方法 - Google Patents

功率mos晶体管的制造方法 Download PDF

Info

Publication number
CN101567320B
CN101567320B CN2009100525437A CN200910052543A CN101567320B CN 101567320 B CN101567320 B CN 101567320B CN 2009100525437 A CN2009100525437 A CN 2009100525437A CN 200910052543 A CN200910052543 A CN 200910052543A CN 101567320 B CN101567320 B CN 101567320B
Authority
CN
China
Prior art keywords
silicon substrate
trench
mos transistor
power mos
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100525437A
Other languages
English (en)
Other versions
CN101567320A (zh
Inventor
刘宪周
克里斯蒂安·皮尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2009100525437A priority Critical patent/CN101567320B/zh
Publication of CN101567320A publication Critical patent/CN101567320A/zh
Application granted granted Critical
Publication of CN101567320B publication Critical patent/CN101567320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种功率MOS晶体管的制造方法，包括以下步骤：在硅衬底中形成漏极区及外延层；在所述外延层中形成沟槽；依次在所述硅衬底顶表面及所述沟槽中沉积第一及第二氧化层；去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，在所述沟槽底部形成较厚的底氧化层；在所述沟槽中生长栅氧化层；在所述沟槽中成长多晶硅，通过平坦化或回刻，形成栅极。利用该制造方法制造出的深沟槽功率MOS晶体管，在沟槽底部的栅氧化层的厚度比沟槽侧壁的栅氧化层厚，使功率MOS晶体管的栅极和漏极之间的寄生电容大大减小，从而改善了其开关速度和频率响应，进而使器件具有良好的频率特性，且该方法步骤简单，便于操作，适用于量产。

Description

功率MOS晶体管的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种功率MOS晶体管的制造方法。
背景技术
传统的MOS晶体管，其栅极、源极和漏极在同一水平面上(即水平沟道)，此种结构在制造时非常方便，但因源极和漏极之间距离太近而无法满足大功率晶体管的需求，为了满足大功率晶体管的需求，20世纪70年代末出现了具有垂直沟槽的MOS晶体管即功率MOS晶体管，其不仅继承了水平沟道MOS晶体管输入阻抗高、驱动电流小等优点，还具有耐压高、工作电流大、输出功率高、开关速度快等优点。
如今功率MOS器件更多的应用到通讯设备及便携式电子设备上，对于功率MOS器件可靠性能的要求也进一步提高。在工艺技术上，需要不断缩小原胞的尺寸，提高原胞集成度。
在现有技术中，常用的深沟槽结构大功率MOS器件结构图，请参见图1，其所示为现有技术中功率MOS晶体管的剖视图。
如图1所示，所述功率MOS晶体管的栅极沟槽为U型槽，功率MOS晶体管包括：漏极区100，外延层110、栅极沟槽、栅氧化层120、栅极130、反型衬底140、源极区150，其中外延层110、源极区150以及漏极区100掺杂类型相同，反型衬底140与漏极区100掺杂类型相反。
请参见图2并结合图1详述其制造方法，主要制造工艺流程包括以下步骤：
S210对硅衬底进行重掺杂制成漏极区100；
S220制作与漏极区100掺杂类型相同且轻掺杂的外延层110；
S230在外延层110上通过光刻刻蚀出栅极沟槽；
S240在沟槽中形成栅氧化层120；
S250在沟槽中成长多晶硅，通过平坦化或回刻形成栅极130；
S260在外延层上制作与漏极区100掺杂类型相反的反型衬底140；
S270在反型衬底上制作与漏极区掺杂类型相同且重掺杂的源极区150。
由于应用了垂直MOS晶体管结构，它的MOS晶体管原胞尺寸相对平面结构的MOS晶体管原胞尺寸大大减小。所以在相同的芯片面积内可集成更多的MOS晶体管原胞，因而大大降低了功率损耗。
然而，由于这种深沟槽结构的MOS晶体管的深沟槽底部面积较大，在栅极和漏极之间存在较大的寄生电容，这大大的降低了器件的频率特性。
发明内容
本发明旨在解决现有技术中，生产出的深沟槽结构的MOS晶体管的深沟槽底部面积较大，在栅极和漏极之间存在较大的寄生电容，降低了器件的频率特性的技术问题。
有鉴于此，本发明提供一种功率MOS晶体管的制造方法，包括以下步骤：
在硅衬底中形成漏极区及外延层；
在所述外延层中形成沟槽；
依次在所述硅衬底顶表面及所述沟槽中沉积第一及第二氧化层；
去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，在所述沟槽底部形成较厚的底氧化层；
在所述沟槽中生长栅氧化层；
在所述沟槽中成长多晶硅，通过平坦化或回刻，形成栅极。
进一步的，通过高密度等离子沉积形成所述第二氧化层。
进一步的，去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，具体包括以下步骤：
在所述硅衬底顶表面及所述沟槽中涂覆光刻胶；
刻蚀去除所述硅衬底顶表面的所述光刻胶及第二氧化层；
去除所述沟槽中的所述光刻胶；
刻蚀去除所述硅衬底顶表面的所述第一氧化层。
利用本发明提供的功率MOS晶体管的制造方法制造出的深沟槽功率MOS晶体管，在沟槽底部的栅氧化层的厚度比沟槽侧壁的栅氧化层厚，由于栅极与漏极之间的栅氧化层的厚度增大，使功率MOS晶体管的栅极和漏极之间的寄生电容大大减小，从而改善了其开关速度和频率响应，进而使器件具有良好的频率特性，且该制造方法步骤简单，便于操作，适用于量产。
附图说明
图1所示为现有技术中功率MOS晶体管的剖视图；
图2所示为现有技术中功率MOS晶体管的制造方法流程图；
图3所示为本发明实施例提供的功率MOS晶体管的制造方法流程图；
图4A至图4H所示为发明实施例提供的方法制造的功率MOS晶体管的剖视图。
具体实施方式
为使本发明的目的、特征更明显易懂，给出较佳实施例并结合附图，对本发明作进一步说明。
请参见图3，其所示为本发明实施例提供的功率MOS晶体管的制造方法流程图。
为更加清晰的阐释本制造方法，请结合参见图4A至图4E。
该功率MOS晶体管的制造方法包括以下步骤：
S301在硅衬底300中形成漏极区310及外延层320。
如图4A所示，首先提供一硅衬底300，对硅衬底300进行重掺杂制成漏极区310，并在硅衬底300中制作与漏极区310掺杂类型相同且轻掺杂的外延层320。这样就在硅衬底300中形成漏极区310及外延层320。
S302在所述外延层320中形成栅极沟槽330。
如图4B所示，先通过化学气相淀积(CVD)在硅衬底300上形成硬掩模(例如二氧化硅或氮化硅)，然后利用该掩模进行光刻刻蚀形成栅极沟槽330，之后去除硬掩模。
S303依次在所述硅衬底300顶表面及所述沟槽330中沉积第一氧化层341及第二氧化层342。
如图4C所示，在本实施例中，通过热氧化工艺在硅衬底300顶表面和栅极沟槽330的侧壁及底部生长第一氧化层341，为了进一步增加栅极沟槽330底部氧化层的厚度，再通过高密度等离子沉积在硅衬底300的顶表面和栅极沟槽330的底部形成水平的第二氧化层342。
S304去除所述硅衬底300顶表面及所述栅极沟槽330的侧壁上的氧化层341，342，在所述栅极沟槽330的底部形成较厚的底氧化层340。
在本实施例中，为了在栅极沟槽330的底部形成厚的底氧化层340，
如图4D所示，在所述硅衬底300顶表面及所述栅极沟槽330中涂覆光刻胶350；
如图4E所示，刻蚀去除所述硅衬底300顶表面第二氧化层342及相应的光刻胶350；
如图4F所示，再去除所述栅极沟槽330中的光刻胶，并刻蚀去除所述硅衬底300表面的第一氧化层341，从而在栅极沟槽330的底部形成较厚的底氧化层340。
S305在所述沟槽330中生长栅氧化层360，如图4G所示。
S306在所述沟槽330中成长多晶硅，通过平坦化或回刻，形成栅极370，如图4H所示。
本发明实施例提供的功率MOS晶体管的制造方法制造出的深沟槽功率MOS晶体管，在沟槽底部的栅氧化层的厚度比沟槽侧壁的栅氧化层厚，由于栅极与漏极之间的栅氧化层的厚度增大，使功率MOS晶体管的栅极和漏极之间的寄生电容大大减小，从而改善了其开关速度和频率响应，进而使器件具有良好的频率特性，且本方法制造工艺步骤简单，便于操作，适用于量产。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (2)

1.一种功率MOS晶体管的制造方法，其特征在于，包括以下步骤：
在硅衬底中形成漏极区及外延层；
在所述外延层中形成沟槽；
依次在所述硅衬底顶表面及所述沟槽中沉积第一及第二氧化层；
去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，在所述沟槽底部形成较厚的底氧化层；
在所述沟槽中生长栅氧化层；
在所述沟槽中成长多晶硅，通过平坦化或回刻，形成栅极；
其中，去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，具体包括以下步骤：
在所述硅衬底顶表面及所述沟槽中涂覆光刻胶；
刻蚀去除所述硅衬底顶表面的所述光刻胶及第二氧化层；
去除所述沟槽中的所述光刻胶；
刻蚀去除所述硅衬底顶表面的所述第一氧化层。
2.根据权利要求1所述的功率MOS晶体管的制造方法，其特征在于，通过高密度等离子沉积形成所述第二氧化层。
CN2009100525437A 2009-06-04 2009-06-04 功率mos晶体管的制造方法 Active CN101567320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100525437A CN101567320B (zh) 2009-06-04 2009-06-04 功率mos晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100525437A CN101567320B (zh) 2009-06-04 2009-06-04 功率mos晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN101567320A CN101567320A (zh) 2009-10-28
CN101567320B true CN101567320B (zh) 2012-06-20

Family

ID=41283422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100525437A Active CN101567320B (zh) 2009-06-04 2009-06-04 功率mos晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN101567320B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054867B (zh) * 2009-11-05 2013-10-23 上海华虹Nec电子有限公司 提高功率mos晶体管工作频率的结构及方法
CN102130123B (zh) * 2010-01-20 2013-07-24 上海华虹Nec电子有限公司 功率mos晶体管的终端结构及其制造方法
CN102194694B (zh) * 2010-03-05 2012-11-14 世界先进积体电路股份有限公司 沟槽式金属氧化物半导体场效应晶体管的制造方法
CN101826552A (zh) * 2010-05-06 2010-09-08 天津环鑫科技发展有限公司 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法
CN102610522A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 双层栅沟槽mos结构中形成底部氧化层的方法
CN105470128B (zh) * 2014-09-12 2018-07-20 上海华虹宏力半导体制造有限公司 沟槽型功率器件中沟槽底部的厚氧化层的制备方法
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW201926470A (zh) * 2017-12-06 2019-07-01 力祥半導體股份有限公司 溝槽式閘極金氧半場效電晶體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314713A (zh) * 2000-03-22 2001-09-26 精工电子有限公司 垂直金属－氧化物－半导体晶体管及其制造方法
CN1893111A (zh) * 2005-05-12 2007-01-10 谢福渊 深沟槽内栅极氧化层上的脆弱点的消除
CN101131933A (zh) * 2006-08-24 2008-02-27 上海华虹Nec电子有限公司 沟槽型mos晶体管的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314713A (zh) * 2000-03-22 2001-09-26 精工电子有限公司 垂直金属－氧化物－半导体晶体管及其制造方法
CN1893111A (zh) * 2005-05-12 2007-01-10 谢福渊 深沟槽内栅极氧化层上的脆弱点的消除
CN101131933A (zh) * 2006-08-24 2008-02-27 上海华虹Nec电子有限公司 沟槽型mos晶体管的制造方法

Also Published As

Publication number Publication date
CN101567320A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101567320B (zh) 功率mos晶体管的制造方法
CN102683390B (zh) 屏蔽栅极mosfet器件中的多晶硅层间电介质
US7655534B2 (en) Method of forming fin transistor
CN103985711A (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN103545364B (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
TW201727830A (zh) 半導體裝置
CN104485286A (zh) 包含中压sgt结构的mosfet及其制作方法
CN104103523A (zh) 一种带u形沟槽的功率器件的制造方法
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
CN103227101A (zh) 半导体器件及其制造方法
CN102005373B (zh) 栅极及功率场效应管的制造方法
CN101567338A (zh) 功率mos晶体管的制造方法
CN110349852B (zh) 用于改善finfet效能的栅极裙氧化及其制造方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN101924103A (zh) 沟槽式功率mosfet及其制造方法
CN109887840B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
CN105097516A (zh) 一种FinFET器件及其制造方法、电子装置
US20110084332A1 (en) Trench termination structure
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
CN102280384A (zh) 功率沟槽式金属氧化物半导体场效应晶体管制作工艺
CN103000505B (zh) 多栅器件的形成方法
TWI431695B (zh) 溝槽式金屬氧化半導體場效電晶體的製造方法
CN102013398B (zh) 功率mos管制造方法
CN104779273A (zh) Cmos器件的栅极结构及其制造方法
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140520

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140520

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai