CN102013398B - 功率mos管制造方法 - Google Patents

功率mos管制造方法 Download PDF

Info

Publication number
CN102013398B
CN102013398B CN 200910195193 CN200910195193A CN102013398B CN 102013398 B CN102013398 B CN 102013398B CN 200910195193 CN200910195193 CN 200910195193 CN 200910195193 A CN200910195193 A CN 200910195193A CN 102013398 B CN102013398 B CN 102013398B
Authority
CN
China
Prior art keywords
substrate
silicon nitride
power mos
grid
mos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910195193
Other languages
English (en)
Other versions
CN102013398A (zh
Inventor
张国民
叶茂昌
邢进
张文广
林竞尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910195193 priority Critical patent/CN102013398B/zh
Publication of CN102013398A publication Critical patent/CN102013398A/zh
Application granted granted Critical
Publication of CN102013398B publication Critical patent/CN102013398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出一种功率MOS管制造方法，包括如下步骤：提供基底，在该基底上形成栅极凹槽；在基底的表面及栅极凹槽的底部和侧壁形成氮化硅层；去除栅极凹槽底部的氮化硅层，对出露的基底进行氧化，形成底部埋氧层；去除氮化硅层，在栅极凹槽的侧壁形成栅氧化物层，在栅极凹槽内形成多晶硅栅极。由于上述技术方案的实施，使得底部埋氧层的密度致密而且不会对基底产生损害，提升底部埋氧层的品质，降低功率MOS管的寄生电容、提高开关速度。

Description

功率MOS管制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种功率MOS管的制造方法。
背景技术
功率MOS管，即具有垂直沟道的MOS管，出现在20世纪70年代末期，其不仅继承了水平沟道MOS管输入阻抗高、驱动电流小等优点，而且具有耐压高、工作电流大(工作电流能够达到1～100安培)、输出功率高、开关速度快等优点，因此是一种优良的大功率开关器件。
一种现有的n型功率MOS管，可以参见图1，它包括N+衬底10、N-漂移区11、P-反型衬底13、形成在基区13内的栅极凹槽12、形成在栅极凹槽12侧壁和底部的栅氧化物14、形成在栅极凹槽12内的多晶硅栅极15、形成在栅极凹槽12开口侧部的N+源极16，漏极形成在衬底10上(图中未表示)。
由于功率MOS管的栅、源、漏极之间不可避免的存在寄生电容，寄生电容会影响到器件的开关速度。为了减少寄生电容、提高器件的开关速度，公开号为CN1552102A的中国专利申请“带有自对准源极和接触的沟槽型场效应晶体管”提出了一种在沟槽内的加厚的底部氧化物(实则为加厚的底部栅氧化物)结构，该底部氧化物能够有效地起到减小寄生电容的目的。
发明人经过研究，发现用底部埋氧层(BOX，bottom oxide)取代加厚的底部栅氧化物能够进一步减小寄生电容、提高器件的开关速度。但是，栅极凹槽一般具有较大的深宽比(例如，深1.6μm、宽0.35μm)，且为垂直沟道，在这样的栅极凹槽底部形成几千埃厚度的底部埋氧层比较困难。
现有比较通用的一种制作工艺可以参见图2a至图2g。
首先，参见图2a，在基底20上形成垫氧化层21、氮化硅层22、图案化的光阻23。
参见图2b，以光阻23为掩模，蚀刻氮化硅层22、垫氧化物层21，形成图案化的垫氧化层21、氮化硅层22。
参见图2c，以图案化的垫氧化层21、氮化硅层22为掩模，蚀刻基底20，形成栅极凹槽24。
参见图2d，去除氮化硅层22、垫氧化层21。
参见图2e，首先在基底20的表面、栅极凹槽24的侧壁和底部形成一层牺牲氧化层25，以保护基底不受后续工艺的损伤；采用等离子沉积的方式在栅极凹槽24内沉积氧化硅，同时基底20的表面也会沉积一层氧化硅。
参见图2f，蚀刻上步沉积的氧化硅，留下需要的厚度作为底部埋氧层。在蚀刻之前可先用化学机械研磨法对基底20表面的氧化硅平整化。
参见图2g，在栅极凹槽24侧壁形成栅氧化物、在栅极凹槽24内沉积多晶硅形成栅极。
其中图2e的步骤最为困难，在该步骤中，对栅极凹槽24进行填充过程中，由于氧化硅的共性生长，栅极凹槽两侧都会生长氧化硅，当两侧生长的氧化硅趋向于接触的时候，所述栅极凹槽的开口也越来越小，致使反应所需的中间产物难以进入到栅极凹槽内部并相互反应形成结构完整的氧化硅，从而在栅极凹槽的中心位置形成隙缝，影响底部埋氧层的品质。
发明内容
本发明所要解决的技术问题是提供一种新的功率MOS管制作方法，提高底部埋氧层的品质。
本发明所提出的一种功率MOS管制造方法，包括如下步骤：
提供基底，在该基底上形成栅极凹槽；
在基底的表面及栅极凹槽的底部和侧壁形成氮化硅层；
去除栅极凹槽底部的氮化硅层，对出露的基底进行氧化，形成底部埋氧层；
去除氮化硅层，在栅极凹槽的侧壁形成栅氧化物层，在栅极凹槽内形成多晶硅栅极。
作为一种优选方案，一种功率MOS管制造方法，包括如下步骤：
提供基底，在该基底上形成栅极凹槽；
在基底的表面及栅极凹槽的底部和侧壁形成垫氧化物层，在垫氧化物层上形成氮化硅层；
去除栅极凹槽底部的氮化硅层和垫氧化物层，对出露的基底进行氧化，形成底部埋氧层；
去除氮化硅层和垫氧化物层，在栅极凹槽的侧壁形成栅氧化物层，在栅极凹槽内形成多晶硅栅极。
由于上述技术方案的实施，使得底部埋氧层的密度致密而且不会对基底产生损害，提升底部埋氧层的品质，降低功率MOS管的寄生电容、提高开关速度。
附图说明
图1为现有的一种功率MOS管结构剖视图；
图2a至图2g显示了一种具有底部埋氧层的功率MOS管的制作方法；
图3显示了本发明一种功率MOS管的制作流程；
图4显示了本发明又一种功率MOS管的制作流程；
图5a至图5j显示了图4流程的制作方法。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参见图3，本发明所提供的一种功率MOS管的制作流程为：
S100：提供基底，在该基底上形成栅极凹槽；
S101：在基底的表面及栅极凹槽的底部和侧壁形成氮化硅层；
S102：去除栅极凹槽底部的氮化硅层，对出露的基底进行氧化，形成底部埋氧层；
S103：去除氮化硅层，在栅极凹槽的侧壁形成栅氧化物层，在栅极凹槽内形成多晶硅栅极；
S104：在栅极凹槽开口侧部掺杂形成源极。
通常，在形成氮化硅层之前，还可以先形成一层垫氧化物层以强化硅基底并抵抗后续压力。相应的，又一种功率MOS管的制作流程为：
S200：提供基底，在该基底上形成栅极凹槽；
S201：在基底的表面及栅极凹槽的底部和侧壁形成垫氧化物层，在垫氧化物层上形成氮化硅层；
S202：去除栅极凹槽底部的氮化硅层和垫氧化物层，对出露的基底进行氧化，形成底部埋氧层；
S203：去除氮化硅层和垫氧化物层，在栅极凹槽的侧壁形成栅氧化物层，在栅极凹槽内形成多晶硅栅极；
S204：在栅极凹槽开口侧部掺杂形成源极。
下面以图4所示的制作流程为例，结合附图5a至5j，对N沟道功率MOS管的制作工艺进行详细描述，本领域的技术人员容易从中推得P沟道功率MOS管的制作工艺。
S200：提供基底，在该基底上形成栅极凹槽。
参见图5a，提供基底30：通常来说，首先提供硅基底，在硅基底上进行N重掺杂(可以是磷或砷)，形成N+衬底(如果形成P沟道功率MOS管，就为P+，后续不再赘述)，在衬底上形成N轻掺杂的N-漂移层，在漂移层上形成P轻掺杂(可以是硼)的P-反型衬底。
在基底30上形成硬掩膜，所述的硬掩膜包括依次沉积在基底30上的垫氧化物31、氮化硅32，在硬掩膜上形成图案化的光刻胶33。
其中垫氧化物31可以是二氧化硅，厚度为100～
Figure G200910195193XD00051
其中垫氧化物31能够增强基底30的强度，对后续工艺的应力起到缓冲的作用，具体地说，氮化硅32直接形成到基底30上会在基底30表面造成位错，而二氧化硅形成在基底30与氮化硅32之间，避免了直接在基底30上形成氮化硅32会产生位错的缺点，并且垫氧化物31还可以作为后续刻蚀氮化硅32步骤中的刻蚀停止层。
所述垫氧化物31二氧化硅可以为选用湿氧生长工艺形成。所述湿氧生长工艺可以选用氧化炉执行，具体工艺步骤包括：氧化温度为900摄氏度至1200摄氏度，H2流量与O2的流量比为9∶3至9∶6，N2流量为每分钟20标准立方厘米至每分钟60标准立方厘米。所述H2与O2作用为生成H2O，为湿氧生长工艺提供反应物，所述N2为保护气体。
氮化硅32厚度为
Figure G200910195193XD00061
其形成的具体工艺包括：选用等离子增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)设备，工作气压为5毫托至20毫托(1托＝133.32帕)，反应温度为200摄氏度至300摄氏度，反应气体为SiH4与NH3，其中SiH4与NH3的气体流量比为3∶1至1∶1。
参见图5b，以图案化的光刻胶33为掩模，干法蚀刻氮化硅32和垫氧化物31，形成图案化的氮化硅32和垫氧化物31，二者的关键尺寸为0.35μm。此时可以用湿法去除光刻胶33。
参见图5c，以图案化的氮化硅32和垫氧化物31为掩模，蚀刻基底30，形成栅极凹槽34。栅极凹槽34为U形槽(不可为V形)，一般深宽比大于1.5，例如，深1.6μm、宽0.35μm。
具体工艺参数包括：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米。
参见图5d，采用磷酸去除氮化硅32，采用氢氟酸去除垫氧化物31。
S201：在基底的表面及栅极凹槽的底部和侧壁形成垫氧化物层，在垫氧化物层上形成氮化硅层。
参见图5e，在基底30的表面及栅极凹槽34的底部和侧壁形成一层新的垫氧化物层35，厚度
Figure G200910195193XD00071
在上述垫氧化物层35上沉积一层氮化硅层36，厚度
Figure G200910195193XD00072
此处的垫氧化物层35仍然可以采用二氧化硅，其原理与上述垫氧化物31类似，赋予其不同称谓是为区分的必要。氮化硅层36的原理也与上述氮化硅32类似，赋予其不同称谓也是为区分的必要。
垫氧化物层35的形成工艺，参见垫氧化物31二氧化硅的形成工艺，不再赘述。
氮化硅层36的形成工艺，参见氮化硅32的形成工艺，不再赘述。
S202：去除栅极凹槽底部的氮化硅层和垫氧化物层，对出露的基底进行氧化，形成底部埋氧层；
参见图5f，在氮化硅层36的表面形成图案化的光阻层37，图案化的光阻层37出露栅极凹槽34的底部，图案化的光阻层37的开口的关键尺寸为栅极凹槽的关键尺寸0.35μm。
参见图5g，采用干法蚀刻，去除栅极凹槽34底部的氮化硅层36、垫氧化物层35，出露基底30(若之前的工艺中没有形成垫氧化物层35，也可以采用光阻层37和干法蚀刻)。
此时可以用湿法蚀刻去除图案化的光阻层37。
参见图5h，对出露的基底30的硅材料进行氧化，形成3～
Figure G200910195193XD00073
厚度的底部埋氧层38。该工艺可以采用干氧氧化或者湿氧氧化，如果采用干氧氧化，可以在1000～1150摄氏度，优选1100摄氏度，氧气流量20～50标准升/分钟，氧化至形成预定厚度的底部埋氧层38；如果采用湿氧氧化，可以在900～950摄氏度，水蒸气流量30～60标准升/分钟，氧化至形成预定厚度的底部埋氧层38，例如3000～
Figure G200910195193XD00074
不论采用干氧氧化还是湿氧氧化，氮化硅层36能够阻止反应物渗入基底30，能够保护基底30不被氧化、性能稳定。由于氮化硅层36覆盖栅极凹槽34的侧壁，能够限定底部埋氧层38在生长时只朝栅极凹槽34底部生长、具有较垂直的形状，并且得到的氧化物的致密度也明显高于沉积。同时，局部氧化工艺相对于沉积工艺具有更好的均匀性，晶片中心与边缘的底部埋氧层38的厚度差要小于沉积工艺所形成的底部埋氧层厚度差。
S203：去除氮化硅层和垫氧化物层，在栅极凹槽的侧壁形成栅氧化物层，在栅极凹槽内形成多晶硅栅极。
参见图5i，首先利用磷酸湿法去除氮化硅层36，再用氢氟酸湿法去除垫氧化物层35。
参见图5j，用干氧氧化法在栅极凹槽34侧壁形成栅氧化物39，氧化温度为1100摄氏度，氧气流量为15～18标准升/分钟，形成厚度为600埃的栅氧化物层39。
在栅极凹槽34内沉积多晶硅栅极40，蚀刻栅极40顶部使其低于栅极凹槽34的开口。
S204：在栅极凹槽开口侧部掺杂形成源极。
最后在栅极40侧部形成N重掺杂的源区，在N+衬底上制作漏极电极、栅极40上制作栅极电极、源区制作源极电极(图中均未表示)即可。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1.一种功率MOS管制造方法，其特征在于：包括如下步骤：
提供基底，在该基底上形成栅极凹槽；
在基底的表面及栅极凹槽的底部和侧壁形成垫氧化物层，在垫氧化物层上形成氮化硅层；
去除栅极凹槽底部的氮化硅层和垫氧化物层，对出露的基底进行氧化，形成底部埋氧层；
去除氮化硅层和垫氧化物层，在栅极凹槽的侧壁形成栅氧化物层，在栅极凹槽内形成多晶硅栅极，
在栅极凹槽开口侧部掺杂形成源极。
2.根据权利要求1所述的功率MOS管制造方法，其特征在于：所述基底包括重掺杂的衬底、与衬底掺杂类型相同的轻掺杂的漂移层、与衬底掺杂类型相反的轻掺杂的反型衬底，漏极形成在所述重掺杂的衬底上。
3.根据权利要求2所述的功率MOS管制造方法，其特征在于：所述在基底上形成栅极凹槽的方法包括：
在基底上形成硬掩膜，在硬掩膜上形成图案化的光刻胶；
以图案化的光刻胶为掩模，蚀刻硬掩膜，形成图案化的硬掩膜；
以图案化的硬掩膜为掩模，蚀刻基底，形成栅极凹槽；
去除硬掩膜。
4.根据权利要求3所述的功率MOS管制造方法，其特征在于：所述的硬掩膜包括形成在基底上的二氧化硅、形成在二氧化硅上的氮化硅。
5.根据权利要求1所述的功率MOS管制造方法，其特征在于：所述垫氧化物层为二氧化硅，厚度为
Figure FSB00000877340100021
6.根据权利要求5所述的功率MOS管制造方法，其特征在于：所述垫氧化物层的形成采用炉管原位氧化工艺。
7.根据权利要求1所述的功率MOS管制造方法，其特征在于：所述的氮化硅层的厚度为
Figure FSB00000877340100022
8.根据权利要求7所述的功率MOS管制造方法，其特征在于：所述的氮化硅层的形成采用等离子增强化学气相沉积工艺。
9.根据权利要求1所述的功率MOS管制造方法，其特征在于：所述去除栅极凹槽底部的氮化硅层和垫氧化物层的工艺为：在氮化硅层上形成图案化的光阻层，以所述图案化的光阻层为掩模，干法蚀刻去除凹槽底部的氮化硅层和垫氧化物层。
10.根据权利要求1所述的功率MOS管制造方法，其特征在于：所述对出露的基底进行氧化，形成底部埋氧层，为采用干氧氧化，温度为1100～1150摄氏度，氧气流量20～50标准升/分钟。
11.根据权利要求1所述的功率MOS管制造方法，其特征在于：所述对出露的基底进行氧化，形成底部埋氧层，为采用湿氧氧化，温度为900～950摄氏度，水蒸气流量30～60标准升/分钟。
CN 200910195193 2009-09-04 2009-09-04 功率mos管制造方法 Active CN102013398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910195193 CN102013398B (zh) 2009-09-04 2009-09-04 功率mos管制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910195193 CN102013398B (zh) 2009-09-04 2009-09-04 功率mos管制造方法

Publications (2)

Publication Number Publication Date
CN102013398A CN102013398A (zh) 2011-04-13
CN102013398B true CN102013398B (zh) 2012-12-26

Family

ID=43843511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910195193 Active CN102013398B (zh) 2009-09-04 2009-09-04 功率mos管制造方法

Country Status (1)

Country Link
CN (1) CN102013398B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779162B (zh) * 2014-01-15 2017-08-25 北大方正集团有限公司 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN107104050A (zh) * 2016-02-19 2017-08-29 北大方正集团有限公司 场效应晶体管的制备方法和场效应晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208938A (ja) * 1999-01-18 2000-07-28 Sony Corp 多層基板の製造方法
CN1552102A (zh) * 2001-09-05 2004-12-01 国际整流器公司 带有自对准源极和接触的沟槽型场效应晶体管
JP2008071827A (ja) * 2006-09-12 2008-03-27 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP4117161B2 (ja) * 2002-07-17 2008-07-16 富士フイルム株式会社 固体撮像素子およびその製造方法
US7592036B2 (en) * 2006-05-16 2009-09-22 Macronix International Co., Ltd. Method for manufacturing NAND flash memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208938A (ja) * 1999-01-18 2000-07-28 Sony Corp 多層基板の製造方法
CN1552102A (zh) * 2001-09-05 2004-12-01 国际整流器公司 带有自对准源极和接触的沟槽型场效应晶体管
JP4117161B2 (ja) * 2002-07-17 2008-07-16 富士フイルム株式会社 固体撮像素子およびその製造方法
US7592036B2 (en) * 2006-05-16 2009-09-22 Macronix International Co., Ltd. Method for manufacturing NAND flash memory
JP2008071827A (ja) * 2006-09-12 2008-03-27 Toshiba Corp 不揮発性半導体メモリ及びその製造方法

Also Published As

Publication number Publication date
CN102013398A (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
KR102500552B1 (ko) 반도체 장치의 제조 방법 및 플라스마 처리 장치
US8367554B2 (en) Methods for forming a gate and a shallow trench isolation region and for planarizing an etched surface of silicon substrate
CN103985711A (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN104051535A (zh) 含有延伸环绕一或更多通道区之栅极电极的晶体管
CN101567320B (zh) 功率mos晶体管的制造方法
CN103794490A (zh) 自对准双图形的形成方法
CN101752291A (zh) 浅沟槽隔离结构的制造方法
CN103839783A (zh) 自对准双重图形的形成方法
CN103187445A (zh) 鳍式场效应管及其形成方法
CN103855161A (zh) 一种sonos闪存存储器及其制造方法
CN101290874B (zh) 浅沟槽隔离的沟槽形成方法和半导体结构
CN102013398B (zh) 功率mos管制造方法
CN102097357A (zh) 隔离结构的制作方法
CN102005373B (zh) 栅极及功率场效应管的制造方法
CN110349852B (zh) 用于改善finfet效能的栅极裙氧化及其制造方法
CN101740459A (zh) 浅沟槽隔离结构及其制造方法
CN114038801A (zh) 半导体装置的形成方法
CN101996921B (zh) Sti的形成方法
US7144769B2 (en) Method to achieve increased trench depth, independent of CD as defined by lithography
CN101640175B (zh) 半导体结构的制造方法
CN102456561A (zh) 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN102487016B (zh) 晶体管制作方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN101740462A (zh) 浅沟槽隔离结构的制造方法
CN102130161A (zh) 功率场效应管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant