CN102456561A - 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 - Google Patents

沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 Download PDF

Info

Publication number
CN102456561A
CN102456561A CN2010105284302A CN201010528430A CN102456561A CN 102456561 A CN102456561 A CN 102456561A CN 2010105284302 A CN2010105284302 A CN 2010105284302A CN 201010528430 A CN201010528430 A CN 201010528430A CN 102456561 A CN102456561 A CN 102456561A
Authority
CN
China
Prior art keywords
groove
power device
type power
channel bottom
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105284302A
Other languages
English (en)
Other versions
CN102456561B (zh
Inventor
冯大贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010528430 priority Critical patent/CN102456561B/zh
Publication of CN102456561A publication Critical patent/CN102456561A/zh
Application granted granted Critical
Publication of CN102456561B publication Critical patent/CN102456561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，包括如下步骤：第一步，在硅基板上依次生长底层二氧化硅、中间氮化硅和顶层二氧化硅，形成ONO薄膜；第二步，深沟槽光刻以及干法刻蚀ONO薄膜；第三步，去除光阻以及湿法清洗；第四步，深沟槽干法刻蚀；第五步，刻蚀后湿法清洗及沟槽圆滑处理；第六步，在圆滑的沟槽内生长栅氧化层，然后在全硅片上生长氮化硅薄膜；第七步，干法过刻蚀去除沟槽底部和表面的氮化硅以及顶层二氧化硅；第八步，生长厚栅氧化层；第九步，去除沟槽侧壁以及表面的氮化硅。本发明通过增加沟槽底部栅氧化层的厚度可以降低电容，从而提高沟槽式功率器件的开关速度。

Description

沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
技术领域
本发明涉及半导体沟槽式功率器件的制造工艺方法，尤其涉及一种沟槽式功率器件中沟槽底部厚栅氧化层的形成方法。
背景技术
为了提高功率器件的开关速度，需要将Gate(栅极)和drain(漏极)之间的电容做的越小越好，根据电容公式(C＝K＊s/d，K是系数，与电容材料有关，s是两版正对面积，d是距离)可知增加介电层的厚度可以很好的降低电容。即通过增加半导体沟槽式功率器件中沟槽底部栅氧化层的厚度可以降低电容，从而提高沟槽式功率器件的开关速度。
传统的半导体沟槽式功率器件中沟槽底部厚栅氧化层的制造工艺流程一般有以下两种：
第一种工艺：以二氧化硅作为硬阻挡层刻蚀硅基板11形成深沟槽，然后通过高密度等离子体的方式生长二氧化硅12填充到沟槽中(见图1A)，再通过湿法刻蚀的方式刻蚀部分二氧化硅，留住沟槽底部二氧化硅12作为厚栅极氧化物(见图1B)。
第二种工艺：刻蚀硅基板1形成深沟槽，分两次生长栅极氧化物，第一次在沟槽内生长较厚的栅极氧化硅2，然后以多晶硅3生长填满整个沟槽(见图2A)；以回刻蚀的方式将多晶硅3刻蚀到厚栅极氧化硅需要保留住的部位(见图2B)；湿法刻蚀侧壁的氧化硅2(见图2C)；然后进行第二次较薄的栅极氧化硅4生长，然后填充多晶硅5形成栅极(见图2D)。
上述传统的工艺存在如下问题：第一种工艺的流程太复杂，第二种工艺不能对沟槽底部栅氧化层厚度进行精确控制会影响器件的稳定性。
发明内容
本发明要解决的技术问题是提供一种沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，以提高沟槽式功率器件的开关速度。
为解决上述技术问题，本发明提供.一种沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，包括如下步骤：
第一步，在硅基板上依次生长底层二氧化硅、中间氮化硅和顶层二氧化硅，形成底层二氧化硅、中间氮化硅和顶层二氧化硅组成的ONO薄膜；
第二步，深沟槽光刻以及干法刻蚀ONO薄膜；
第三步，去除光阻以及湿法清洗；
第四步，深沟槽干法刻蚀；
第五步，刻蚀后湿法清洗及沟槽圆滑处理；
第六步，在圆滑的沟槽内生长栅氧化层，然后在全硅片上生长氮化硅薄膜；
第七步，干法过刻蚀去除沟槽底部和表面的氮化硅以及顶层二氧化硅；
第八步，生长厚栅氧化层；
第九步，去除沟槽侧壁以及表面的氮化硅。
在第一步中，所述底层二氧化硅采用热氧化方法生长，其生长温度为995-1005℃，其厚度为300-350埃；所述中间氮化硅采用化学气相沉积法生长，其生长温度为747-753℃，其厚度大于1000埃以保证在后续工艺中侧壁氮化硅过刻蚀后能够完全保护住沟槽侧壁；所述顶层二氧化硅采用化学气相沉积法生长，其生长温度为995-1005℃，其厚度根据沟槽深度可作调整，该顶层二氧化硅的厚度＝沟槽深度/30+1000埃。
在第二步中，所述干法刻蚀ONO薄膜必须将ONO薄膜全部刻开并保证有一定的硅基板刻蚀量。所述干法刻蚀ONO薄膜采用各向异性干法刻蚀；所述一定的硅基板刻蚀量为100-300埃的硅基板厚度。
在第三步中，采用H2SO4去除残余光阻。
在第四步中，用顶层二氧化硅作为硬掩模层进行深沟槽的各向异性干法刻蚀，该深沟槽的深度为7000～50000埃。
在第五步中，所述湿法清洗采用NH4OH∶H2O2∶H2O的比例是(0.25～1)∶1∶1的混合液去除刻蚀产生的副产物和颗粒。
在第五步中，采用各向同性的干法刻蚀进行500～1000埃的沟槽圆滑处理以消除前面深沟槽各向异性干法刻蚀中产生的硅基板损伤。
在第六步中，所述栅氧化层采用热氧化方法生长，生长温度为1045-1055℃，其厚度为150-550埃；所述氮化硅薄膜采用化学气相沉积法生长，生长温度为747-753℃，其厚度为500-1500埃。
在第七步中，所述干法过刻蚀的量必须保证顶部二氧化硅去除干净并且氮化硅能够将沟槽表面和侧壁完全保护住。
第八步具体为：表面清洗后，以炉管热氧化的方式在沟槽底部生长厚栅氧化层，其生长温度为1045-1055℃，其厚度可根据器件的要求进行调整。所述表面清洗采用HF去除自然氧化层。
在第九步中，采用热磷酸进行湿法刻蚀去除沟槽侧壁以及表面的氮化硅。
和现有技术相比，本发明具有以下有益效果：采用本发明方法可以使沟槽侧壁形成薄的二氧化硅而沟槽底部形成较厚的致密栅极二氧化硅，通过增加沟槽底部栅氧化层的厚度可以降低电容，从而提高沟槽式功率器件的开关速度。本发明的工艺流程相对传统工艺更简单，并且能够精确控制沟槽底部栅氧化层厚度从而确保器件的稳定性。
附图说明
图1是传统半导体沟槽式功率器件中沟槽底部厚栅氧化层制造工艺的流程示意图；图1A是HDP二氧化硅填充沟槽后的示意图；图1B是湿法刻蚀部分二氧化硅形成沟槽底部二氧化硅作为厚栅极氧化物的示意图；其中，11为硅基板，12为二氧化硅；
图2是另一种传统半导体沟槽式功率器件中沟槽底部厚栅氧化层制造工艺的流程示意图；图2A是较厚的栅极氧化硅和多晶硅生长后的示意图；图2B是多晶硅刻蚀后的示意图；图2C是侧壁氧化硅湿法刻蚀后的示意图；图2D是较薄的栅极氧化硅和多晶硅生长后的示意图；其中，1为硅基板，2为较厚的栅极氧化硅，3为多晶硅，4为较薄的栅极氧化硅，5为多晶硅；
图3是本发明方法的流程示意图；图3A是本发明中ONO薄膜生长后的示意图；图3B是本发明中沟槽光刻以及ONO干法刻蚀后的示意图；图3C是本发明中沟槽刻蚀以及沟槽圆滑处理后的示意图；图3D是本发明中栅极氧化膜以及沟槽保护氮化硅生长后的示意图；图3E是本发明中氮化硅过刻蚀后的示意图；图3F是本发明中沟槽底部厚二氧化硅生长后的示意图；图3G是本发明中去除氮化硅后的示意图；其中，21为硅基板，22为底层二氧化硅，23为中间氮化硅，24为顶层二氧化硅，25为光阻，26为薄的栅极氧化膜，27为氮化硅，28为二氧化硅。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明的技术原理：采用局部氧化的方式在沟槽底部形成厚栅极氧化层。用氮化硅将沟槽表面以及侧面覆盖以形成保护，将需要形成厚的栅极氧化层的区域进行刻蚀使得硅暴露。本发明的具体工艺流程如下：
1.ONO薄膜生长：如图3A所示，在硅基板21上依次生长底层二氧化硅22、中间氮化硅23和顶层二氧化硅24，形成由底层二氧化硅22、中间氮化硅23和顶层二氧化硅24组成的ONO薄膜；其中，炉管1000℃(可做+/-5℃调整)热氧化生长底层二氧化硅22(其厚度为300-350埃)；炉管750℃(可做+/-3℃调整)化学气相沉积中间氮化硅23(其厚度需要大于1000埃以保证在后续工艺中侧壁氮化硅过刻蚀后能够完全保护住沟槽侧壁，例如中间氮化硅23的厚度为1500埃)；炉管1000℃(可做+/-5℃调整)化学气相沉积非参杂顶层二氧化硅24(其厚度可以为2500-3000埃，其厚度根据沟槽深度可作调整，顶层二氧化硅24的厚度＝沟槽深度/30+1000埃)。
2.沟槽光刻工艺(采用光阻25为掩膜的干法刻蚀)以及ONO薄膜(底层二氧化硅22+中间氮化硅23+顶层二氧化硅24)的各向异性干法刻蚀，刻蚀必须将ONO薄膜全部刻开并保证有一定的硅基板21的刻蚀量(硅基板21的刻蚀量大约为100-300埃)，如图3B所示。
3.光阻25去除并作表面湿法清洗，采用H2SO4去除残余光阻；然后，用顶层二氧化硅24作为硬掩模层进行各向异性干法刻蚀硅基板21形成深沟槽(7000～50000埃)；刻蚀后晶圆表面以及沟槽湿法清洗(采用NH4OH∶H2O2∶H2O的比例是(0.25～1)∶1∶1的混合液去除刻蚀产生的副产物和颗粒)，然后用各向同性的干法刻蚀进行500～1000埃的沟槽圆滑处理以消除前面深沟槽各向异性干法刻蚀中产生的硅基板21损伤，如图3C所示。
4.在圆滑的沟槽内生长薄的栅极氧化膜26(厚度为150-550埃，炉管热氧化生长1050℃(可做+/-5℃调整))以及在全硅片上生长氮化硅27(炉管化学气相沉积生长750℃(可做+/-3℃调整)，氮化硅27的厚度为500-1500埃)，氮化硅27保护整个沟槽(包括沟槽底部、侧壁及表面)，如图3D所示。
5.侧壁氮化硅干法刻蚀过刻蚀去除沟槽底部和表面的氮化硅27以及顶层二氧化硅24，过刻蚀的量不可太多必须保证顶层二氧化硅24去除干净并且氮化硅能够将沟槽表面(由中间氮化硅23保护)和侧壁(由氮化硅27保护)完全保护住，如图3E所示。
6.表面湿法清洗(用HF去除自然氧化层)，炉管热氧化的方式进行二氧化硅28生长(1050℃(可做+/-5℃调整)，可以根据实际需求决定生长厚度)，由于沟槽侧壁和表面都有氮化硅的保护不能生长二氧化硅，这样就形成了只有沟槽底部有较厚的二氧化硅28，二氧化硅28生长的厚度可以根据器件的要求进行时间调整即可，如图3F所示。
7.最后用热磷酸进行湿法刻蚀剥离掉沟槽侧壁的氮化硅27以及沟槽表面的氮化硅23并完成了所希望的结构，即沟槽侧壁形成薄的二氧化硅26而沟槽底部形成较厚的致密栅氧化层(即二氧化硅28)，如图3G所示。

Claims (13)

1.一种沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，包括如下步骤：
第一步，在硅基板上依次生长底层二氧化硅、中间氮化硅和顶层二氧化硅，形成底层二氧化硅、中间氮化硅和顶层二氧化硅组成的ONO薄膜；
第二步，深沟槽光刻以及干法刻蚀ONO薄膜；
第三步，去除光阻以及湿法清洗；
第四步，深沟槽干法刻蚀；
第五步，刻蚀后湿法清洗及沟槽圆滑处理；
第六步，在圆滑的沟槽内生长栅氧化层，然后在全硅片上生长氮化硅薄膜；
第七步，干法过刻蚀去除沟槽底部和表面的氮化硅以及顶层二氧化硅；
第八步，生长厚栅氧化层；
第九步，去除沟槽侧壁以及表面的氮化硅。
2.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第一步中，所述底层二氧化硅采用热氧化方法生长，其生长温度为995-1005℃，其厚度为300-350埃；所述中间氮化硅采用化学气相沉积法生长，其生长温度为747-753℃，其厚度大于1000埃以保证在后续工艺中侧壁氮化硅过刻蚀后能够完全保护住沟槽侧壁；所述顶层二氧化硅采用化学气相沉积法生长，其生长温度为995-1005℃，其厚度根据沟槽深度可作调整，该顶层二氧化硅的厚度＝沟槽深度/30+1000埃。
3.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第二步中，所述干法刻蚀ONO薄膜必须将ONO薄膜全部刻开并保证有一定的硅基板刻蚀量。
4.如权利要求3所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，所述干法刻蚀ONO薄膜采用各向异性干法刻蚀；所述一定的硅基板刻蚀量为100-300埃的硅基板厚度。
5.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第三步中，采用H2SO4去除残余光阻。
6.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第四步中，用顶层二氧化硅作为硬掩模层进行深沟槽的各向异性干法刻蚀，该深沟槽的深度为7000～50000埃。
7.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第五步中，所述湿法清洗采用NH4OH∶H2O2∶H2O的比例是(0.25～1)∶1∶1的混合液去除刻蚀产生的副产物和颗粒。
8.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第五步中，采用各向同性的干法刻蚀进行500～1000埃的沟槽圆滑处理以消除前面深沟槽各向异性干法刻蚀中产生的硅基板损伤。
9.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第六步中，所述栅氧化层采用热氧化方法生长，生长温度为1045-1055℃，其厚度为150-550埃；所述氮化硅薄膜采用化学气相沉积法生长，生长温度为747-753℃，其厚度为500-1500埃。
10.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第七步中，所述干法过刻蚀的量必须保证顶部二氧化硅去除干净并且氮化硅能够将沟槽表面和侧壁完全保护住。
11.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，第八步具体为：表面清洗后，以炉管热氧化的方式在沟槽底部生长厚栅氧化层，其生长温度为1045-1055℃，其厚度可根据器件的要求进行调整。
12.如权利要求11所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，所述表面清洗采用HF去除自然氧化层。
13.如权利要求1所述的沟槽式功率器件中沟槽底部厚栅氧化层的形成方法，其特征在于，在第九步中，采用热磷酸进行湿法刻蚀去除沟槽侧壁以及表面的氮化硅。
CN 201010528430 2010-11-02 2010-11-02 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 Active CN102456561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010528430 CN102456561B (zh) 2010-11-02 2010-11-02 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010528430 CN102456561B (zh) 2010-11-02 2010-11-02 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法

Publications (2)

Publication Number Publication Date
CN102456561A true CN102456561A (zh) 2012-05-16
CN102456561B CN102456561B (zh) 2013-09-11

Family

ID=46039609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010528430 Active CN102456561B (zh) 2010-11-02 2010-11-02 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法

Country Status (1)

Country Link
CN (1) CN102456561B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824764A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种沟槽型mos器件中沟槽栅的制备方法
CN105489501A (zh) * 2016-01-15 2016-04-13 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
WO2018090898A1 (zh) * 2016-11-16 2018-05-24 无锡华润上华科技有限公司 存储器及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106960786A (zh) * 2016-01-08 2017-07-18 常州中明半导体技术有限公司 一种增大沟槽的底部和顶部曲率半径的工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152271A1 (en) * 2003-01-30 2004-08-05 Mosel Vitelic, Inc. Method of forming bottom oxide layer in trench structure
CN1726587A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅极半导体器件的制造
US20090065893A1 (en) * 2007-09-12 2009-03-12 Nanya Technology Corporation Semiconductor devices and fabrication methods thereof
CN102005373A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 栅极及功率场效应管的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726587A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅极半导体器件的制造
US20040152271A1 (en) * 2003-01-30 2004-08-05 Mosel Vitelic, Inc. Method of forming bottom oxide layer in trench structure
US20090065893A1 (en) * 2007-09-12 2009-03-12 Nanya Technology Corporation Semiconductor devices and fabrication methods thereof
CN102005373A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 栅极及功率场效应管的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824764A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种沟槽型mos器件中沟槽栅的制备方法
CN105489501A (zh) * 2016-01-15 2016-04-13 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN105489501B (zh) * 2016-01-15 2019-04-09 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
WO2018090898A1 (zh) * 2016-11-16 2018-05-24 无锡华润上华科技有限公司 存储器及其制作方法

Also Published As

Publication number Publication date
CN102456561B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
US8034677B2 (en) Integrated method for forming high-k metal gate FinFET devices
CN101459115A (zh) 浅沟槽隔离结构的制造方法
CN105225951A (zh) 鳍式场效应晶体管的形成方法
CN107919327A (zh) 半导体结构及其形成方法
CN102024848A (zh) 用于功率器件的沟槽结构及其制造方法
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN106653751A (zh) 半导体器件及其制造方法
CN103871968A (zh) Mos晶体管的制作方法
CN109994547A (zh) 半导体器件及其形成方法
CN101770974A (zh) 浅沟槽隔离结构的制造方法
CN103855161A (zh) 一种sonos闪存存储器及其制造方法
CN102456561B (zh) 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN104347517A (zh) 半导体结构的形成方法
US11127840B2 (en) Method for manufacturing isolation structure for LDMOS
CN104752185A (zh) 金属栅极的形成方法
CN103177948B (zh) 鳍式场效应管的鳍部以及鳍式场效应管的形成方法
CN105679824A (zh) 鳍式场效应晶体管及其制造方法
CN104347409B (zh) 半导体结构的形成方法
JP4834304B2 (ja) 半導体素子の製造方法
CN107045981B (zh) 半导体结构的形成方法
CN103367150A (zh) 双层多晶栅沟槽型mos晶体管的制备方法
CN103531454B (zh) 半导体器件制造方法
CN107706111B (zh) 半导体器件的形成方法
CN101740461B (zh) 半导体器件的制造方法
CN113675143B (zh) 埋入式字线结构制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131225

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131225

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.